KR100310620B1 - 표면불균일성 평가 장치 및 그 방법 - Google Patents

표면불균일성 평가 장치 및 그 방법 Download PDF

Info

Publication number
KR100310620B1
KR100310620B1 KR1019990005644A KR19990005644A KR100310620B1 KR 100310620 B1 KR100310620 B1 KR 100310620B1 KR 1019990005644 A KR1019990005644 A KR 1019990005644A KR 19990005644 A KR19990005644 A KR 19990005644A KR 100310620 B1 KR100310620 B1 KR 100310620B1
Authority
KR
South Korea
Prior art keywords
test sample
friction coefficient
measuring
film
insulating film
Prior art date
Application number
KR1019990005644A
Other languages
English (en)
Other versions
KR19990072784A (ko
Inventor
혼마이치로
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990072784A publication Critical patent/KR19990072784A/ko
Application granted granted Critical
Publication of KR100310620B1 publication Critical patent/KR100310620B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/34Measuring arrangements characterised by the use of electric or magnetic techniques for measuring roughness or irregularity of surfaces
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N19/00Investigating materials by mechanical methods
    • G01N19/02Measuring coefficient of friction between materials
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605Measuring capacitance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002Characteristic

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

표면평가장치 및 방법에 있어서, 반도체막등의 물질특성에 의해 영향을 받지않고 고정밀도를 갖는 측정이 실현된다. 상기 장치는 반도체장치 제조시에 반도체막등의 표면의 표면불균일성을 평가한다. 이 장치는 테스트시료의 표면과 접촉하는 상태에서 이동가능하고, 상기 테스트시료의 표면과의 접촉면을 갖는 판상체와, 상기 테스트시료 또는 판상체를 상기 테스트시료 또는 상기 판상체로 이동시키기 위한 힘을 부여하는 구동수단과, 그리고 상기 테스트시료 또는 상기 판상체가 받는 힘을 검출하여, 검출된 힘을 마찰계수 또는 마찰계수와 등가인 파라미터들로 변환하는 수단을 구비한다.

Description

표면불균일성 평가 장치 및 그 방법{APPARATUS FOR AND METHOD OF EVALUATION SURFACE IRREGULARITY}
본 발명은 표면불균일성을 평가하는 장치 및 그 방법에 관한 것이고, 특히 표면에 헤미스페리칼그레인들을 구비한 비정질의 실리콘막의 표면을 표면불균일성의 정도에 의해 평가하는 표면불균일성을 평가하는 장치 및 그 방법에 관한 것이다.
최근, 실리콘 반도체들의 집적회로, 특히 DRAM(즉,Dynamic Random Access Memory)은 고집적화에 대한 일반적인 경향을 보여준다. 반도체회로의 고집적화로인해 캐패시터를 형성하는 유효면적을 을 축소시키므로, 캐패시터의 구조를 변형하여 전극면적을 증가시키기 위한 다양한 시도가 제시되었다.
예를 들어, 에이치. 와다나베(H. Watanabe)등은, 'A new stacked capacitor structure using hemispherical-grain polysilicon electrode', 22nd Conference on Solid State Device and Materials p. 873, 1990에서 개시된대로, 전극의 표면에 헤미스페리칼그레인들(즉, HSG-Si:헤미스페리칼그레인 실리콘)을 형성하여 표면적을 증가시키는 방법을 제시하였다. 상술한 HSG-Si를 형성하는 기술은 청정한 실리콘층 표면에서 실리콘원자들의 열적 마이그레이션(thermal migration)에 의해 실리콘층 표면에 기하학적 불균일성을 형성하여 표면적을 증가시키는 기술이다.
도 11은 전극표면에 형성된 HSG-Si를 형성하는 스택전극을 구비한 캐패시터를 포함하는 DRAM의 단면도를 보여준다. 도 11에 도시된 바와 같이, DRAM은 절연게이트전계효과트랜지스터, 비트라인(108)과 워드라인(104b)이 형성된 소자형성기판(117)의 층간절연막(109)과, 캐패시터(118), 층간절연막(114), 알루미늄배선(115)과 커버절연막(116)이 상기 순서로 연속하여 형성된다. 캐패시터(118)는 소자형성기판(117)의 층간절연막들(106, 109)을 통과하는 콘택홀(110)을 통해 소오스/드레인확산영역과 접촉하게 된다. 또한, 소자형성기판(117)은 지지기판(1)상에 소자형성반도체층(3)이 형성된 S0I(Semiconductor 0n Insulator)기판(101), SOI기판(101)상에 형성된 소자분리절연막(102), 소자형성반도체층(3)상에 배치된 게이트절연막(103)과 게이트전극(104a), 소자분리절연막(102)상에 배치된 게이트(워드)배선(104b), 게이트전극(104a)의 양측에 배치된 한쌍의 소오스/드레인확산영역들(105a,105b), 이 소오스/드레인확산영역들(105a,105b)을 커버하는 층간절연막(106), 층간절연막(106)의 콘택홀(107)을 통해 소오스/드레인확산영역들(105b)과 접촉하는 비트라인(108), 및 비트라인(108)상에 배치된 층간절연막(109)으로 구성된다.
캐패시터(118n)은 비정질 실리콘(a-Si)막(4)으로 이루어진 스택전극(111), 용량절연막(112) 및 대향전극(셀-플레이트 전극)(113)과 함께 순차적으로 적층되어 구성된다. 스택전극(111)의 실리콘(a-Si)막(4)의 표면에는 헤미스페리칼그레인들(5)이 형성된다.
상술한 캐패시터(118)를 제작하는 경우, 먼저 소자형성기판(117)을 형성해야 한다.
다음에, 도 12b에 도시된 바와 같이, 소오스/드레인확산영역(105a)의 상부에 도달하도록 층간절연막들(106,109)에 콘택홀(110)을 형성한다. 계속해서, 콘택홀(110)을 통해 소오스/드레인확산영역(105a)과 접촉하는 실리콘(a-Si)막(4a)을 감압CVD공정에 의해 형성한다. 이후, 도 13a에 도시된 바와 같이, a-Si막(4a)을 스택전극(111)과 동일한 형상으로 패터닝한다. 그런 다음, 스택전극(111)과 동일한 형상의 실리콘(a-Si)막(4)은 감압하에 가열되어 이 상태로 Si2H6가스로 가해진다음 질소가스에 놓이게 된다. 이로 인해, 도 13b에 도시된 바와 같이, 헤미스페리칼그레인들(5)은 a-Si막(4)에 형성되어 스택전극(111)이 형성된다. 이에 계속하여, 용량절연막(112) 및 대향전극(113)을 스택전극(111)상에 형성하여 캐패시터(118)를 제작한다. 그후, 종래의 소정의 공정을 통해, 도 11에서 도시한 DRAM이 형성된다.
상술한 DRAM 양산시에, 캐패시터(118)의 소정의 용량치를 재현하는데 있어서, a-Si막(4)의 표면에 헤미스페리칼그레인들(5)을 형성한 직후에 a-Si막(4) 표면의 불균일성 정도를 평가하는 것은 대단히 중요하다.
이전에는, 표면의 불균일성의 정도를 평가하는 방법으로서, 헤미스페리칼그레인들(5)을 형성한 후에 스택전극(111)상에 용량절연막과 대향전극을 형성하여 실제로 생성된 캐패시터의 용량치를 측정하는 방법이 공지되었다. 또한, 불균일성을 갖는 시료의 표면상에 입사되는 백색광원의 반사율을 측정하여 반사율의 감소로 인해 시료 표면의 불균일성을 평가하는 것이 공지되었다. 또 다른 종래의 방법으로서, 단색화된 X선이 임계각 이하의 각도로 시료의 표면상에 입사하여 전반사되는 상태에서 반사면에 배치된 검출기를 사용하여 2차 X선을 측정함으로써 반사율을 감소시켜 테스트시료 표면의 불균일성의 정도를 평가하였다 (일본특개평 4-15933 공보참조). 또 다른 종래의 방법으로서, 도 14b에 도시된 바와 같이, 500nm이하의 파장을 갖는 광빔이 테스트시료의 표면상에 입사하여 표면이 불균일성을 갖게 된다. 그 후, 도 14a에 도시된 바와 같이, 상기 표면으로부터 반사된 광을 강도측정하여 캐패시터의 용량치를 평가한다(일본특개평 8-254415 공보참조).
실제로, 생성된 캐패시터의 용량치를 평가하여 시료의 표면의 불균일성의 정도를 평가하는 종래의 방법이 가장 신뢰성있는 방법이다. 그러나, 그러한 종래의 방법은 헤미스페리칼그레인들을 형성한 후 용량절연막을 증착하고, 또한 대향전극을 형성하는 것이 필요하다. 이로 인해, 대향전극 및 측정용 인출부분(extension)을 패터닝하는 것이 요구되며, 이는 많은 시간과 노력을 필요하는 불편을 초래한다. 결과적으로, 종래의 방법은 대량생산시 표면의 불균일성을 평가하는 방법으로 대단히 적합하지 않다.
한편, 백색광을 사용하여 반사율을 측정하는 종래 방법들중의 한 방법은 간단하므로, 대량생산시 표면의 불균일성을 평가하기에 적합하다. 그러나, 그러한 종래 방법이 a-Si막에 적용되는 경우에는, 사용된 광이 가시광이기 때문에, 광은 실리콘을 투과하여 a-Si막과 막 사이의 계면에서 반사되어 반사광을 생성한다. a-Si막 아래의 재료의 광학특성들에 의해서, 반사광의 강도가 변화한다. 이에 부가하여, 계면에서 반사된 광은 a-Si막의 표면에서 반사된 광과 간섭을 일으킨다.
이로 인해, 반사율은 a-Si막의 두께와 광학정수의 변화에 따라 영향을 받게 된다. 이로 인해, 종래의 방법들이 표면의 미세한 불균일성을 모니터하기 위해 사용될 경우에 정밀도가 높지 않다는 문제점이 있다.
더욱이, X-선을 사용하는 종래의 또 다른 방법이 있다. 이 방법에서는, 측정스폿이 충분히 직경을 감소시키지 못하고, 반도체장치에 X선을 조사하여 반도체장치 내부에 전자를 여기시켜 캐패시터 아래에 배치된 트랜지스터의 채널부분에 새로운 전자/정공쌍이 생겨 장치의 성능을 악화시키는 문제점들이 있었다. 결과적으로, 이 방법을 생산품을 제조하는 공정에 적용하는 것은 부적합하다.
실리콘층을 투과할 수 없는 500nm이하의 파장을 갖는 광을 조사하여 반사광을 모니터하는 또 다른 종래의 방법이 있다. 이 방법은 실리콘층의 두께 및 그 기판에 영향을 받지 않으므로, 이 방법이 적합하다고 생각된다. 그러나, 도 14b에서 도시된 패턴을 형성하는 테스트시료 측정시에, 패턴이 조사광에 비해 크기가 너무 작은 경우에, 패턴밖으로 부분적으로 배치되어 광에 노출되는 부분들을 지닌 투명막은 간섭성분들은 생성한다. 이러한 간섭성분들이 나타남으로 인해, 도 14a에 도시된 바와 같이, 반사광은 광의 파장에 따라 강도가 크게 변화한다. 결과적으로, 이 방법은 측정정밀도가 낮다는 또 다른 문제점이 있다.
도 1은 본 발명의 제 1 실시예에 따른 표면불균일성 평가방법에 사용되는 표면불균일성 평가장치의 개략도이다.
도 2는 상기 제 1 실시예에 따른 본 발명의 방법에 의해 얻어진 표면불균일성의 정도와 표면의 마찰계수에 대응하는 압전소자에서 발생된 전압사이의 관계를 설명하는 그래프이다.
도 3은 상기 제 1 실시예에 따른 본 발명의 방법에 의해 얻어진 캐패시터 용량의 증가율과 스택전극 표면의 압전소자에서 발생된 전압사이의 관계를 설명하는 그래프이다.
도 4a 및 도 4b는 상기 제 1 실시예에 따른 본 발명의 방법에 의한 DRAM제조시에, 본 발명의 방법의 공정단계들을 설명하는 반도체의 제 1 단면을 나타내는 도면이다.
도 5a 및 도 5b는 상기 제 1 실시예에 따른 본 발명의 방법에 의한 DRAM제조시에, 본 발명의 방법의 공정단계들을 설명하는 반도체의 제 2 단면을 나타내는 도면이다.
도 6a 및 도 6b는 상기 제 1 실시예에 따른 본 발명의 방법에 의한 DRAM제조시에, 본 발명의 방법의 공정단계들을 설명하는 반도체의 제 3 단면을 나타내는 도면이다.
도 7은 상기 제 1 실시예에 따른 본 발명의 방법에 의한 DRAM제조시에, 본 발명의 방법의 공정단계들을 설명하는 반도체의 제 4 단면을 나타내는 도면이다.
도 8은 본 발명의 제 2 실시예에 따른 표면불균일성 평가방법에 사용되는 표면불균일성 평가장치의 개략도이다.
도 9는 상기 본 발명의 제 2 실시예에 따른 표면불균일성 평가방법에 의해 얻어지고, 알루미늄막의 표면의 불균일성 정도에 대응하고 유체가 유동하기 시작하는 시점에서의 테스트샘플테이블의 경사각과 알루미늄막이 형성되는 온도사이의 관계를 나타내는 그래프이다.
도 1Oa 및 도 10b는 상기 제 2 실시예에 따른 본 발명의 방법에 의한 DRAM제조시에, 본 발명의 방법의 공정단계들을 설명하는 반도체의 단면을 나타내는 도면이다.
도 11은 종래의 DRAM제조방법에 의해 제조된 DRAM의 단면구성을 나타내는 도면이다.
도 12a 및 도 12b는 종래 방법에 의한 DRAM제조시에, 종래 방법의 공정단계들을 설명하는 반도체의 제 1 단면을 나타내는 도면이다.
도 13a 및 도 13b는 종래 방법에 의한 DRAM제조시에, 종래 방법의 공정단계들을 설명하는 반도체의 제 2 단면을 나타내는 도면으로서, 수직형 MISFET제조방법의 단계중의 하나이다.
도 14a는 표면불균일성을 평가하기 위한 종래방법에 의해 수행된 표면불균일성정도의 측정결과를 나타내는 도면이다.
도 14b는 종래방법의 공정단계를 설명하는 반도체의 단면도이다.
※도면의 주요부분에 대한 부호의 설명
24 : 비정질실리콘막 25 : 헤미스페리칼그레인
33 : 스테핑모터 51 : 측정부
52 : 센서부 53 : 구동부
201 : 지지테이블 203 : 판상체
205 : 압전소자 206 : 전압측정기
207 : 견인와이어 311 : 스택전극
312 : 용량절연막 313 : 대향전극
317 : 소자형성기판 318 : 캐패시터
404 : 노즐 405 : 시액
이러한 상황에서, 본 발명이 개시되었다. 결과적으로, 본 발명의 목적은 시료의 재료에 영향을 받지 않고, 충분한 측정정밀도를 얻을 수 있고 반도체소자등의 반도체장치 특성의 열화를 방지할 수 있는 표면불균일성 평가장치 및 방법을 제공하는 데 있다.
본 발명의 제 1 실시예에 따르면, 상술한 본 발명의 목적은,
상기 테스트시료의 표면과 접촉하는 상태로 이동가능하고, 상기 테스트시료의 표면과 접촉하는 접촉면을 갖는 판상체와,
상기 테스트시료 또는 상기 판상체를 상기 테스트시료 또는 상기 판상체로 이동시키기 위한 힘을 부여하는 구동수단과, 그리고
상기 테스트시료 또는 상기 판상체가 받는 힘을 검출하고 상기 검출된 힘을 마찰계수등의 파라미터 또는 상기 마찰계수와 등가의 파라미터들로 변환하는 변환수단을 구비하는 테스트시료의 표면평가장치를 제공함으로써 달성된다.
본 발명의 제 2 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 1 실시예에서, 상기 변환수단은 상기 테스트시료 또는 상기 판상체상에 고정되어 탑재된 압전소자로 구성되는 것을 특징으로 하는 테스트시료의 표면평가장치를 제공함으로써 달성된다.
본 발명의 제 3 실시예에 따르면, 상술한 본 발명의 목적은,
시료테이블상에 탑재된 상기 테스트시료의 표면에 유체를 적하시키는 유체적하수단과,
상기 시료테이블을 기울이는 구동수단과, 그리고
상기 기울어진 시료테이블의 경사각을 측정하기 위한 측정수단을 구비하는 테스트시료의 표면평가장치를 제공함으로써 달성된다.
본 발명의 제 4 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 3 실시예에서,
상기 구동수단은 스테핑모터로 구성되고, 그리고
상기 시료테이블의 경사각을 측정하기 위한 상기 측정수단은 상기 스테핑모터의 각위치를 검출하는 수단으로 구성되는 것을 특징으로 하는 테스트시료의 표면평가장치를 제공함으로써 달성된다.
본 발명의 제 5 실시예에 따르면, 상술한 본 발명의 목적은,
상기 테스트시료의 표면에서 정지마찰계수 또는 운동마찰계수를 측정함으로써 상기 테스트시료 표면의 표면불균일성의 크기 또는 밀도를 평가하는 단계를 구비하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 6 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 5 실시예에서,
상기 테스트시료의 표면은 그의 표면에 헤미스페리칼그레인이 제공된 반도체막으로 구성되는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 7 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 5 실시예에서,
상기 테스트시료의 표면상에 접촉면을 갖는 판상체가 탑재되고;
상기 판상체의 접촉면을 상기 테스트시료의 표면과 접촉시키는 상태에서, 상기 테스트시료 또는 상기 판상체를 정지상태로부터 이동시켜, 상기 테스트시료 또는 상기 판상체가 받은 힘을 검출하는 것에 의해;
상기 테스트시료 표면의 정지마찰계수 또는 운동마찰계수를 측정하는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 8 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 6 실시예에서,
상기 테스트시료의 표면상에 접촉면을 갖는 판상체가 탑재되고;
상기 판상체의 접촉면을 상기 테스트시료의 표면과 접촉시키는 상태에서, 상기 테스트시료 또는 상기 판상체를 정지상태로부터 이동시켜, 상기 테스트시료 또는 상기 판상체가 받은 힘을 검출하는 것에 의해;
상기 테스트시료 표면의 정지마찰계수 또는 운동마찰계수를 측정하는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 9 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 5 실시예에서,
상기 테스트시료의 표면상에 유체가 적하되고,
상기 테스트시료가 기울어져 상기 유체가 유동하기 시작하는 시점에서의 경사각을 측정함으로써,
상기 테스트시료 표면의 정지마찰계수가 평가되는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 10 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 6 실시예에서,
상기 테스트시료의 표면상에 유체가 적하되고,
상기 테스트시료가 기울어져 상기 유체가 유동하기 시작하는 시점에서의 경사각을 측정함으로써,
상기 테스트시료 표면의 정지마찰계수가 평가되는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 11 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 7 실시예에서,
상기 테스트시료의 표면상에 유체가 적하되고,
상기 테스트시료가 기울어져 상기 유체가 유동하기 시작하는 시점에서의 경사각을 측정함으로써,
상기 테스트시료 표면의 정지마찰계수가 평가되는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 12 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 5 실시예에서,
상기 테스트시료 표면의 상기 정지마찰계수 또는 운동마찰계수를 측정함으로써 반도체기판상에 형성된 캐패시터의 전극의 표면영역 또는 상기 캐패시터의 용량치를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 13 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 6 실시예에서,
상기 테스트시료 표면의 상기 정지마찰계수 또는 운동마찰계수를 측정함으로써 반도체기판상에 형성된 캐패시터의 전극의 표면영역 또는 상기 캐패시터의 용량치를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 14 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 7 실시예에서,
상기 테스트시료 표면의 상기 정지마찰계수 또는 운동마찰계수를 측정함으로써 반도체기판상에 형성된 캐패시터의 전극의 표면영역 또는 상기 캐패시터의 용량치를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 15 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 8 실시예에서,
상기 테스트시료 표면의 상기 정지마찰계수 또는 운동마찰계수를 측정함으로써 반도체기판상에 형성된 캐패시터의 전극의 표면영역 또는 상기 캐패시터의 용량치를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 16 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 5 실시예에서,
반도체기판상에 각각 형성된 도전막 또는 절연막 표면의 정지마찰계수 또는 운동마찰계수를 측정함으로써,
상기 도전막 또는 상기 절연막 표면의 표면불균일성의 크기 또는 밀도를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 17 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 6 실시예에서,
반도체기판상에 각각 형성된 도전막 또는 절연막 표면의 정지마찰계수 또는 운동마찰계수를 측정함으로써,
상기 도전막 또는 상기 절연막 표면의 표면불균일성의 크기 또는 밀도를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 18 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 7 실시예에서,
반도체기판상에 각각 형성된 도전막 또는 절연막 표면의 정지마찰계수 또는 운동마찰계수를 측정함으로써,
상기 도전막 또는 상기 절연막 표면의 표면불균일성의 크기 또는 밀도를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 19 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 8 실시예에서,
반도체기판상에 각각 형성된 도전막 또는 절연막 표면의 정지마찰계수 또는 운동마찰계수를 측정함으로써,
상기 도전막 또는 상기 절연막 표면의 표면불균일성의 크기 또는 밀도를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 제 20 실시예에 따르면, 상술한 본 발명의 목적은, 상기 제 9,10, 그리고 11 실시예중 어느 한 실시예에서,
반도체기판상에 각각 형성된 도전막 또는 절연막 표면의 정지마찰계수 또는 운동마찰계수를 측정함으로써,
상기 도전막 또는 상기 절연막 표면의 표면불균일성의 크기 또는 밀도를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법을 제공함으로써 달성된다.
본 발명의 상술한 목적과 여타의 목적, 장점, 그리고 특징은 첨부도면을 참조한 하기의 설명으로 부터 더욱 명확해 질 것이다.
이하, 첨부도면을 참조하여 다양한 본발명의 바람직한 실시예를 상세히 설명한다.
제 1 실시예
도 1은 본 발명의 제 1 실시예에 따른 제품의 표면불균일성의 평가하는 평가방법에 사용되는 표면불균일성을 평가하기 위한 측정장치의 개략도를 나타낸다.
본 발명의 제 1 실시예는 마찰계수의 정도에 근거하여 테스트시료의 표면불균일성의 크기 및 밀도를 측정할 수 있다는 원리에 근거한다. 즉, 일반적으로, 테스트시료의 표면불균일성은 정지마찰계수(μ0)가 작아질 수록 크기와 밀도가 감소하는 경향이 있다. 다시말하면, 테스트시료의 표면은 정지마찰계수(μ0)가 증가할 수록 크기와 밀도가 증가하는 경향이 있다.
도 1 에 도시된 바와 같이, 제 1 실시예의 측정장치는 측정부(51)와, 센서부(52), 구동부(53)로 구성되어 있다.
측정부(51)는, 측정(또는 평가)되는 시료를 지지하는 지지테이블(201)과, 측정시료(202)의 표면에 접촉하여 이동시키는 트레일러(즉,판상체)(203)로 구성되어 있다. 트레일러(즉,판상체)(203)는 적어도 이 시료(202)와 접촉되는 석영으로 형성된 표면을 구비한다. 센서부(52)(판상체(203)가 받는 힘를 검출하여, 검출된 힘을 마찰계수와 등가의 특성을 갖는 파라미터로 변환하는 수단)는, 트레일러(203)에 고정수단(204)을 통해 탑재된 압전소자(205)와, 압전소자(205)에 접속된 증폭기와전압계를 구비한 전압측정기(206)로 구성되어 있다.
한편, 구동부(53)(또는 수단)는 압전소자(205)와 연결된 견인와이어(207)와, 와이어(207)를 감아 올리는 릴(208)과, 모터(210)의 회전동작을 릴(208)에 전달하는 기어(209)와, 기어(209)에 접속되어 압전소자(205), 견인와이어(207), 릴(208) 및 기어(209)를 통해 트레일러(203)를 구동하기 위한 모터(210)로 구성되어 있다.
상기 구성을 갖는 본 발명의 측정장치에 있어서, 트레일러(203)를 이동시키면, 압전소자(205)에 접속된 견인와이어(207)에 장력(즉, 판상체를 이동시키기 위한 힘)이 발생한다. 이 장력에 의해 견인와이어(207)에 접속된 압전소자(205)는 전압(마찰계수의 특성과 등가)을 발생한다. 이 전압은 전압측정기(206)에 의해 측정된다.
이하, 본 발명의 상기 측정장치의 측정원리를 상세히 설명한다.
먼저, 지지테이블(201)상의 실리콘층(11)상에 트레일러(203)에 구비된 석영면이 실리콘층(11)의 표면에 접촉하도록 트레일러(203)를 올려놓는다. 다음에, 구동부(53)의 모터(210)를 회전시켜 트레일러(203)를 정지상태로부터 이동시켜, 소정속도(v)로 실리콘층(11)의 표면에서 미끄러지게 한다.
이 때, 트레일러(203)를 정지상태로부터 이동시키기 위해서는, 아래의 수학식 1로 주어지는 바와 같이, 측정되는 표면의 정지마찰계수(μ0)에 대응하는 힘(F0)이 요구된다.
F0 = μ0 · N
N은 수직항력(mg) : m은 트레일러의 질량, g는 중력가속도
이 힘(F0)은 모터(210)에 의해 발생되고, 견인와이어(210)로 전달된다. 이로 인해, 견인와이어(207)에 연결된 압전소자(206)에서 상기 힘(F0)에 비례한 전압이 발생된다.
또한, 아래의 수학식 2에 나타낸 바와 같이, 트레일러(203)가 이동하기 시작한 후에, 속도(v)의 일정치를 유지하기 위해서, 피측정면의 운동마찰계수(μ)에 대응하여 트레일러(203)를 일정하게 견인하는 힘(F)이 필요하다. 피측정면의 운동마찰계수(μ)에 따라서 일정속도(v)를 유지하는 데 요구되는 힘(F)은 다양하다.
F=μ·N
결과적으로, 압전소자(205)는 의해 힘(F)에 비례한 전압을 발생한다. 발생된 전압은 압전소자에 접속된 전압측정기(206)의 증폭기에 의해 증폭된다. 증폭된 전압은 전압계에 의해 측정된다.
최종적으로, 이 측정된 전압에 근거하여, 정지마찰계수(μ0) 및 운동마찰계수(μ)를 산출한다. 각각의 정지마찰계수(μ0) 및 운동마찰계수(μ)의 정도는 실리콘층(11)의 표면불균일성의 정도에 따라서 다양하기 때문에, 사전에 표면불균일성의 정도와 정지마찰계수(μ0) 및 운동마찰계수(μ) 각각 사이의 관계를 분석함으로써, 정지마찰계수(μ0) 및 운동마찰계수(μ) 각각의 값에 근거하여 실리콘층(11)의 표면불균일성의 정도를 평가할 수 있다.
도 2는 실리콘층(11)의 표면상에 헤미스페리칼그레인이 형성된 상태에서 트레일러(203)가 실리콘층(11)의 표면상에서 미끄러질 때에 압전소자에 의해 발생되는 전압을 측정한 결과를 나타내는 특성도이다. 이 특성도에서, y축은 선형눈금으로 나타낸 압전소자(205)로부터 발생하는 전압(mV)과 트레일러(203)의 속도(v)(mm/sec)를 나타내며, x축은 선형눈금으로 나타낸 모터(210)시동으로부터의 경과시간(임의단위)을 나타낸다. 도 1에 도시된 측정장치를 사용하여 전압이 측정된다. 전압의 측정에 있어서, 트레일러(203)가 일정한 속도로 이동하도록, 모터(210)의 회전속도가 제어된다.
또한, 도 2에 있어서, 압전소자(205)의 발생전압 VA0, VA1은 각각 헤미스페리칼그레인의 형성전후의 정지마찰계수(μ0)에 해당한다. 한편, 트레일러(203)의 속도(v)가 소정치에 도달하는 영역에서 나타나는 또 다른 발생전압 VB0, VB1은 각각 헤미스페리칼그레인의 형성전후의 운동마찰계수(μ)에 해당한다. 또한,어느 마찰계수도 압전소자(205)에서 발생되는 전압에 비례한다. 도 2로부터 명백해지는바와 같이, 표면에 헤미스페리칼그레인이 형성되면, 형성된 헤미스페리칼그레인은 압전소자(205)에서 발생되는 전압을 감소시키고 마찰계수를 감소시킨다. 정지마찰계수 및 운동마찰계수도 동일한 경향을 나타낸다. 또한, 도 2는 트레일러(203)의 접촉면보다 면적이 충분히 큰 헤미스페리칼그레인이 형성된 실리콘층(11)의 상태에서의 측정결과를 나타내는 것이다.
반대로, 트레일러(203)의 접촉면의 면적보다 헤미스페리칼그레인이 형성된 실리콘층(11)의 면적이 작고, 또한 이 소면적의 실리콘층(11)이 무수히 모여 표면을 형성하는 경우에는, 패턴면적의 차이에 의한 발생전압의 차이를 보정하는 측정장치가 필요하다. 예컨대, 접촉면이 1000㎛×2000㎛인 트레일러(203)를 사용하고, 각각 1㎛×1㎛ 정도의 수많은 패턴이 넓게 배치된 경우에는, 전패턴의 총면적에 대한 전체 표면적의 면적비를 계수로사용함으로써 발생전압의 차이를 보정하는 것이 가능해진다.
도 3은 Sl2H6가스분위기에서 노출시간간격을 변화시켜 헤미스페리칼그레인의 밀도를 변화시켰을 경우에, 케패시터의 용량과 압전소자(205)의 발생전압 사이의 관계를 나타내는 그래프이다. 압전소자(205)의 발생전압은 운동마찰계수(μ)에 대응한다. y축은 선형눈금으로 나타낸 캐패시터의 축적용량의 증가율을 나타내며, x축은 선형눈금으로 나타낸 압전소자(205)의 발생전압을 나타낸다. 축적용량의 증가율은 스택전극의 평탄표면상에 용량절연막을 형성하였을 때에 얻어진 용량을 기준으로 결정된다.
도 3로부터 명백해 지듯이, Sl2H6가스분위기에 노출된 직후에, 압전소자(205)의 발생전압이 큰 값을 나타낸다. 이는 헤미스페리칼그레인이 형성되어 있지 않아 마찰이 큰 값으로 남아 있기 때문이라고 생각된다. Sl2H6가스분위기에 계속해서 노출시키면 급격히 압전소자(205)의 발생전압은 급격히 감소된다.다시말하면, 헤미스페리칼그레인이 형성되어 마찰을 감소시키기 때문이라고 생각된다. 반면, Sl2H6가스분위기에 다시 계속해서 노출시키면 압전소자(205)의 발생전압은 상승한다. 이는 헤미스페리칼그레인이 증가하여 마찰을 증가시키기 때문이라고 생각된다.
이 때에, 실리콘층(11)의 표면적'A'는 헤미스페리칼그레인의 크기와 밀도에 비례하여 증가한다. 축적용량(C)에 관하여는 아래의 수학식 3에 나타낸 바와 같이, 상술한 표면적 'A'에 비례한다.
C = ε0·ε·A/t
t는 용량절연막의 막두께, ε0는 진공에서의 유전율, ε는 용량절연막의 상대유전률이다.
또한, 운동마찰계수도 헤미스페리칼그레인의 크기와 밀도에 비례한다. 이로 인해, 축적용량과 압전소자(205)의 발생전압 사이의 비례관계가 얻어 진다.
즉, 헤미스페리칼그레인이 형성되고, 동일한 패컨을 사용하는 한, 사전에 축적용량과 압전소자(205)의 발생전압사이의 관계가 정의된 상태에서, 축적용량(C)을 직접 측정하지 않고 압전소자(205)의 발생전압을 측정함으로써 간접적으로 축적용량(C)을 측정하는 것이 가능해진다.
또한, 필요한 경우에는, 아래의 수학식 4를 사용함으로써, 축적용량(C)에 근거하여 실리콘층(11)의 표면적'A'를 산출하는 것이 가능해진다.
A = C·t/(ε0·ε)
상술한 바와 같이, 이 실시예에 있어서, 단지 테스트시료의 표면상에서 트레일러(203)를 이동시켜 압전소자(205)의 발생전압을 측정함으로써, 축적용랑(C) 및 실리콘층(11)의 표면적'A'를 간단하게 평가할 수 있다.
또한, 광을 사용하지 않기 때문에, 반사에 의한 오차를 발생하지 않는다. 이로 인해, 피측정재료, 즉 테스트시료에 영향을 받지 않고 정밀한 측정을 수행할 수 있다.
또한, 테스트시료의 표면이 트레일러(203)와 물리적으로 접촉하고 있기 때문에, 테스트시료의 표면이 물리적인 손상을 받는 우려가 있다. 그러나, 이러한 우려는 적절한 속도(v)로 이동하는 적당한 무게의 트레일러(203)를 사용함으로써, 피할 수 있다.
이하, 도 4a 내지 도 7을 참조하여, 이 실시예의 평가방법을 사용한 DRAM 제조방법을 상세히 설명한다.
먼저, DRAM의 구성에 관해서 설명한다. 도 7에 도시된 바와 같이, DRAM에는, 절연게이트 전계효과트랜지스터, 비트라인(308), 워드라인(304b)등의 소자가 제공된 소자형성기판(317)의 층간절연막(309)상에, 캐패시터(318), 층간 절연막(314), 알루미늄배선(315)과 그리고 커버절연막(316)이 순차적으로 형성되어 되어 있다. 캐패시터(318)는 층간절연막(306,309)에 형성된 콘택홀(310)을 통해소오스/드레인확산영역(305a)와 접촉하고 있는 스택전극(311)을 갖는다.
소자형성기판(317)은, 지지기판(21), 절연층(22)과 소자형성반도체층(23)을 구비하는 S0I기판(301)과, 이 S0I기판(301)상에 배치된 소자분리절연막(302)과, 소자분리절연막(302) 사이의 소자형성반도체층(23)상에 배치된 게이트절연막(303) 및 게이트전극(304a)과, 소자분리절연막(302)상에 배치된 게이트배선(즉, 워드라인)(304b)과, 게이트전극(304a)의 대향측에 배치된 소자형성반도체층(23)의 표면에 배치된 소오스/드레인확산영역(305a,305b)와, 게이트전극(304a)과 게이트배선(304b)를 피복하는 층간절연막(306)과, 층간절연막(306)의 콘택홀(307)을 통해서 소오스/드레인확산영역(305b)과 접속하는 비트라인(308)과, 비트라인(308)상에 배치된 층간절연막(309)으로 구성되어 있다.
상기 DRAM의 캐패시터(118)는 아래의 소자, 즉 비정질 Si층(4)(이하, a-Si막으로 기재)으로 형성된 스택전극(311), Sl3N4막과 SlO2막으로 형성된 용량절연막(312), 그리고 대향전극(셀플레이트전극)(313)이 순차적으로 적층됨으로써 구성된다. 스택전극(311)의 a-Si막(24)의 표면에는 헤미스페리칼그레인(25)이 형성되어 있다.
상술한 구성을 갖는 DRAM 제조에 있어서, 우선, 도 4a에 도시에 도시된 바와같이, 소자형성반도체층(21)상에 실리콘산화막으로 형성된 소자분리절연막(22)을 형성한 후, 소자형성반도체층(21)상에 게이트절연막(303)이 형성된다. 이 게이트절연막(303)상에 게이트전극(304a)을 형성한다. 다음에, 이온주입공정을 수행하여게이트전극(304a)의 대향측에 배치된 소자형성반도체층(21)에 고농도의 불순물을 함유하는 소오스/드레인확산영역(305a,305b)를 형성한다. 다음에, CVD(즉,화학기상증착)공정을 사용하여, 층간절연막(306)을 형성한다. 다음에, 포토리소그래피공정과 드라이에칭공정을 이용하여, 소오스/드레인확산영역(305)상의 층간절연막(306)에 소오스/드레인확산영역(305b)과 접속하는 콘택홀(307)을 형성한다. 이어서, CVD공정을 사용하여, 3×1O20atoms/cm3의 인농도를 갖는 a-Si막을 증착한다. 다음에, 드라이에칭공정을 사용하여 전면을 식각한다. 그 결과, 콘택홀(307)은 a-Si막으로 채워져서 매립층(308a)을 형성한다.
다음에, RF스퍼터링공정을 사용하여, 대략 1OOnm의 막두께틀 갖는 텅스텐실리사이드막을 증착한다. 계속해서, 포토리소그래피공정과 드라이에칭공정을 사용하여 텅스텐실리사이드막을 패터닝하여, 매립층(308a)과 접촉하는 비트라인(308)을 형성한다. 다음에, CVD공정을 사용하여 층간절연막(309)을 형성한다. 상술한 공정들을 통해, 소자형성기판(317)이 형성된다.
다음에, 도 4b에 도시된 바와 같이, 포토리소그래피공정과 드라이에칭공정을 사용하여 층간절연막(309,306)을 패터닝하여, 트랜지스터의 소오스/드레인확산영역(305a)에 도달하는 콘택홀(310)을 형성한다. 계속해서, CVD공정을 사용하여, 층간절연막(309)상에 3×1020atoms/cm3의 인농도를 갖는 또 하나의 a-Si막(24a)을 증착한다. 이 a-Si막(24a)은 콘택홀(310)내에 채워진다. 다음에, 도 5a에 도시된 바와 같이, 포토리소그래피기술과 드라이에칭기술을 사용하여, a-Si막(24a)을 패터닝하여 스택전극을 형성한다. 스택전극의 형태로 가정한 a-Si막(24)은 콘택홀(310)을 통해 소오스/드레인확산영역(305a)과 접속한다.
다음에, 아래의 공정에 의해, a-Si막(24)상에 헤미스페리칼그레인을 형성한다. 다시말하면, 먼저, a-Si막(24)의 표면을 1의 HF와 100의 물의 비율로 준비된 혼합액(즉, HF:H2O = 1:100)에 노출시켜, a-Si막(24)의 표면에 자연산화막이 존재할경우, 자연산화막을 제거한다.
이어서, a-Si막(24)을 Sl2H6가스분위기에서 1mTorr의 압력으로 3분동안 노출시킨다. 이로 인해, a-Si막(24)의 표면에 미결정핵이 형성된다, 계속해서, 온도를 570℃로 유지한 상태에서, 질소분위기에서 10분간의 어닐링처리를 가하면, 실리콘원자가 마이그레이션에 의해 이동하여 미결정핵을 중심으로하여 모임으로써, 헤미스페리칼그레인(즉, 불균일성)(25)이 형성된다.
도 1에 도시된 측정장치의 트레일러(203)가 헤미스페리칼그레인(25)을 갖는 a-Si막(24)이 형성된 소자형성기판(317)의 표면에 접촉하여 이동시켜, 압전소자(205)의 발생전압을 측정한다. 계속해서, 상술한 바와 같이, 도 3의 그래프를 사용하여, 압전소자(205)발생전압에 근거하여 축적용량(C) 및 실리콘층(11)의 표면적'A'를 평가한다. 축적용량(C)와 실리콘층(11)의 표면적'A'가 소정의 범위내에 있는 경우에는, 스택전극(311)이 완성된 것으로 판단한다. 그 후, 다음 공정을 진행한다.
다음에, 1기압의 암모니아(즉,NH3)분위기에서, 1OOO℃의 온도로, 1분간 열처리를 하여, 헤미스페리칼그레인(25)을 갖는 a-Si막(24)의 표면을 열질화한다. 또한, NH3와 SiH2C12를 사용한 CVD 공정에 의해 Sl3N4막을 형성한다.
다음에, 수소와 산소의 혼합분위기에서, 약 900℃의 온도로, 열산화하여, Sl3N4막상에 SlO2막을 형성한다. 그 결과, 도 6a에 도시된 바와 같이, Sl3N4막과 SlO2막으로 구성된 용량절연막(312)이 형성된다. 다음에, 도 6a에 도시된 바와 같이, CVD공정을 사용하여, 용량절연막(312)상에 3×1020atoms/cm3의 인농도를 갖는 a-Si막을 형성한다. 이 형성된 a-Si막은 셀플레이트전극(313)을 형성한다. 상술한 공정으로부터, 스택전극(311), 용량절연막(312)과 셀플레이트전극(313)으로 구성되는 캐패시터(318)가 형성된다.
다음에, CVD공정을 사용하여, 층간 절연막(314)을 형성하는 BPSG막을 형성한다. 계속해서, RF공정을 사용하여, 층간절연막(314)상에 알루미늄막을 형성한다. 다음에, 포토리소그래피기술과 트라이에칭기술을 사용하여, 알루미늄배선(315)을 형성한다.
다음에, 플라즈마 CVD 공정을 사용하여, 커버절연막(316)을 형성하는 SiO2막을 형성한다. 이로 인해, 도 7에 도시된 바와 같이, 소정의 축적용량을 갖는 캐패시터(318)를 갖는 DRAM이 완성된다.
상술한 바와 같이, 이 실시예의 DRAM제조방법에 따르면, 축적용량(C) 및 스택전극(311)의 표면적'A'를 간단하게 그리고 충분한 측정정밀도로 평가할 수 있고,측정이 적용재료의 영향을 받지 않는다. 또한, 어떠한 광과 화학용액을 사용하고 있지 않기 때문에, 테스트시료의 표면은 화학적인 변질을 받지 않는다. 이로 인해, DRAM의 트랜지스터등의 특성의 열화를 방지할 수 있다. 결과적으로, DRAM 양산시에 이 평가방법을 적용할 경우에, 균일한 특성과 균질을 갖는 DRAM 양산이 가능하다. 각각의 DRAM양산에 있어서, 소정의 용량치를 갖는 캐패시터(318)가 재현될수 있다.
제 2 실시예
도 8 내지 도 10a를 참조하여 본 발명의 제 2 실시예를 설명한다.
제 2 실시예에서, 테스트시료의 표면에 유체 또는 시액을 적하하여, 적하된 시액이 상기 시료표면상에서 유동하기 시작할 때에 테스트시료의 표면에서의 경사각도, 및 정지마찰계수(μ0)의 정도간의 관계를 사용한다.
특히, 테스트시료의 표면상에 놓인 시액의 양(또는 무게)을 일정하게 유지하여, 수평면에 대한 테스트시료의 경사(θc)의 탄젠트가, 다음 수학식 5에 나타낸대로, 정지마찰계수에 비례한다:
F= μ0·Nliq
Nliq는 수직항력(= mliq·g), g는 중력가속도, μ0는 정지마찰계수(tan θc)이고, θc는 시료표면상의 시액이 유동하기 시작할 때에 수평면에 대한 테스트시료 표면에서의 경사각도이다.
본 발명의 제 2 실시예에서 시액을 사용하므로, 정지마찰계수의 값을 아는 것은 어렵다. 이로 인해, 테스트시료의 표면에서의 불균일성(이하, 표면불균일성으라 칭함)의 정도를 상대적으로 또는 절대적으로 테스트시료의 표면에서의 경사각(θc)의 정도와 관련하여 평가한다. 그러나, 표면 불균일성을 절대평가하는경우, 테스트시료의 표면의 경사각도, 및 표면불균일성의 정도간의 관계를 미리 알아내는 것이 필요하고, 상기 관계를 알아내는 데 사용된 동일한 상태하에서 표면불균일성을 평가한다.
도 8은 금속표면의 평가방법에서 사용된 이 실시예의 측정장치의 구성을 개략적으로 도시한 도면이다. 이 도면에서 도시한대로, 측정장치는 측정시료(피측정시료)(407)가 고착된 시료테이블(401), 스테핑모터(33), 기어들(32a,32b), 및 기어(32a)의 회전이동에 의해 상하로 움직이는 나사(31)로 구성된 구동부(403), (유체 또는 시액을 적하하는)노즐(404), 및 CCD(Charge Coupled Device)영상센서(406)로 실제 구성된다.
상기 구성의 측정장치로 금속표면을 평가하는 방법을 설명한다.
우선, 표면불균일성을 갖는 금속막이 형성된 측정시료(407)를 시료테이블(401)위에 놓는다. 다음, 적하된 시액(405)의 질량이 항상 동일한 값으로 유지되도록 표면불균일성을 갖는 금속막에 노즐(404)로부터 수은을 적하한다. 그 다음에, CCD영상센서(406)는 금속막의 표면상에 시액(405)의 위치를 모니터한다. 그런다음, 스테핑모터(33)의 회전에 의해 시료테이블(401)의 양측의 한쪽을 위 또는 아래로 이동시켜 시료테이블(401)을 점차 경사지게 한다.
시료테이블(401)이 경사각(θc)의 소정값에 도달할 때, 시액(405)이 금속막상에서 유동하기 시작한다.
경사각(θc)의 이 소정값은 스테핑모터(33)의 회전각도에 근거하여 결정된다. 그 후, 경사각(θc)의 값에 근거하여 표면불균일성을 평가한다.
도 9는 알루미늄막이 형성될 때 기판온도, 및 시료테이블(401)의 경사각(θc) (또는 정지마찰계수)의 값 사이의 상관관계를 나타낸 예를 보여주는 그래프이다. 이 그래프에서, y축은 선형눈금으로 나타낸 시료테이블(401)의 경사각(θc)을 도시하고, x축은 선형눈금으로 나타낸 막형성온도(℃)를 도시한다.
RF(Radio Frequency)스퍼터법을 사용하여, 100 ∼ 400℃로 가변하는 온도에서 알루미늄막을 형성한다. 이때, 시액(405)으로 수은을 사용한다. 도 9에서 명백해지듯이, 막을 형성할 때 기판온도가 상승하므로, 알루미늄막의 표면불균일성의 크기가 증대한다.
경사각(θc) 또는 정지마찰계수(μ0)가 시험되는 기판온도의 범위내에서 최대값에 도달할 때에 알루미늄막의 표면불균일성이 100℃의 기판온도에서 최소가 된다는 것이 알려졌다. 결과적으로, 최소크기의 표면불균일성을 갖는 알루미늄막이 10O℃의 온도에서 형성된다.
도 4a 내지 도 1Ob를 참조하여, 이 실시예의 평가방법을 사용하여 DRAM를 제조하는 방법에 관해 설명한다. 우선, RF스퍼터법을 사용하여, 기판온도를 가변하여 알루미늄막을 형성하므로써, 알루미늄막을 형성할 때 기판온도의 값, 및시액(405)이 알루미늄막의 표면위에서 유동하기 시작할 때 시료테이블(401)의 경사각(θc)의 값 사이의 상관관계가 미리 얻어진다. 기판온도가, 예를 들어 100 내지 400℃의 범위내에서 가변할 때, 도 9의 그래프가 도시된다. 바람직하게는 기판온도는 측정되는 막의 종류에 따라 그 온도범위에서 가변된다. 또한, 테스트시료의 표면에 대해 소수성을 지닌 유형의 시액(405)을 선택하는 것이 필요하다. 다시 말하면, 선택된 시액은 테스트시료의 표면에 소수성이고 유동성이 좋다. 그런 다음,(도 4b 내지 6b에서 도시한 바와 같이) 동일한 공정단계들을 수행한 후에, 층간절연막(314)을 셀플레이트전극(313)상에 형성 한다.
다음에, 도 9에 도시한 평가의 결과에 근거하여, 기판온도의 값을 결정하여 알루미늄막의 표면상에 최적크기의 표면불균일성을 형성한다. 그러므로, 이 결정된 기판온도의 값까지 소자형성기판을 가열한다. 그런 다음, 200nm의 막두께를 갖는 알루미늄막(315)을 RF스퍼터법을 사용하여 층간절연막(314)상에 배치한다. 계속하여, 도 1Oa에 도시한 바와 같이, 포토리소그래피공정 및 드라이에칭공정을 사용하여 알루미늄막(315a)을 처리하여 알루미늄배선(315)을 형성한다. 그 이후에, 플라즈마CVD공정을 사용하여, 층간절연막(316)을 형성함으로써 DRAM이 생성된다.
상술한대로, 이 실시예에서, 시료테이블(401)을 기울여서, 시액(405)을 테스트시료(407)의 표면에 적하하여 유동하기 시작하는 경사각(θc)을 알아낸다. 결과적으로, 이 실시예에서 경사각(θc)의 측정이 매우 간단하다. 또한, 광을 사용하지 않으므로, 광 반사에 의한 측정오차가 생기지 않고, 적용되는 재료에 의해 영향을 받지 않으므로 충분한 정밀도를 갖고 필요한 측정을 수행할 수 있다. 본 발명의 실시예들을 도면들을 참조하여 상세히 설명하였으나, 본 발명은 이러한 실시예들에 의해서만 한정되지 않는다. 본 발명을 벗어나지 않는 범주내에서 어떠한 변형 또는 변경이 본 발명의 범위내에 포함된다. 예를 들어, 제 1 실시예에서 운동마찰계수를 사용하여 테스트시료의 표면불균일성을 평가하였으나, 운동마찰계수 이외에 정지마찰계수를 사용할 수 있다. 더욱이, 트레일러(203)의 접촉면에 석영을 사용하지만, 석영이외에 경도가 높은 다이아몬드, 경도가 낮은 유기물들 및 유사물과 같은 다른 적절한 재료들은 사용할 수 있다. 더욱이, 표면불균일성의 정량성을 필요로 하지 않는다면 손가락으로 표면을 문지르는 것도 좋다. 또한, 본 발명이 a-Si막(24)의 표면불균일성의 정도를 평가하는 경우에 적용되지만, 반도체막, 금속막, 합금막, 금속실리사이드막, 절연막 또는 유사막들과 같은 다른 재료막의 표면불균일성을 평가하는데 사용할 수 있다.
한편, 상술한 본 발명의 제 2실시예에서, 알루미늄막(315a)의 표면불균일성을 평가하였으나, 알루미늄막이외에 금속막, 합금막, 금속실리사이드막 또는 반도체막과 같은 다른 재료막들을 평가할 수 있다. 또한, 절연막의 표면불균일성을 평가할 수도 있다. 더욱이, 시액(405)으로서 수은을 사용하였지만, 알루미늄막(315a)의 표면불균일성의 측정시에 수은이외에 다른 적당한 시액을 사용할 수 있다. 예를 들어, 실리콘막의 표면불균일성의 측정시에, 바람직하게는 순수한 물, 또는 불산과 물의 혼합액을 시액(405)으로 사용한다.
더욱이, 시액(405)이 피측정 시료와 친수하여 측정하기가 곤란한 경우에, 표면특성을 소수성으로 바꾸는 것이 좋다. 예를 들어, 표면불균일성에 영향을 주지않는 적당한 두께를 갖는 고분자재료로 표면을 코팅하는 것이 바람직하다.
마지막으로, 본 발명은 이에 참조된 1998년 2월 19일에 출원된 일본특허출원 제 평성 10-037454호를 우선권주장한다.
상술한 바와 같이, 본 발명의 효과는 다음과 같다.
테스트시료의 표면과 판상체(203)의 접촉면이 접촉되는 정지상태로부터 테스트시료 또는 판상체(203)를 이동시킬 때, 테스트시료 또는 판상체(203)에 인가된 힘을 검출하여, 테스트시료의 표면마찰계수 또는 그 마찰계수에 등가하는 파라미터를 측정할 수 있다.
정지마찰계수 및 운동마찰계수는 테스트시료의 표면불균일성의 정도에 따라 가변하므로, 마찰계수 또는 그 마찰계수에 등가하는 특성을 측정하여 테스트시료의 표면불균일성의 크기 및 밀도의 정도를 평가할 수 있다.
즉, 테스트시료의 표면에서 판상체(203)를 이동시켜 필요한 힘을 검출하고, 검출된 힘을 테스트시료의 표면마찰계수 또는 그 마찰계수에 등가하는 파라미터로 변환함으로써 테스트시료의 표면불균일성의 크기 및 밀도를 간편하게 평가할 수 있다. 테스트시료로서 캐패시터전극을 사용하는 경우에, 테스트시료의 표면불균일성의 크기 및 밀도는 직접 축적용량이나 실리콘층의 표면적에 해당하므로, 오차없이 캐패시터의 축적용량을 재현할 수 있다.
더욱이, 테스트시료로서 도전막이나 절연막을 사용하는 경우에, 도전막 또는 절연막의 표면불균일성의 정도를 평가할 수 있기 때문에, 결과적으로 막형성조건을적절하게 조절할 수 있다. 또한, 종래기술과 비교하여, 어떠한 광도 사용하지 않으므로 광반사로 인한 측정오차가 생기지 않기 때문에, 충분한 측정정밀도를 실현할 수 있고 또한 적용재료에 의해 야기되는 간섭을 피할 수 있다. 부가적으로, 어떠한 화학물약과 광을 사용하지 않으므로, 반도체장치의 표면불균일성을 평가하는데 있어서 소자의 특성들에 어떠한 영향을 미치지 않고 본 발명을 적용할 수 있기 때문에, 결과적으로 본 발명을 적용하여 장치들을 대량생산할 수 있다.
더욱이, 본 발명의 다른 구성에 의해, 테스트시료의 표면에 유체를 적하하고, 테스트시료를 기울여서 유체가 표면상에서 유동할 때 테스트시료의 경사각을 측정하여, 테스트시료 표면의 정지마찰계수를 측정할 수 있다. 즉, 유체를 간단히 테스트시료의 표면에 적하하고, 테스트시료를 기울여 경사각을 측정할 수 있으므로, 테스트시료의 표면불균일성의 정도를 간단히 평가할 수 있다. 이 경우에서, 테스트시료를 기울이는 구동수단으로서 스테핑모터를 사용할 경우에, 스테핑모터의 회전각도를 검출하여 테스트시료의 경사각을 측정할 수 있다. 더욱이, 테스트시료의 표면이 친수성인 경우에, 테스트시료의 표면에 유체를 적하하여 그 표면상에서 유동하도록 하는 것이 곤란하다. 결과적으로, 표면을 고분자재료막으로 코팅하여 테스트시료의 표면 특성을 소수성으로 변화시키는 것이 바람직하다.
본 발명을 상기 실시예로 한정하는 것은 아니며 본 발명의 범주 및 정신을 벗어나지 않는 범위내에서 변화 및 변형시킬 수 있다.

Claims (16)

  1. 테스트시료의 표면평가장치에 있어서,
    상기 테스트시료의 표면과 접촉하는 상태로 이동가능하고, 상기 테스트시료의 표면과 접촉하는 접촉면을 갖는 판상체와;
    상기 테스트시료 또는 상기 판상체를 이동시키기 위한 힘을 상기 테스트시료 또는 상기 판상체에 부여하는 구동수단과; 그리고
    상기 테스트시료 또는 상기 판상체가 받는 힘을 검출하고 상기 검출된 힘을 마찰계수등의 파라미터 또는 상기 마찰계수와 등가의 파라미터들로 변환하는 변환수단을 구비하는 테스트시료의 표면평가장치.
  2. 제 1 항에 있어서, 상기 변환수단은 상기 테스트시료 또는 상기 판상체상에 고정되어 탑재된 압전소자로 구성되는 것을 특징으로 하는 테스트시료의 표면평가장치.
  3. 테스트시료의 표면평가장치에 있어서,
    시료테이블상에 탑재된 상기 테스트시료의 표면에 유체를 적하시키는 유체적하수단과;
    상기 시료테이블을 기울이는 구동수단과; 그리고
    상기 기울어진 시료테이블의 경사각을 측정하기 위한 측정수단을 구비하는테스트시료의 표면평가장치.
  4. 제 3 항에 있어서,
    상기 구동수단은 스테핑모터로 구성되고; 그리고
    상기 시료테이블의 경사각을 측정하기 위한 상기 측정수단은 상기 스테핑모터의 각위치를 검출하는 수단으로 구성되는 것을 특징으로 하는 테스트시료의 표면평가장치.
  5. 테스트시료의 표면평가방법에 있어서,
    상기 테스트시료의 표면상에 접촉면을 갖는 판상체가 탑재되고;
    상기 판상체의 접촉면을 상기 테스트시료의 표면과 접촉시킨 상태에서, 상기 테스트시료 또는 상기 판상체를 정지상태로부터 이동시켜, 상기 테스트시료 또는 상기 판상체가 받는 힘을 검출하는 것에 의해;
    상기 테스트시료 표면의 정지마찰계수 또는 운동마찰계수를 측정함으로써 상기 테스트시료 표면의 표면불균일성의 크기 또는 밀도를 평가하는 단계를 구비하는 테스트시료의 표면평가방법.
  6. 제 5 항에 있어서,
    상기 테스트시료의 표면은 그의 표면에 헤미스페리칼그레인이 제공된 반도체막으로 구성되는 것을 특징으로 하는 테스트시료의 표면평가방법.
  7. 제 6 항에 있어서,
    상기 테스트시료의 표면상에 접촉면을 갖는 판상체가 탑재되고;
    상기 판상체의 접촉면을 상기 테스트시료의 표면과 접촉시키는 상태에서, 상기 테스트시료 또는 상기 판상체를 정지상태로부터 이동시켜, 상기 테스트시료 또는 상기 판상체가 받은 힘을 검출하는 것에 의해;
    상기 테스트시료 표면의 정지마찰계수 또는 운동마찰계수를 측정하는 것을 특징으로 하는 테스트시료의 표면평가방법.
  8. 제 5 항에 있어서,
    상기 테스트시료의 표면상에 유체가 적하되고;
    상기 테스트시료가 기울어져 상기 유체가 유동하기 시작하는 시점에서의 경사각을 측정함으로써;
    상기 테스트시료 표면의 정지마찰계수가 평가되는 것을 특징으로 하는 테스트시료의 표면평가방법.
  9. 제 6 항에 있어서,
    상기 테스트시료의 표면상에 유체가 적하되고;
    상기 테스트시료가 기울어져 상기 유체가 유동하기 시작하는 시점에서의 경사각을 측정함으로써;
    상기 테스트시료 표면의 정지마찰계수가 평가되는 것을 특징으로 하는 테스트시료의 표면평가방법.
  10. 제 5 항에 있어서,
    상기 테스트시료 표면의 상기 정지마찰계수 또는 운동마찰계수를 측정함으로써 반도체기판상에 형성된 캐패시터의 전극의 표면영역 또는 상기 캐패시터의 용량치를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법.
  11. 제 6 항에 있어서,
    상기 테스트시료 표면의 상기 정지마찰계수 또는 운동마찰계수를 측정함으로써 반도체기판상에 형성된 캐패시터의 전극의 표면영역 또는 상기 캐패시터의 용량치를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법.
  12. 제 8 항에 있어서,
    상기 테스트시료 표면의 상기 정지마찰계수 또는 운동마찰계수를 측정함으로써 반도체기판상에 형성된 캐패시터의 전극의 표면영역 또는 상기 캐패시터의 용량치를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법.
  13. 제 5 항에 있어서,
    반도체기판상에 각각 형성된 도전막 또는 절연막 표면의 정지마찰계수 또는 운동마찰계수를 측정함으로써;
    상기 도전막 또는 상기 절연막 표면의 표면불균일성의 크기 또는 밀도를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법.
  14. 제 6 항에 있어서,
    반도체기판상에 각각 형성된 도전막 또는 절연막 표면의 정지마찰계수 또는 운동마찰계수를 측정함으로써;
    상기 도전막 또는 상기 절연막 표면의 표면불균일성의 크기 또는 밀도를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법.
  15. 제 8 항에 있어서,
    반도체기판상에 각각 형성된 도전막 또는 절연막 표면의 정지마찰계수 또는 운동마찰계수를 측정함으로써;
    상기 도전막 또는 상기 절연막 표면의 표면불균일성의 크기 또는 밀도를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법.
  16. 제 9 항 내지 제 10 항중 어느 한 항에 있어서,
    반도체기판상에 각각 형성된 도전막 또는 절연막 표면의 정지마찰계수 또는 운동마찰계수를 측정함으로써;
    상기 도전막 또는 상기 절연막 표면의 표면불균일성의 크기 또는 밀도를 평가하는 것을 특징으로 하는 테스트시료의 표면평가방법.
KR1019990005644A 1998-02-19 1999-02-19 표면불균일성 평가 장치 및 그 방법 KR100310620B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-037454 1998-02-19
JP10037454A JP3094982B2 (ja) 1998-02-19 1998-02-19 半導体素子表面の評価装置及び評価方法

Publications (2)

Publication Number Publication Date
KR19990072784A KR19990072784A (ko) 1999-09-27
KR100310620B1 true KR100310620B1 (ko) 2001-10-17

Family

ID=12497970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990005644A KR100310620B1 (ko) 1998-02-19 1999-02-19 표면불균일성 평가 장치 및 그 방법

Country Status (3)

Country Link
US (1) US6568243B1 (ko)
JP (1) JP3094982B2 (ko)
KR (1) KR100310620B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4570204B2 (ja) * 2000-05-31 2010-10-27 Okiセミコンダクタ株式会社 半導体装置の製造方法
KR100416440B1 (ko) * 2001-05-25 2004-01-31 학교법인연세대학교 마찰신호를 이용한 3차원 재료 표면 형상과 재료 분포측정방법
KR100457867B1 (ko) * 2002-05-23 2004-11-18 학교법인연세대학교 생체재료 및 인공물내에서의 마찰력 측정장치
KR100629357B1 (ko) * 2004-11-29 2006-09-29 삼성전자주식회사 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법
JP5217122B2 (ja) * 2006-07-11 2013-06-19 株式会社日立製作所 パターン形成装置および有機薄膜トランジスタの製造方法ならびに有機薄膜トランジスタ
CN108414436B (zh) * 2015-07-29 2020-07-17 中国石油化工股份有限公司 一种用于srv模拟评价变速箱齿轮油同步器的摩擦性能的摩擦副试件
CN109297401B (zh) * 2018-09-14 2020-09-01 南京溧水高新创业投资管理有限公司 一种铝塑板平面度检测设备及铝塑板平面度检测工艺
WO2023276044A1 (ja) * 2021-06-30 2023-01-05 三菱電機株式会社 摩擦係数算出装置及び摩擦係数算出方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051713A (en) * 1976-03-23 1977-10-04 Actus, Inc. Friction measuring and testing method and apparatus
DE2730720C2 (de) 1977-07-07 1979-07-12 Basf Ag, 6700 Ludwigshafen Verfahren zur Herstellung von praktisch reinem l-Amino-8-nitro-43dihydroxy-anthrachinon
US4213331A (en) * 1978-12-20 1980-07-22 The B. F. Goodrich Company Surface irregularity analyzer
US4270390A (en) * 1979-05-07 1981-06-02 Kimball Industries, Inc. Vibration test bearing table apparatus affording a single degree of freedom test piece path
US4765181A (en) * 1985-08-08 1988-08-23 Tokyo Seimitsu Co., Ltd. Surface texture measuring instrument
JPS6381243A (ja) 1986-09-25 1988-04-12 Nkk Corp 溶融還元炉発生ガス分析方法
KR920006048B1 (ko) * 1988-11-25 1992-07-27 주식회사 금성사 가열조건에서 마모분의 입도 분석이 가능한 내마모시험기
JPH0717960B2 (ja) * 1989-03-31 1995-03-01 新日本製鐵株式会社 磁気特性の優れた一方向性電磁鋼板の製造方法
JP2953742B2 (ja) 1990-05-09 1999-09-27 株式会社東芝 表面粗さ評価方法
US5450746A (en) * 1993-10-12 1995-09-19 The University Of North Carolina Constant force stylus profiling apparatus and method
JP3331804B2 (ja) 1995-02-20 2002-10-07 日本電信電話株式会社 摩擦摩耗試験装置および摩擦摩耗試験方法
JP2638554B2 (ja) 1995-03-16 1997-08-06 日本電気株式会社 表面モニター方法、表面積測定方法、半導体装置の製造装置及び方法
JP3333079B2 (ja) * 1995-12-25 2002-10-07 富士通株式会社 静止摩擦力計測装置
US5756885A (en) * 1996-04-04 1998-05-26 Motorola, Inc. Method for determining the cleanliness of a surface

Also Published As

Publication number Publication date
US6568243B1 (en) 2003-05-27
JPH11237239A (ja) 1999-08-31
KR19990072784A (ko) 1999-09-27
JP3094982B2 (ja) 2000-10-03

Similar Documents

Publication Publication Date Title
US7893703B2 (en) Systems and methods for controlling deposition of a charge on a wafer for measurement of one or more electrical properties of the wafer
US5835225A (en) Surface properties detection by reflectance metrology
US5796484A (en) System for detecting unevenness degree of surface of semiconductor device
Diebold et al. Characterization and production metrology of thin transistor gate oxide films
US6395563B1 (en) Device for manufacturing semiconductor device and method of manufacturing the same
KR100310620B1 (ko) 표면불균일성 평가 장치 및 그 방법
US20010053600A1 (en) Methods for characterizing and reducing adverse effects of texture of semiconductor films
US7821627B2 (en) Fabrication and test methods and systems
US20030037590A1 (en) Method of self-testing a semiconductor chemical gas sensor including an embedded temperature sensor
US6459482B1 (en) Grainless material for calibration sample
US6545279B1 (en) Surface state monitoring method and apparatus
US5475319A (en) Method of measuring electric charge of semiconductor wafer
US6194234B1 (en) Method to evaluate hemisperical grain (HSG) polysilicon surface
KR100430792B1 (ko) 유전체막의 평가 방법, 열처리 장치의 온도 교정 방법 및반도체 메모리 장치의 제조 방법
US7692782B2 (en) Method for fabricating haze noise standards comprising nano-structures on an insulating thin layer
KR20040072780A (ko) 박막의 두께 측정 방법
US8211322B2 (en) Method of forming a metal layer pattern having a nanogap and method of manufacturing a molecule-sized device using the same
JP2000077494A (ja) 半導体集積回路装置の製造方法
JPH07174800A (ja) 表面計測装置
Frederick et al. Advanced FTIR optical modeling for hydrogen content measurements in 3D NAND cell nitride and amorphous carbon hard mask
US20070178611A1 (en) Semiconductor wafer having measurement area feature for determining dielectric layer thickness
JP3799361B2 (ja) 半導体装置の製造方法
JPS61272636A (ja) 結晶性の測定方法
JPH11274258A (ja) 電荷量測定方法およびその装置
KR20000045866A (ko) 반도체소자의 다결정막의 두께 모니터링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee