JPH11225302A - 振幅変調信号検波回路 - Google Patents
振幅変調信号検波回路Info
- Publication number
- JPH11225302A JPH11225302A JP2447698A JP2447698A JPH11225302A JP H11225302 A JPH11225302 A JP H11225302A JP 2447698 A JP2447698 A JP 2447698A JP 2447698 A JP2447698 A JP 2447698A JP H11225302 A JPH11225302 A JP H11225302A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- gain
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】ＴＶ受像機において、映像中間信号が過変調状
態の期間でも映像検波出力信号の波形が歪んだり、反転
することを抑制する。 【解決手段】それぞれＰＩＦ信号を増幅する可変利得型
の同相増幅回路１４１および逆相増幅回路１４２と、同
相増幅回路および逆相増幅回路の各出力信号を合成する
加算回路１４３と、加算回路の出力信号とＰＩＦ用のＶ
ＣＯ１３からの検波基準信号とを混合し、誤差に対応す
る電圧を生成するための乗算回路１４４と、乗算回路の
出力電圧を平滑化してＶＣＯの制御電圧を供給するＡＰ
Ｃフィルタと、ＶＣＯからの検波基準信号に基づいてＰ
ＩＦ信号から映像信号を検波する検波回路１２と、変調
度に基づいて同相増幅回路および逆相増幅回路の少なく
とも一方の利得を制御する利得制御回路１７を具備す
る。
態の期間でも映像検波出力信号の波形が歪んだり、反転
することを抑制する。 【解決手段】それぞれＰＩＦ信号を増幅する可変利得型
の同相増幅回路１４１および逆相増幅回路１４２と、同
相増幅回路および逆相増幅回路の各出力信号を合成する
加算回路１４３と、加算回路の出力信号とＰＩＦ用のＶ
ＣＯ１３からの検波基準信号とを混合し、誤差に対応す
る電圧を生成するための乗算回路１４４と、乗算回路の
出力電圧を平滑化してＶＣＯの制御電圧を供給するＡＰ
Ｃフィルタと、ＶＣＯからの検波基準信号に基づいてＰ
ＩＦ信号から映像信号を検波する検波回路１２と、変調
度に基づいて同相増幅回路および逆相増幅回路の少なく
とも一方の利得を制御する利得制御回路１７を具備す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、振幅変調（ＡＭ）
信号検波回路に係り、特に位相同期ループ（ＰＬＬ）を
用いたＡＭ信号検波回路に関するもので、例えばテレビ
ジョン（ＴＶ）受像機、ＴＶチューナ内蔵のビデオ再生
装置などの映像検波系回路に使用されるものである。
信号検波回路に係り、特に位相同期ループ（ＰＬＬ）を
用いたＡＭ信号検波回路に関するもので、例えばテレビ
ジョン（ＴＶ）受像機、ＴＶチューナ内蔵のビデオ再生
装置などの映像検波系回路に使用されるものである。
【０００２】
【従来の技術】ＴＶ受像機では、搬送波信号が映像信号
により振幅変調された映像中間周波（ＰＩＦ）信号から
映像信号を検波するためにＰＬＬ回路を用いた映像検波
系回路が用いられている。
により振幅変調された映像中間周波（ＰＩＦ）信号から
映像信号を検波するためにＰＬＬ回路を用いた映像検波
系回路が用いられている。
【０００３】図５は、ＴＶ受像機の映像検波系回路の従
来例を示している。図５において、６１はＰＩＦ信号入
力を増幅するＰＩＦ増幅回路、６２は映像検波回路、６
３はＰＩＦ搬送波信号に同期した２つの検波基準信号を
生成するための電圧制御発振回路（ＰＩＦ−ＶＣＯ）、
６４は自動位相制御（ＡＰＣ）検波回路、６５はＡＰＣ
フィルタ、６６は引き込み検出回路である。上記ＰＩＦ
−ＶＣＯ６３が生成する２つの検波基準信号は、搬送波
信号位相と同相（位相が０°）の検波基準信号および位
相が９０°異なる検波基準信号である。
来例を示している。図５において、６１はＰＩＦ信号入
力を増幅するＰＩＦ増幅回路、６２は映像検波回路、６
３はＰＩＦ搬送波信号に同期した２つの検波基準信号を
生成するための電圧制御発振回路（ＰＩＦ−ＶＣＯ）、
６４は自動位相制御（ＡＰＣ）検波回路、６５はＡＰＣ
フィルタ、６６は引き込み検出回路である。上記ＰＩＦ
−ＶＣＯ６３が生成する２つの検波基準信号は、搬送波
信号位相と同相（位相が０°）の検波基準信号および位
相が９０°異なる検波基準信号である。
【０００４】上記ＡＰＣ検波回路６４は、前記ＰＩＦ増
幅回路６１の出力信号が分岐して入力する信号を一定利
得・同相で増幅する同相増幅回路６４１と、この同相増
幅回路６４１の出力信号と前記ＰＩＦ−ＶＣＯからの９
０°位相の検波基準信号とを混合（乗算）して位相誤
差、周波数誤差に対応するＡＰＣ検波出力信号を生成す
るための乗算回路６４２とを具備する。
幅回路６１の出力信号が分岐して入力する信号を一定利
得・同相で増幅する同相増幅回路６４１と、この同相増
幅回路６４１の出力信号と前記ＰＩＦ−ＶＣＯからの９
０°位相の検波基準信号とを混合（乗算）して位相誤
差、周波数誤差に対応するＡＰＣ検波出力信号を生成す
るための乗算回路６４２とを具備する。
【０００５】上記乗算回路６４２からの位相検波出力信
号の低域成分は、前記ＡＰＣフィルタ６５により平滑化
されて前記ＰＩＦ−ＶＣＯ６３の制御電圧として供給さ
れる。即ち、上記ＡＰＣ検波回路の乗算回路６４２、Ａ
ＰＣフィルタ６５、ＰＩＦ−ＶＣＯ６３はＰＬＬ回路を
形成し、ＰＩＦ−ＶＣＯ６３の出力信号が前記ＰＩＦ搬
送波信号と同じ周波数で所定の位相になるように制御す
る。
号の低域成分は、前記ＡＰＣフィルタ６５により平滑化
されて前記ＰＩＦ−ＶＣＯ６３の制御電圧として供給さ
れる。即ち、上記ＡＰＣ検波回路の乗算回路６４２、Ａ
ＰＣフィルタ６５、ＰＩＦ−ＶＣＯ６３はＰＬＬ回路を
形成し、ＰＩＦ−ＶＣＯ６３の出力信号が前記ＰＩＦ搬
送波信号と同じ周波数で所定の位相になるように制御す
る。
【０００６】前記映像検波回路６２は、上記ＰＬＬ回路
により位相が制御されたＰＩＦ−ＶＣＯ６３からの０°
位相の検波基準信号に基づいてＰＩＦ信号から映像信号
を検波する。
により位相が制御されたＰＩＦ−ＶＣＯ６３からの０°
位相の検波基準信号に基づいてＰＩＦ信号から映像信号
を検波する。
【０００７】なお、前記引き込み検出回路６６は、前記
映像検波出力信号の平均値レベルが所定の基準レベル以
上か否かを判別した結果に基づいて前記ＰＬＬ回路の同
期引き込み状態を判定し、同期引き込み状態である場合
には同期引き込み動作を安定化させるために前記ＰＬＬ
回路内のＡＰＣフィルタ６５の時定数を大きくし、同期
引き込み状態でない場合には同期引き込み動作を容易に
行わせるために前記ＰＬＬ回路内のＡＰＣフィルタ６５
の時定数を小さくするように制御する。
映像検波出力信号の平均値レベルが所定の基準レベル以
上か否かを判別した結果に基づいて前記ＰＬＬ回路の同
期引き込み状態を判定し、同期引き込み状態である場合
には同期引き込み動作を安定化させるために前記ＰＬＬ
回路内のＡＰＣフィルタ６５の時定数を大きくし、同期
引き込み状態でない場合には同期引き込み動作を容易に
行わせるために前記ＰＬＬ回路内のＡＰＣフィルタ６５
の時定数を小さくするように制御する。
【０００８】ところで、例えばＴＶ放送側での運用に際
して映像信号の変調レベルが過大になり、変調度が１０
０％を越えるような過変調が発生した場合を考える。こ
のような場合には、過変調期間で搬送波の位相が反転す
るので、ＴＶ受像機では、映像検波系回路のＰＩＦ信号
入力中の搬送波の位相が反転する。 これにより、ＰＬ
Ｌ回路における従来例のループ利得特性（図３中点線で
示す）から分かるように、前記ＰＬＬ回路内のＡＰＣフ
ィルタ６５の出力レベルの極性が変調度が１００％以下
の時の極性（ループ利得は引き込み方向）と比べて反転
し、ＰＬＬ回路のループ利得が発散方向になり、安定な
ＰＬＬ動作が不可能になり、ＰＩＦ−ＶＣＯ６３の出力
信号が不安定になる。これにより、映像検波出力信号の
波形が歪んだり、反転してしまう。
して映像信号の変調レベルが過大になり、変調度が１０
０％を越えるような過変調が発生した場合を考える。こ
のような場合には、過変調期間で搬送波の位相が反転す
るので、ＴＶ受像機では、映像検波系回路のＰＩＦ信号
入力中の搬送波の位相が反転する。 これにより、ＰＬ
Ｌ回路における従来例のループ利得特性（図３中点線で
示す）から分かるように、前記ＰＬＬ回路内のＡＰＣフ
ィルタ６５の出力レベルの極性が変調度が１００％以下
の時の極性（ループ利得は引き込み方向）と比べて反転
し、ＰＬＬ回路のループ利得が発散方向になり、安定な
ＰＬＬ動作が不可能になり、ＰＩＦ−ＶＣＯ６３の出力
信号が不安定になる。これにより、映像検波出力信号の
波形が歪んだり、反転してしまう。
【０００９】
【発明が解決しようとする課題】上記したように従来の
映像検波回路は、映像中間周波信号入力が過変調状態の
期間で映像検波出力信号の波形が歪んだり、反転し、画
質が低下するという問題があった。
映像検波回路は、映像中間周波信号入力が過変調状態の
期間で映像検波出力信号の波形が歪んだり、反転し、画
質が低下するという問題があった。
【００１０】本発明は上記の問題点を解決すべくなされ
たもので、振幅変調信号入力が過変調状態の期間でも検
波出力信号の波形が歪んだり、反転することを抑制し得
る振幅変調信号検波回路を提供することを目的とする。
たもので、振幅変調信号入力が過変調状態の期間でも検
波出力信号の波形が歪んだり、反転することを抑制し得
る振幅変調信号検波回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の振幅変調信号検
波回路は、変調信号により搬送波信号が振幅変調された
振幅変調信号の搬送波信号と同じ周波数の同相の第１の
検波基準信号および位相が９０°異なる第２の検波基準
信号を生成する電圧制御発振回路を含む位相同期ループ
回路と、前記振幅変調信号を増幅して同相の出力信号を
生成する可変利得型の同相増幅回路と、前記振幅変調信
号を増幅して逆相の出力信号を生成する可変利得型の逆
相増幅回路と、前記同相増幅回路の出力信号と逆相増幅
回路の出力信号とを合成する加算回路と、前記位相同期
ループ回路に含まれ、前記加算回路の出力信号と前記電
圧制御発振回路から出力する第２の検波基準信号とを混
合し、前記振幅変調信号の搬送波と前記第２の検波基準
信号との位相誤差、周波数誤差に対応する電圧を生成す
るための乗算回路と、前記位相同期ループ回路に含ま
れ、前記乗算回路の出力電圧を平滑化して前記電圧制御
発振回路の制御電圧として供給する自動位相制御フィル
タと、前記電圧制御発振回路から出力する第１の検波基
準信号に基づいて前記振幅変調信号から変調信号を検波
する検波回路と、前記振幅変調信号の変調度に対応して
いる前記検波回路の検波出力信号の平均値レベルに基づ
いて前記同相増幅回路の利得および逆相増幅回路の利得
の少なくとも一方を制御する利得制御回路とを具備する
ことを特徴とする。
波回路は、変調信号により搬送波信号が振幅変調された
振幅変調信号の搬送波信号と同じ周波数の同相の第１の
検波基準信号および位相が９０°異なる第２の検波基準
信号を生成する電圧制御発振回路を含む位相同期ループ
回路と、前記振幅変調信号を増幅して同相の出力信号を
生成する可変利得型の同相増幅回路と、前記振幅変調信
号を増幅して逆相の出力信号を生成する可変利得型の逆
相増幅回路と、前記同相増幅回路の出力信号と逆相増幅
回路の出力信号とを合成する加算回路と、前記位相同期
ループ回路に含まれ、前記加算回路の出力信号と前記電
圧制御発振回路から出力する第２の検波基準信号とを混
合し、前記振幅変調信号の搬送波と前記第２の検波基準
信号との位相誤差、周波数誤差に対応する電圧を生成す
るための乗算回路と、前記位相同期ループ回路に含ま
れ、前記乗算回路の出力電圧を平滑化して前記電圧制御
発振回路の制御電圧として供給する自動位相制御フィル
タと、前記電圧制御発振回路から出力する第１の検波基
準信号に基づいて前記振幅変調信号から変調信号を検波
する検波回路と、前記振幅変調信号の変調度に対応して
いる前記検波回路の検波出力信号の平均値レベルに基づ
いて前記同相増幅回路の利得および逆相増幅回路の利得
の少なくとも一方を制御する利得制御回路とを具備する
ことを特徴とする。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の第１の実
施の形態に係るＴＶ受像機の映像検波系回路を示す。
施の形態を詳細に説明する。図１は、本発明の第１の実
施の形態に係るＴＶ受像機の映像検波系回路を示す。
【００１３】図１において、１１はＰＩＦ信号（例えば
約５８．７５ＭＨｚ）入力を増幅するＰＩＦ増幅回路、
１２は映像検波回路、１３はＰＩＦ搬送波信号に同期し
た２つの検波基準信号を生成するための電圧制御発振回
路（ＰＩＦ−ＶＣＯ）、１４は自動位相制御（ＡＰＣ）
検波回路、１５はＡＰＣフィルタ、１６は引き込み検出
回路である。上記ＰＩＦ−ＶＣＯ１３が生成する２つの
検波基準信号は、搬送波信号位相と同相（位相が０°）
の検波基準信号および位相が９０°異なる検波基準信号
である。
約５８．７５ＭＨｚ）入力を増幅するＰＩＦ増幅回路、
１２は映像検波回路、１３はＰＩＦ搬送波信号に同期し
た２つの検波基準信号を生成するための電圧制御発振回
路（ＰＩＦ−ＶＣＯ）、１４は自動位相制御（ＡＰＣ）
検波回路、１５はＡＰＣフィルタ、１６は引き込み検出
回路である。上記ＰＩＦ−ＶＣＯ１３が生成する２つの
検波基準信号は、搬送波信号位相と同相（位相が０°）
の検波基準信号および位相が９０°異なる検波基準信号
である。
【００１４】上記ＡＰＣ検波回路１４は、前記ＰＩＦ増
幅回路１１の出力信号が分岐して入力する信号を増幅し
て同相の増幅信号を出力する可変利得型の同相増幅回路
１４１と、前記ＰＩＦ増幅回路１１の出力信号が分岐し
て入力する信号を増幅して逆相の増幅信号を出力する可
変利得型の逆相増幅回路１４２と、前記同相増幅回路１
４１の出力信号と逆相増幅回路１４２の出力信号とを加
算（合成）する加算回路１４３と、上記加算回路１４３
の出力信号と前記ＰＩＦ−ＶＣＯ１３からの９０°位相
の検波基準信号とを混合（乗算）して位相誤差、周波数
誤差に対応するＡＰＣ検波出力信号を生成するための乗
算回路１４４とを具備する。
幅回路１１の出力信号が分岐して入力する信号を増幅し
て同相の増幅信号を出力する可変利得型の同相増幅回路
１４１と、前記ＰＩＦ増幅回路１１の出力信号が分岐し
て入力する信号を増幅して逆相の増幅信号を出力する可
変利得型の逆相増幅回路１４２と、前記同相増幅回路１
４１の出力信号と逆相増幅回路１４２の出力信号とを加
算（合成）する加算回路１４３と、上記加算回路１４３
の出力信号と前記ＰＩＦ−ＶＣＯ１３からの９０°位相
の検波基準信号とを混合（乗算）して位相誤差、周波数
誤差に対応するＡＰＣ検波出力信号を生成するための乗
算回路１４４とを具備する。
【００１５】上記ＡＰＣ検波出力信号の低域成分は、前
記ＡＰＣフィルタ１５により平滑化されて前記ＰＩＦ−
ＶＣＯ１３の制御電圧として供給される。即ち、上記Ａ
ＰＣ検波回路１４の乗算回路１４４、ＡＰＣフィルタ１
５、ＰＩＦ−ＶＣＯ１３はＰＬＬ回路を形成しており、
ＰＩＦ−ＶＣＯ１３の出力信号が前記ＰＩＦ搬送波信号
と同じ周波数で所定の位相になるように制御する。
記ＡＰＣフィルタ１５により平滑化されて前記ＰＩＦ−
ＶＣＯ１３の制御電圧として供給される。即ち、上記Ａ
ＰＣ検波回路１４の乗算回路１４４、ＡＰＣフィルタ１
５、ＰＩＦ−ＶＣＯ１３はＰＬＬ回路を形成しており、
ＰＩＦ−ＶＣＯ１３の出力信号が前記ＰＩＦ搬送波信号
と同じ周波数で所定の位相になるように制御する。
【００１６】前記映像検波回路１２は、上記ＰＬＬ回路
により位相が制御されたＰＩＦ−ＶＣＯ１３からの位相
が０°の検波基準信号と前記ＰＩＦ増幅回路１１からの
ＰＩＦ信号とを混合（乗算）することにより、映像信号
成分を検波する。
により位相が制御されたＰＩＦ−ＶＣＯ１３からの位相
が０°の検波基準信号と前記ＰＩＦ増幅回路１１からの
ＰＩＦ信号とを混合（乗算）することにより、映像信号
成分を検波する。
【００１７】利得制御回路１７は、前記ＰＩＦ増幅回路
１１のＰＩＦ信号入力の変調度に映像検波出力信号の平
均値レベルが対応していることを利用し、上記映像検波
出力信号の平均値レベルに応じて前記ＡＰＣ検波回路１
４の同相増幅回路１４１の利得および逆相増幅回路１４
２の利得を制御するものである。
１１のＰＩＦ信号入力の変調度に映像検波出力信号の平
均値レベルが対応していることを利用し、上記映像検波
出力信号の平均値レベルに応じて前記ＡＰＣ検波回路１
４の同相増幅回路１４１の利得および逆相増幅回路１４
２の利得を制御するものである。
【００１８】この場合、図２に示す利得制御特性のよう
に、変調度がほぼ８０％〜ほぼ１１０％の領域において
は変調度が高くなるにつれて、同相増幅回路１４１の利
得が次第に（例えば直線的に）低くなる（正方向の利得
が小さくなる）ように制御し、逆相増幅回路１４２の利
得が次第に（例えば直線的に）高くなる（負方向の利得
が大きくなる）ように制御し、変調度が１００％の点で
同相増幅回路１４１の正方向の利得と逆相増幅回路１４
２の負方向の利得とが打ち消し合って利得が零になるよ
うに設定している。
に、変調度がほぼ８０％〜ほぼ１１０％の領域において
は変調度が高くなるにつれて、同相増幅回路１４１の利
得が次第に（例えば直線的に）低くなる（正方向の利得
が小さくなる）ように制御し、逆相増幅回路１４２の利
得が次第に（例えば直線的に）高くなる（負方向の利得
が大きくなる）ように制御し、変調度が１００％の点で
同相増幅回路１４１の正方向の利得と逆相増幅回路１４
２の負方向の利得とが打ち消し合って利得が零になるよ
うに設定している。
【００１９】なお、変調度が０％〜ほぼ８０％付近の領
域では、同相増幅回路１４１の利得は正方向の一定の高
い値となり、逆相増幅回路１４２の利得は零で一定とな
るようにクランプ特性が与えられている。
域では、同相増幅回路１４１の利得は正方向の一定の高
い値となり、逆相増幅回路１４２の利得は零で一定とな
るようにクランプ特性が与えられている。
【００２０】また、変調度がほぼ１１０％以上の過変調
領域では、一時的な不安定な異常な信号成分が多いの
で、同相増幅回路１４１の利得および逆相増幅回路１４
２の利得が直線的に変化することを禁止することが望ま
しい。
領域では、一時的な不安定な異常な信号成分が多いの
で、同相増幅回路１４１の利得および逆相増幅回路１４
２の利得が直線的に変化することを禁止することが望ま
しい。
【００２１】そこで、変調度がほぼ１１０％以上の領域
では、前記加算回路１４３の出力信号として所定の一定
値の逆相利得が得られるように、例えば、前記同相増幅
回路１４１の利得は正方向の一定の低い値となり、逆相
増幅回路１４２の利得は負方向の一定の高い値となるよ
うに、クランプ特性が与えられている。
では、前記加算回路１４３の出力信号として所定の一定
値の逆相利得が得られるように、例えば、前記同相増幅
回路１４１の利得は正方向の一定の低い値となり、逆相
増幅回路１４２の利得は負方向の一定の高い値となるよ
うに、クランプ特性が与えられている。
【００２２】一方、引き込み検出回路１６は、ノイズ到
来時や最初の同期引き込み字における前記ＰＬＬ回路の
同期引き込みの誤動作を防止するために、前記映像検波
出力信号の平均値レベルが所定の基準レベル以上か否か
を判別する回路を具備し、これによって同期引き込み状
態を判別し、同期引き込み状態でないと判別した場合は
前記加算回路の出力信号として一定値の高い同相利得に
固定されるように前記利得制御回路１７を制御する機能
を具備する。
来時や最初の同期引き込み字における前記ＰＬＬ回路の
同期引き込みの誤動作を防止するために、前記映像検波
出力信号の平均値レベルが所定の基準レベル以上か否か
を判別する回路を具備し、これによって同期引き込み状
態を判別し、同期引き込み状態でないと判別した場合は
前記加算回路の出力信号として一定値の高い同相利得に
固定されるように前記利得制御回路１７を制御する機能
を具備する。
【００２３】また、引き込み検出回路１６は、前記映像
検波出力信号の平均値レベルが所定の基準レベル以上か
否かを判別した結果に基づいて前記ＰＬＬ回路（ＰＩＦ
−ＶＣＯ１３）の同期引き込み状態を判定し、同期引き
込み状態である場合には同期引き込み動作を安定化させ
るために前記ＰＬＬ回路内のＡＰＣフィルタ１５の時定
数を大きくし、同期引き込み状態でない場合には同期引
き込み動作を容易に行わせるために前記ＰＬＬ回路内の
ＡＰＣフィルタ１５の時定数を小さくするように制御す
る。
検波出力信号の平均値レベルが所定の基準レベル以上か
否かを判別した結果に基づいて前記ＰＬＬ回路（ＰＩＦ
−ＶＣＯ１３）の同期引き込み状態を判定し、同期引き
込み状態である場合には同期引き込み動作を安定化させ
るために前記ＰＬＬ回路内のＡＰＣフィルタ１５の時定
数を大きくし、同期引き込み状態でない場合には同期引
き込み動作を容易に行わせるために前記ＰＬＬ回路内の
ＡＰＣフィルタ１５の時定数を小さくするように制御す
る。
【００２４】また、上記引き込み検出回路１６は、同期
引き込み状態でない場合に前記映像検波出力信号の平均
値レベルを判定した結果に基づいて、変調度が０％〜ほ
ぼ８０％付近の領域（逆相増幅回路１４２の利得が零の
領域）には逆相増幅回路１４２を非動作状態（ディセー
ブル）に制御して消費電力を節減し、変調度がほぼ８０
％以上の領域では逆相増幅回路１４２を動作状態（イネ
ーブル）に制御する。
引き込み状態でない場合に前記映像検波出力信号の平均
値レベルを判定した結果に基づいて、変調度が０％〜ほ
ぼ８０％付近の領域（逆相増幅回路１４２の利得が零の
領域）には逆相増幅回路１４２を非動作状態（ディセー
ブル）に制御して消費電力を節減し、変調度がほぼ８０
％以上の領域では逆相増幅回路１４２を動作状態（イネ
ーブル）に制御する。
【００２５】次に、図１の映像検波回路系の動作を説明
する。前記ＰＬＬ回路が同期引き込み状態でない場合に
おいて、変調度が低い時には、逆相増幅回路１４２の利
得は零であり、同相増幅回路１４１からの出力信号が加
算回路１４３を経て乗算回路１４４に入力して従来例と
同様にＡＰＣ検波が行われるので、映像検波回路１２が
映像信号成分を検波する。
する。前記ＰＬＬ回路が同期引き込み状態でない場合に
おいて、変調度が低い時には、逆相増幅回路１４２の利
得は零であり、同相増幅回路１４１からの出力信号が加
算回路１４３を経て乗算回路１４４に入力して従来例と
同様にＡＰＣ検波が行われるので、映像検波回路１２が
映像信号成分を検波する。
【００２６】これに対して、変調度がほぼ８０％を越え
ると、逆相増幅回路１４２が動作状態（イネーブル）に
制御され、変調度に応じて逆相増幅回路１４２の利得が
高くなるとともに同相増幅回路１４１の利得が低くなる
ので、加算回路１４３の出力信号のレベルが変調度に応
じて低下し、変調度が１００％の点で加算回路１４３の
出力信号のレベルが零になる。
ると、逆相増幅回路１４２が動作状態（イネーブル）に
制御され、変調度に応じて逆相増幅回路１４２の利得が
高くなるとともに同相増幅回路１４１の利得が低くなる
ので、加算回路１４３の出力信号のレベルが変調度に応
じて低下し、変調度が１００％の点で加算回路１４３の
出力信号のレベルが零になる。
【００２７】そして、変調度が１００％を越えると、Ｐ
ＩＦ信号の搬送波信号の位相が反転するが、この反転し
た位相と同相の逆相増幅回路１４２からの出力信号によ
り加算回路１４３の出力信号が支配されるようになり、
ＡＰＣ検波出力はＰＬＬ回路のループ利得の引き込み方
向に発生し、正常に同期引き込みが保持された状態にな
るので、変調度が１００％以下の場合と同様に映像検波
回路１２が映像信号成分を検波する。
ＩＦ信号の搬送波信号の位相が反転するが、この反転し
た位相と同相の逆相増幅回路１４２からの出力信号によ
り加算回路１４３の出力信号が支配されるようになり、
ＡＰＣ検波出力はＰＬＬ回路のループ利得の引き込み方
向に発生し、正常に同期引き込みが保持された状態にな
るので、変調度が１００％以下の場合と同様に映像検波
回路１２が映像信号成分を検波する。
【００２８】図３は、図１中のＰＬＬ回路におけるルー
プ利得特性の一例（実線）を従来例の特性（点線）と対
比して示す。実施例のループ利得特性（実線）において
は、変調度が１００％を越えるような過変調が発生した
場合でも、ＰＬＬ回路内のＡＰＣフィルタ１５の出力レ
ベルは変調度が１００％の点を底部としてその前後で折
り返している、つまり、ＰＬＬ回路内のＡＰＣフィルタ
１５の出力レベルの極性が変調度が１００％の以下の時
の極性と同じ極性が保持（引き込み方向のループ利得が
保持）されており、ＰＬＬ回路のループ利得が発散方向
になることはない。
プ利得特性の一例（実線）を従来例の特性（点線）と対
比して示す。実施例のループ利得特性（実線）において
は、変調度が１００％を越えるような過変調が発生した
場合でも、ＰＬＬ回路内のＡＰＣフィルタ１５の出力レ
ベルは変調度が１００％の点を底部としてその前後で折
り返している、つまり、ＰＬＬ回路内のＡＰＣフィルタ
１５の出力レベルの極性が変調度が１００％の以下の時
の極性と同じ極性が保持（引き込み方向のループ利得が
保持）されており、ＰＬＬ回路のループ利得が発散方向
になることはない。
【００２９】従って、ＰＩＦ信号入力の変調度が１００
％を越えた過変調状態の期間でも、映像検波出力信号の
波形が歪んだり、反転するような事態は生じない。ま
た、ＰＩＦ信号入力の変調度が１００％付近では、その
搬送波信号のレベルが低下し、外部から到来する雑音信
号による影響を受け易くなるのが通常であるが、図１の
回路においては、上記外来雑音信号に関してＡＰＣルー
プでの同相信号と逆相信号が打ち消されるようになり、
上記外来雑音信号に対する引き込み利得が低下して外来
雑音信号による影響を受け難くなるので、変調度が例え
ば８０％〜９０％の高変調度領域における映像検波特性
が改善される。
％を越えた過変調状態の期間でも、映像検波出力信号の
波形が歪んだり、反転するような事態は生じない。ま
た、ＰＩＦ信号入力の変調度が１００％付近では、その
搬送波信号のレベルが低下し、外部から到来する雑音信
号による影響を受け易くなるのが通常であるが、図１の
回路においては、上記外来雑音信号に関してＡＰＣルー
プでの同相信号と逆相信号が打ち消されるようになり、
上記外来雑音信号に対する引き込み利得が低下して外来
雑音信号による影響を受け難くなるので、変調度が例え
ば８０％〜９０％の高変調度領域における映像検波特性
が改善される。
【００３０】即ち、放送側で変調度が１００％を越える
過変調が発生した場合には、上述したように過変調期間
で搬送波の位相が反転するので、ＴＶ受像機では、映像
検波回路系のＰＩＦ信号入力中の搬送波の位相が反転す
る。この時、図３中実線で示したループ利得特性から分
かるように、ＰＬＬ回路内のＡＰＣフィルタ１５の出力
レベルの変化は、変調度が１００％の点を底部として折
り返しており、１００％以下の時と同じ極性が保持（引
き込み方向のループ利得が保持）されており、ＰＬＬ回
路のループ利得が発散方向になることはない。
過変調が発生した場合には、上述したように過変調期間
で搬送波の位相が反転するので、ＴＶ受像機では、映像
検波回路系のＰＩＦ信号入力中の搬送波の位相が反転す
る。この時、図３中実線で示したループ利得特性から分
かるように、ＰＬＬ回路内のＡＰＣフィルタ１５の出力
レベルの変化は、変調度が１００％の点を底部として折
り返しており、１００％以下の時と同じ極性が保持（引
き込み方向のループ利得が保持）されており、ＰＬＬ回
路のループ利得が発散方向になることはない。
【００３１】従って、安定なＰＬＬ動作が可能になり、
ＰＩＦ−ＶＣＯ１３の出力信号が不安定になることはな
く、映像検波出力信号の波形が歪んだり、反転してしま
うことが抑制される。
ＰＩＦ−ＶＣＯ１３の出力信号が不安定になることはな
く、映像検波出力信号の波形が歪んだり、反転してしま
うことが抑制される。
【００３２】なお、変調度が０％〜８０％付近までは、
従来例と同様にＡＰＣフィルタ１５の出力レベルがほぼ
一定となるようにクランプ特性が与えられている。図４
は、図１中の利得制御回路１７の一具体例について、同
相増幅回路１４１および逆相増幅回路１４２との接続関
係を示している。
従来例と同様にＡＰＣフィルタ１５の出力レベルがほぼ
一定となるようにクランプ特性が与えられている。図４
は、図１中の利得制御回路１７の一具体例について、同
相増幅回路１４１および逆相増幅回路１４２との接続関
係を示している。
【００３３】図４において、１７１は変調度が１００％
の点の映像検波出力信号レベルに相当する基準電圧Ｖre
f(100%) と映像検波出力信号とが入力する差動増幅回
路、１７２は上記差動増幅回路１７１の出力信号電流に
応じて前記同相増幅回路１４１および逆相増幅回路１４
２に差動的な制御電流を供給することによって、図２に
示したような利得制御特性を実現する差動電流増幅回路
である。
の点の映像検波出力信号レベルに相当する基準電圧Ｖre
f(100%) と映像検波出力信号とが入力する差動増幅回
路、１７２は上記差動増幅回路１７１の出力信号電流に
応じて前記同相増幅回路１４１および逆相増幅回路１４
２に差動的な制御電流を供給することによって、図２に
示したような利得制御特性を実現する差動電流増幅回路
である。
【００３４】なお、上記実施例では、利得制御回路１７
により同相増幅回路１４１の利得および逆相増幅回路１
４２の利得をそれぞれ制御したが、同相増幅回路１４１
のみ、または逆相増幅回路１４２のみの利得を制御する
ように変更しても、上記実施例で述べたような効果は低
減するが、従来例よりは改善される。また、本発明は、
ＮＴＳＣ方式、ＰＡＬ方式など、各種のＴＶ方式に適用
可能である。
により同相増幅回路１４１の利得および逆相増幅回路１
４２の利得をそれぞれ制御したが、同相増幅回路１４１
のみ、または逆相増幅回路１４２のみの利得を制御する
ように変更しても、上記実施例で述べたような効果は低
減するが、従来例よりは改善される。また、本発明は、
ＮＴＳＣ方式、ＰＡＬ方式など、各種のＴＶ方式に適用
可能である。
【００３５】
【発明の効果】上述したように本発明によれば、振幅変
調信号入力が過変調状態の期間でも検波出力信号の波形
が歪んだり、反転することを抑制し得る振幅変調信号検
波回路を提供することができる。
調信号入力が過変調状態の期間でも検波出力信号の波形
が歪んだり、反転することを抑制し得る振幅変調信号検
波回路を提供することができる。
【図１】本発明の第１の実施の形態に係るＴＶ受像機の
映像検波系回路を示すブロック図。
映像検波系回路を示すブロック図。
【図２】図１中の利得制御回路の利得制御特性の一例を
示す特性図。
示す特性図。
【図３】図１中のＰＬＬ回路におけるループ利得特性の
一例（実線）を従来例の特性（点線）と対比して示す特
性図。
一例（実線）を従来例の特性（点線）と対比して示す特
性図。
【図４】図１中の利得制御回路の一具体例について同相
増幅回路および逆相増幅回路との接続関係を示す回路
図。
増幅回路および逆相増幅回路との接続関係を示す回路
図。
【図５】ＴＶ受像機の映像検波系回路の従来例を示すブ
ロック図。
ロック図。
１１…ＰＩＦ増幅回路、 １２…映像検波回路、 １３…電圧制御発振回路（ＰＩＦ−ＶＣＯ）、 １４…自動位相制御（ＡＰＣ）検波回路、 １４１…可変利得型の同相増幅回路、 １４２…可変利得型の逆相増幅回路、 １４３…加算回路、 １４４…乗算回路、 １５…ＡＰＣフィルタ、 １６…引き込み検出回路、 １７…利得制御回路。
Claims (7)
- 【請求項１】 変調信号により搬送波信号が振幅変調さ
れた振幅変調信号の搬送波信号と同じ周波数の同相の第
１の検波基準信号および位相が９０°異なる第２の検波
基準信号を生成する電圧制御発振回路を含む位相同期ル
ープ回路と、 前記振幅変調信号を増幅して同相の出力信号を生成する
可変利得型の同相増幅回路と、 前記振幅変調信号を増幅して逆相の出力信号を生成する
可変利得型の逆相増幅回路と、 前記同相増幅回路の出力信号と逆相増幅回路の出力信号
とを合成する加算回路と、 前記位相同期ループ回路に含まれ、前記加算回路の出力
信号と前記電圧制御発振回路から出力する第２の検波基
準信号とを混合し、前記振幅変調信号の搬送波と前記第
２の検波基準信号との位相誤差、周波数誤差に対応する
電圧を生成するための乗算回路と、 前記位相同期ループ回路に含まれ、前記乗算回路の出力
電圧を平滑化して前記電圧制御発振回路の制御電圧とし
て供給する自動位相制御フィルタと、 前記電圧制御発振回路から出力する第１の検波基準信号
に基づいて前記振幅変調信号から変調信号を検波する検
波回路と、 前記振幅変調信号の変調度に対応している前記検波回路
の検波出力信号の平均値レベルに基づいて前記同相増幅
回路の利得および逆相増幅回路の利得の少なくとも一方
を制御する利得制御回路とを具備することを特徴とする
振幅変調信号検波回路。 - 【請求項２】 請求項１記載の振幅変調信号検波回路に
おいて、 前記利得制御回路の利得制御特性は、変調度が１００％
の前後の領域において変調度が高くなるにつれて前記同
相増幅回路の利得がほぼ直線的に低くなるように制御
し、前記逆相増幅回路の利得がほぼ直線的に高くなるよ
うに制御し、変調度が１００％の点で前記同相増幅回路
の正方向の利得と前記逆相増幅回路の負方向の利得とが
打ち消し合って利得が零になるように設定されているこ
とを特徴とする振幅変調信号検波回路。 - 【請求項３】 請求項２記載の振幅変調信号検波回路に
おいて、 前記利得制御回路の利得制御特性は、 変調度が０％から一定値までの領域では、前記同相増幅
回路の利得は正方向の一定の高い値となり、前記逆相増
幅回路の利得は零で一定となるようにクランプ特性が与
えられており、 変調度が一定値以上の過変調領域では、前記加算回路の
出力信号として所定の一定値の逆相利得が得られるよう
にクランプ特性が与えられていることを特徴とする振幅
変調信号検波回路。 - 【請求項４】 請求項３記載の振幅変調信号検波回路に
おいて、 前記変調度が１００％の前後の領域は、変調度がほぼ８
０％〜ほぼ１１０％の領域であり、 前記変調度が０％から一定値までの領域は、変調度が０
％からほぼ８０％付近の領域であり、 前記変調度が一定値以上の過変調領域は、変調度がほぼ
１１０％以上の領域であることを特徴とする振幅変調信
号検波回路。 - 【請求項５】 請求項２乃至４のいずれか１項に記載の
振幅変調信号検波回路において、 前記電圧制御発振回路が同期引き込み状態にあるか否か
を判別し、同期引き込み状態でないと判別した場合には
前記加算回路の出力信号として一定値の高い同相利得に
固定されるように前記利得制御回路を制御する引き込み
検出回路をさらに具備することを特徴とする振幅変調信
号検波回路。 - 【請求項６】 請求項５記載の振幅変調信号検波回路に
おいて、 前記引き込み検出回路は、さらに、前記検波回路の検波
出力信号の平均値レベルが基準レベル以上か否かを判別
することにより、同期引き込み状態では前記位相同期ル
ープ回路の動作を安定化させるために前記位相同期ルー
プ回路内の自動位相制御フィルタの時定数を大きくし、
同期引き込み状態でない場合は引き込み動作を容易に行
わせるために前記自動位相制御フィルタの時定数を小さ
くするように制御することを特徴とする振幅変調信号検
波回路。 - 【請求項７】 請求項２乃至６のいずれか１項に記載の
振幅変調信号検波回路において、 前記振幅変調信号は、テレビジョン受像機あるいはビデ
オ再生装置において映像信号により搬送波信号が振幅変
調された映像中間周波信号であることを特徴とする振幅
変調信号検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2447698A JPH11225302A (ja) | 1998-02-05 | 1998-02-05 | 振幅変調信号検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2447698A JPH11225302A (ja) | 1998-02-05 | 1998-02-05 | 振幅変調信号検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11225302A true JPH11225302A (ja) | 1999-08-17 |
Family
ID=12139236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2447698A Pending JPH11225302A (ja) | 1998-02-05 | 1998-02-05 | 振幅変調信号検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11225302A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803815B1 (en) | 2002-04-05 | 2004-10-12 | Mitsubishi Denki Kabushiki Kaisha | Amplitude modulation demodulation circuit |
| JP2007336328A (ja) * | 2006-06-16 | 2007-12-27 | Sanyo Electric Co Ltd | 映像検波回路 |
| JP2008011128A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 映像検波回路 |
-
1998
- 1998-02-05 JP JP2447698A patent/JPH11225302A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803815B1 (en) | 2002-04-05 | 2004-10-12 | Mitsubishi Denki Kabushiki Kaisha | Amplitude modulation demodulation circuit |
| JP2007336328A (ja) * | 2006-06-16 | 2007-12-27 | Sanyo Electric Co Ltd | 映像検波回路 |
| JP2008011128A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 映像検波回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180006800A1 (en) | Frequency Modulation Receiver and Frequency Modulation Receiving Method | |
| US5093930A (en) | Directly mixing synchronous am receiver | |
| JPH11225302A (ja) | 振幅変調信号検波回路 | |
| US8189117B2 (en) | Receiver for amplitude-modulated signals | |
| US4972163A (en) | Regenerating device having a phase-locked loop with loop gain compensation and offset compensation | |
| US6985707B2 (en) | Receiver with AGC controlled resonance amplifier | |
| JPH0344280A (ja) | 映像中間周波信号処理回路 | |
| JP4179869B2 (ja) | Ａｍ検波装置 | |
| US6590950B1 (en) | Bandwidth stabilized PLL | |
| JP2001145034A (ja) | 中間周波数ビデオ信号を復調する回路装置 | |
| JP2000031745A (ja) | Ａｍ検波装置 | |
| JP2011120038A (ja) | 映像検波回路 | |
| JP3432999B2 (ja) | 色同期回路 | |
| JP2735880B2 (ja) | 受信機 | |
| JPH0112439Y2 (ja) | ||
| JP2725839B2 (ja) | 映像中間周波信号処理回路 | |
| KR20020004728A (ko) | 주파수 위상동기회로의 위상 조정장치 | |
| JPH06164433A (ja) | 巡回フィルタを用いたｆｍ受信装置 | |
| JPS63299505A (ja) | 受信装置 | |
| JP2000341116A (ja) | 位相同期回路 | |
| JPH1141063A (ja) | 自動移相制御回路 | |
| JPH07288469A (ja) | フエーズロツクドループ回路及び電子機器 | |
| JP2004241867A (ja) | Ｆｍ受信機 | |
| JPH01293777A (ja) | 音声検波回路 | |
| JPH04277936A (ja) | 放送受信機 |