JPH11225250A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH11225250A JPH11225250A JP10023481A JP2348198A JPH11225250A JP H11225250 A JPH11225250 A JP H11225250A JP 10023481 A JP10023481 A JP 10023481A JP 2348198 A JP2348198 A JP 2348198A JP H11225250 A JPH11225250 A JP H11225250A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image data
- memory
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Or Security For Electrophotography (AREA)
- Facsimiles In General (AREA)
- Facsimile Scanning Arrangements (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
ら他方に転送して空きの複写機からコピー出力を行う場
合に、見かけ上リアルタイムで出力して生産性を向上さ
せる。 【解決手段】 画像メモリ41は外部から転送される画
像データを記憶し、入力ライン同期信号計数部44は画
像メモリ41に書き込まれる入力ライン数を計数する。
メモリ制御部40は外部から転送される画像データを画
像メモリ41に書き込むと共に、入力ライン同期信号計
数部44による計数値が所定値に達した時に画像メモリ
41に書き込まれた画像データの読み出しを開始して像
形成部10の書き込み部13に対してその書き込み周期
に同期して転送する。
Description
結して画像出力を行うための画像処理装置に関する。
に、画像メモリを利用した画像の加工、編集が盛んに行
われている。例えば画像メモリの読み出し時のアドレス
を制御することにより画像を回転したり、イメージリピ
ートすることができ、また、書き込み時のアドレスを制
御することにより複数枚の原稿を合成して1枚の転写紙
にコピーすることができる。このような機能を実現する
ために、デジタル複写機は少なくとも原稿1枚分の容量
の画像メモリを持っていることが一般的である。
の複合化が進み、例えば特開平7−321976号公報
に示すように2台以上のデジタル複写機をケーブルを介
して接続し、一方がコピー中に他方が使用中でなけれ
ば、画像データを一方から他方に転送して空きの複写機
からコピー出力を行うことにより、生産性を向上させる
連結機能が知られている。
機能によりコピーを行う場合には、受信側の複写機はコ
ピーの一部目についてコピー出力を行わずに一旦受信画
像をメモリに蓄積し、送信側の複写機が2部目をコピー
出力するタイミングで画像メモリ内の一部目をコピー出
力するのが一般的である。
ッタの書き込み周期(電子写真プロセスにおいて半導体
レーザの出射光をポリゴンミラーにより偏向する構成で
は、ポリゴンモータの回転により変化するポリゴンモー
タ同期信号)に同期させて、スキャナにより原稿を読み
取り、この読み取った画像データをラスタ形式でその後
段の画像処理部、プロッタに転送するので、2台のプロ
ッタが存在する上記の連結動作時には、2台の複写機の
各書き込み周期が同じ機種であっても実際には微妙に異
なることから、一方のスキャナにより読み取られた画像
データを両方のプロッタによりリアルタイムで出力する
ことができないからである。なお、上記の書き込み周期
の違いは、電子写真プロセスにおいて半導体レーザの出
射光をポリゴンミラーにより偏向する構成では、ポリゴ
ンモータの回転のばらつきに依る。
の複写機を接続して画像データを一方から他方に転送し
て空きの複写機からコピー出力を行う場合に、見かけ上
リアルタイムで出力して生産性を向上させることができ
る画像処理装置を提供することを目的とする。
達成するために、プロッタの書き込み周期に同期してス
キャナにより原稿画像を読み取り、読み取りデータを前
記プロッタに転送する画像処理装置において、外部から
転送される画像データを記憶するための画像メモリと、
外部から転送されて前記画像メモリに書き込まれる画像
データの入力ライン数を計数する入力ライン数計数手段
と、外部から転送される画像データを前記画像メモリに
書き込むと共に、前記入力ライン数計数手段による計数
値が所定値に達した時に前記画像メモリに書き込まれた
画像データの読み出しを開始して前記プロッタに対して
その書き込み周期に同期して転送するメモリ制御手段と
を備えたことを特徴とする。
定値が、同一機種の画像形成装置のポリゴンモータのば
らつきに応じて予め設定されていることを特徴とする。
前記所定値が、任意に設定及び変更可能であることを特
徴とする。
いて前記画像メモリから読み出される画像データの出力
ライン数を計数する出力ライン数計数手段を更に備え、
前記メモリ制御手段は前記入力ライン数計数手段及び出
力ライン数計数手段の各計数値を比較して近接又は等し
くなった時にエラー信号を出力することを特徴とする。
施の形態について説明する。図1は本発明に係る画像処
理装置の一実施形態としてデジタル複写機を示すブロッ
ク図、図2は図1のデジタル複写機を2台、ケーブルを
介して接続した画像処理システムを示すブロック図、図
3は図1のIPUから出力される画像データの同期信号
を示すタイミングチャート、図4は原稿を示す説明図、
図5は図1の記憶部を詳細に示すブロック図、図6は図
5のメモリ制御部を詳細に示すブロック図、図7は図6
のメモリ制御部による書き込み、読み出し時の処理を説
明するためのタイミングチャートである。
の原稿3を露光ランプ4により照明し、その反射光を反
射ミラー5によりCCDイメージセンサ6に導き、CC
Dイメージセンサ6により光電変換して光の強弱に応じ
た電気信号に変換する。IPU(イメージプロセシング
ユニット)7ではこの電気信号に対してシェーディング
補正等の処理を行って8ビットのデジタル信号にA/D
変換し、更に変倍処理、ディザ処理等の画像処理を行
い、この画像信号を同期信号と共にセレクタ9を介して
記憶部32または像形成部10内の書き込み部13に送
る。スキャナ制御部8は以上のような読み取り部1のプ
ロセスを実行するために各種センサの検知、駆動モータ
等の制御を行い、また、IPU7に対して各種パラメー
タを設定する。
方向に回転する感光体11の表面が帯電チャージャ12
により一様に帯電され、次いで書き込み部13により画
像データに応じて変調されたレーザ光により感光体11
の表面に潜像が形成される。次いでこの潜像が現像装置
14によりトナーで現像され、次いでこのトナー像が転
写チャージャ15により転写紙に転写される。次いで感
光体11の表面はクリーニング装置16により残存トナ
ーが除去され、次いで除電チャージャ17により残存電
荷が除去される。書き込み部13は図示省略されている
が、レーザダイオード、ポリゴンミラー、ポリゴンモー
タ、fθレンズ、同期検知素子等の公知のレーザ書き込
み系により構成されている。
写紙は、給紙コロ19により給紙され、次いでレジスト
ローラ20により感光体11上のトナー像に一致するよ
うに搬送される。この転写紙は転写チャージャ15によ
りトナー像が転写された後、分離チャージャ21により
感光体11から分離され、次いでトナー像が定着装置2
2により定着され、次いで排紙コロ23により排紙トレ
イ24上に排出される。プロッタ制御部8は以上のよう
な像形成部10のプロセスを実行するために各種センサ
の検知、駆動モータ等の制御を行う。
と、操作部31と、記憶部32と連結送受信部33を有
し、システム制御部30への指示はオペレータが操作部
31に対してキー入力を行うことにより行われる。シス
テム制御部30は操作部31の入力状態を検知し、読み
取り部1内のスキャナ制御部8、記憶部32、像形成部
10内のプロッタ制御部8に対して各種パラメータを設
定したり、プロセス実行指示を行い、また、システム全
体の状態を操作部31に表示させる。
タ部9を介して入力する1原稿分の画像データを記憶す
ることによりリピートコピー、回転コピー等の複写アプ
リケーションに使用される。セレクタ部9はシステム制
御部30からの指示に基づいて、像形成部10が画像形
成を行うソースを読み取り部1又は記憶部32に切り替
えたり、記憶部32が記憶する画像データのソースを読
み取り部1又は連結送受信部33に切り替える。連結送
受信部33は連結転送ケーブル34を駆動するドライバ
により構成され、例えば図2に示すように2台の複写機
(A機、B機)の連結送受信部33が連結転送ケーブル
34を介して接続される。
に示すような各種同期信号に同期している。フレームゲ
ート信号(/FGATE)は、画像エリアの副走査方向
の画像有効範囲を示す信号であり、ローレベルの間画像
データが有効(ローアクティブ)になる。また、このフ
レームゲート信号(/FGATE)はライン同期信号
(/LSYNC)の立ち上がりでアサート、ネゲートさ
れる。ライン同期信号(/LSYNC)が画素クロック
(PCLK)の立ち上がりエッジから所定の数の画素ク
ロック(PCLK)だけアサートされ、信号(/LSY
NC)の立ち上がり後、所定クロック後に画像データの
主走査方向が有効になる。
画素クロック(PCLK)の1周期に対して1つであ
り、図4において矢印で示すコーナから主、副走査方向
に400dpi相当で分割されたデータである。画像デ
ータは矢印で示すコーナを先頭にしてラスタ形式のデー
タとして送出され、また、画像データの副走査方向の有
効範囲は、通常、転写紙のサイズにより決まる。
詳細に説明する。画像メモリ41は画像データを記憶す
るためにDRAM等の記憶素子により構成され、メモリ
制御部40により書き込み、読み出しが制御される。画
像メモリ41は通常4Mバイトであるが、増設すること
により複数枚の原稿分の画像データを蓄積することがで
きる。画素同期信号発生部42は発振回路により構成さ
れ、所定周波数の画素クロックをセレクタ45に出力す
る。
ジック回路により構成され、像形成部10の書き込み部
13におけるポリゴンモータの同期信号に基づいてライ
ン同期信号を生成してセレクタ46に出力する。入力ラ
イン同期信号計数部44はTTL等のカウンタロジック
回路により構成され、外部から入力するライン同期信号
の間隔をサンプリングする。また、出力ライン同期信号
計数部48はTTL等のカウンタロジック回路により構
成され、外部に出力されるライン同期信号の間隔をサン
プリングする。この入力ライン同期信号計数部44と出
力ライン同期信号計数部48の各計数値は、メモリ制御
部40内のMPU50によりCPUバスを介して読み出
される。
れ、メモリ制御部40の制御に基づいて画素同期信号発
生部42から又は外部から入力する画素同期信号を選択
する。セレクタ46も同様にTTLゲートにより構成さ
れ、メモリ制御部40の制御に基づいてライン同期信号
発生部43から又は外部から入力するライン同期信号を
選択する。
40の構成と処理を詳細に説明する。メモリ制御部40
はMPU50及びロジックから成る各機能ブロック51
〜57により構成されている。MPU50はシステム制
御部30との間を通信を行い、システム制御部30から
の受信コマンドに応じた動作設定を各ブロックに対して
行い、また、システム制御部30に記憶部32の状態を
知らせるためにステータス情報を送信する。
像データを入力画像同期信号と共に取り込み、8ビット
のデータ幅にパッキングしてパラレルで画像データバス
58に出力する。入力データ処理部51はまた、入力ク
ロックと内部の動作クロックが異なるので、入力画像デ
ータを内部の動作クロックに同期させる。出力データ処
理部52は入力データ処理部51とは逆に、画像データ
バス58から8ビット幅で画像データを取り込み、パラ
レル→シリアル変換して1ビットの出力画像データとし
て出力画像同期信号と共に出力する。出力データ処理部
52はまた、出力クロックと内部の動作クロックが異な
るので、出力画像データを出力クロックに同期させる。
力データ処理部52からそれぞれ出力される入力メモリ
アクセス要求信号と出力メモリアクセス要求信号に対し
て調停を行い、入力データ処理部51及び出力データ処
理部52と入力画像アドレスカウンタ54及び出力画像
アドレスカウンタ55に対してそれぞれ入力メモリアク
セス許可信号と出力メモリアクセス許可信号を出力す
る。アービタ53はまた、アドレスセレクタ56に対し
て入力画像アドレスカウンタ54又は出力画像アドレス
カウンタ55のアドレスを選択する信号を出力し、ま
た、アクセス制御回路57に対してアクセス許可信号を
出力する。
アドレスカウンタ55は共に同じ構成であり、それぞれ
アービタ53からの入力メモリアクセス許可信号と出力
メモリアクセス許可信号によりカウントアップする。ア
ドレスセレクタ56はアービタ53からの選択信号に基
づいてリードアドレス又はライトアドレスを選択し、選
択したアドレスを画像メモリ(DRAM)41に対する
ローアドレスとコラムアドレスに分割して11ビットの
画像アドレスバス及び制御信号線59上に出力する。ア
クセス制御回路57はアービタ53からのアクセス許可
信号によりDRAM制御信号(RAS、CAS、WE信
号)を画像アドレスバス及び制御信号線59に出力す
る。
として説明する。例えばA機においてコピーを10枚と
り、B機が使用されていない場合、A機のシステム制御
部30からB機のシステム制御部30に対して画像転送
及び画像コピー出力の要求信号を送信し、B機はこれに
応答してA機に許可を返す。このとき、A機はB機に送
出する主、副走査方向の画像サイズを送信する。
キャンされてその画像データが像形成部10に送られて
リアルタイムで像形成が行われ、また、2枚目以降の画
像データが記憶部32内の画像メモリ41に記憶された
後に連結送受信部33及びケーブル34を介してB機に
転送される。B機の記憶部32では、システム制御部3
0が画像入力コマンドを受けた後、入力データ処理部5
1がA機から転送された画像データに対して入力メモリ
アクセス要求信号を発生することにより、画像メモリ4
1に対する画像データの記憶が開始する。
と出力処理を示している。入力処理開始から入力ライン
同期信号が入力ライン信号計数部44により計数され、
所定数を計数されたことがMPU50により確認される
と、画像の出力処理が開始される。なお、画像出力コマ
ンドは予めシステム制御部30から記憶部32に発行さ
れる。また、上記の所定数は予め、A機、B機が同一機
種のデジタル複写機の場合にはポリゴンモータの回転ば
らつきのワーストケースに基づいて算出されてMPU5
0に設定されている。なお、図7に示す例ではこの所定
数は5ラインに設定されている。すなわち、画像メモリ
41からの読み出しアドレスmが書き込みアドレスnを
追い越さないことが必要であるが、この所定数を計数す
るためにかかる時間は、数十msecのオーダで画像全
体の入出力にかかる時間と比較すると無視できる時間で
あり、操作者にとっては殆どリアルタイムで画像出力が
行われる。
図7に示すように、アクセス制御回路57を動作させる
ためのクロックは、入力メモリアクセス要求信号の発生
時間と、入力メモリアクセス要求信号の発生サイクル時
間の半分の時間で済むように設定されている。このた
め、時分割でメモリ42の読み出しと書き込みを行うこ
とにより、記憶部32としては画像の入力と出力を並行
して行うことができる。
ライン計数数と比較する値がプログラマブルに変更可能
に構成されている。したがって、複数種類のスキャナの
異なる読み取り速度を相互通信により認識することによ
り、1台のプロッタがライン周波数が異なる複数種類の
スキャナに対応することができるので、一方の複写機の
スキャナが読み取った原稿画像のコピーを他方の複写機
のプロッタにより見かけ上リアルタイムで行うことがで
き、したがって、生産性を向上させることができる。
部にも出力ライン同期信号計数部48が設けられ、MP
U50が入力ライン同期信号計数部44による計数値と
出力ライン同期信号計数部48による計数値を比較し
て、近接又は等しくなるとエラー信号を出力する。した
がって、設定値が正しくない場合や、画像転送の異常状
態を早期に発見して異常画像の出力を防止し、信頼性を
高めることができる。
によれば、外部から転送されて画像メモリに書き込まれ
る画像データの入力ライン数を計数し、この計数値が所
定値に達した時に画像データの読み出しを開始してプロ
ッタに対してその書き込み周期に同期して転送するよう
にしたので、2台の複写機を接続して画像データを一方
から他方に転送して空きの複写機からコピー出力を行う
場合に、見かけ上リアルタイムで出力して生産性を向上
させることができる。
が、同一機種の画像形成装置のポリゴンモータのばらつ
きに応じて予め設定されているので、同一機種の画像形
成装置を接続して画像データを一方から他方に転送して
空きの複写機からコピー出力を行う場合に、見かけ上リ
アルタイムで出力して生産性を向上させることができ
る。
が、任意に設定及び変更可能であるので、2台の複写機
の書き込み周期のばらつきに対応することができる。
に書き込まれる入力ライン数と画像メモリから読み出さ
れる出力ライン数の各計数値を比較して近接又は等しく
なった時にエラー信号を出力するので、設定値が正しく
ない場合や画像転送の異常状態を早期に発見して異常画
像の出力を防止することができる。
デジタル複写機を示すブロック図である。
て接続した画像処理システムを示すブロック図である。
信号を示すタイミングチャートである。
ある。
時の処理を説明するためのタイミングチャートである。
Claims (4)
- 【請求項1】 プロッタの書き込み周期に同期してスキ
ャナにより原稿画像を読み取り、読み取りデータを前記
プロッタに転送する画像処理装置において、 外部から転送される画像データを記憶するための画像メ
モリと、 外部から転送されて前記画像メモリに書き込まれる画像
データの入力ライン数を計数する入力ライン数計数手段
と、 外部から転送される画像データを前記画像メモリに書き
込むと共に、前記入力ライン数計数手段による計数値が
所定値に達した時に前記画像メモリに書き込まれた画像
データの読み出しを開始して前記プロッタに対してその
書き込み周期に同期して転送するメモリ制御手段と、を
備えたことを特徴とする画像処理装置。 - 【請求項2】 前記所定値は、同一機種の画像形成装置
のポリゴンモータのばらつきに応じて予め設定されてい
ることを特徴とする請求項1記載の画像処理装置。 - 【請求項3】 前記所定値は、任意に設定及び変更可能
であることを特徴とする請求項1または2記載の画像処
理装置。 - 【請求項4】 前記画像メモリから読み出される画像デ
ータの出力ライン数を計数する出力ライン数計数手段を
更に備え、前記メモリ制御手段は前記入力ライン数計数
手段及び出力ライン数計数手段の各計数値を比較して近
接又は等しくなった時にエラー信号を出力することを特
徴とする請求項1ないし3のいずれか1に記載の画像処
理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02348198A JP3652097B2 (ja) | 1998-02-04 | 1998-02-04 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02348198A JP3652097B2 (ja) | 1998-02-04 | 1998-02-04 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11225250A true JPH11225250A (ja) | 1999-08-17 |
JP3652097B2 JP3652097B2 (ja) | 2005-05-25 |
Family
ID=12111729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02348198A Expired - Fee Related JP3652097B2 (ja) | 1998-02-04 | 1998-02-04 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3652097B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008046696A (ja) * | 2006-08-11 | 2008-02-28 | Matsushita Electric Works Ltd | 画像処理装置 |
-
1998
- 1998-02-04 JP JP02348198A patent/JP3652097B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008046696A (ja) * | 2006-08-11 | 2008-02-28 | Matsushita Electric Works Ltd | 画像処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3652097B2 (ja) | 2005-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5040031A (en) | Image processing apparatus which can control output to multiple devices to accommodate differing operating timing of those devices | |
US6449064B1 (en) | Method and apparatus for image formation that can handle simultaneously input data without causing a delay | |
JPH08181840A (ja) | 画像記録装置 | |
JP2004230629A (ja) | 画像形成装置 | |
JP2653055B2 (ja) | デジタルカラー複写機 | |
US5959743A (en) | Image processing apparatus with image overlaying function | |
JP3652097B2 (ja) | 画像処理装置 | |
JP3534148B2 (ja) | 画像処理システム | |
US5790164A (en) | Image scanning and writing apparatus which uses different synchronizing signals for scanning and writing | |
US6256106B1 (en) | Two-way image processing system and image forming apparatus in such a system | |
JP3538315B2 (ja) | 画像形成装置及び双方向画像処理システム並びに双方向画像処理方法 | |
JP3638168B2 (ja) | 画像データ記憶装置 | |
JP3797833B2 (ja) | 画像処理装置 | |
JP2000069257A (ja) | 画像処理装置 | |
JP2004040823A (ja) | 画像処理システム | |
JPH11146159A (ja) | 画像形成装置 | |
JPH0983696A (ja) | デジタル複写機 | |
JP3052618B2 (ja) | デジタル複写機 | |
JPH08340423A (ja) | デジタル画像形成装置 | |
JP2003196154A (ja) | Fifoメモリ回路及びその制御方法並びに画像形成装置 | |
JP2006157977A (ja) | 画像処理装置 | |
JP2000216966A (ja) | 画像処理装置 | |
JP2002135544A (ja) | 画像処理装置 | |
JPH10322531A (ja) | 画像形成装置 | |
JPH09146828A (ja) | メモリ制御装置およびメモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |