JPH11225250A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH11225250A JPH11225250A JP10023481A JP2348198A JPH11225250A JP H11225250 A JPH11225250 A JP H11225250A JP 10023481 A JP10023481 A JP 10023481A JP 2348198 A JP2348198 A JP 2348198A JP H11225250 A JPH11225250 A JP H11225250A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image data
- memory
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Or Security For Electrophotography (AREA)
- Facsimiles In General (AREA)
- Facsimile Scanning Arrangements (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】
【課題】 ２台の複写機を接続して画像データを一方か
ら他方に転送して空きの複写機からコピー出力を行う場
合に、見かけ上リアルタイムで出力して生産性を向上さ
せる。 【解決手段】 画像メモリ４１は外部から転送される画
像データを記憶し、入力ライン同期信号計数部４４は画
像メモリ４１に書き込まれる入力ライン数を計数する。
メモリ制御部４０は外部から転送される画像データを画
像メモリ４１に書き込むと共に、入力ライン同期信号計
数部４４による計数値が所定値に達した時に画像メモリ
４１に書き込まれた画像データの読み出しを開始して像
形成部１０の書き込み部１３に対してその書き込み周期
に同期して転送する。
ら他方に転送して空きの複写機からコピー出力を行う場
合に、見かけ上リアルタイムで出力して生産性を向上さ
せる。 【解決手段】 画像メモリ４１は外部から転送される画
像データを記憶し、入力ライン同期信号計数部４４は画
像メモリ４１に書き込まれる入力ライン数を計数する。
メモリ制御部４０は外部から転送される画像データを画
像メモリ４１に書き込むと共に、入力ライン同期信号計
数部４４による計数値が所定値に達した時に画像メモリ
４１に書き込まれた画像データの読み出しを開始して像
形成部１０の書き込み部１３に対してその書き込み周期
に同期して転送する。
Description
【０００１】
【発明の属する技術分野】本発明は、２台の複写機を連
結して画像出力を行うための画像処理装置に関する。
結して画像出力を行うための画像処理装置に関する。
【０００２】
【従来の技術】近年、複写機のデジタル化が進むと共
に、画像メモリを利用した画像の加工、編集が盛んに行
われている。例えば画像メモリの読み出し時のアドレス
を制御することにより画像を回転したり、イメージリピ
ートすることができ、また、書き込み時のアドレスを制
御することにより複数枚の原稿を合成して１枚の転写紙
にコピーすることができる。このような機能を実現する
ために、デジタル複写機は少なくとも原稿１枚分の容量
の画像メモリを持っていることが一般的である。
に、画像メモリを利用した画像の加工、編集が盛んに行
われている。例えば画像メモリの読み出し時のアドレス
を制御することにより画像を回転したり、イメージリピ
ートすることができ、また、書き込み時のアドレスを制
御することにより複数枚の原稿を合成して１枚の転写紙
にコピーすることができる。このような機能を実現する
ために、デジタル複写機は少なくとも原稿１枚分の容量
の画像メモリを持っていることが一般的である。
【０００３】また、近年のデジタル複写機は様々な機能
の複合化が進み、例えば特開平７−３２１９７６号公報
に示すように２台以上のデジタル複写機をケーブルを介
して接続し、一方がコピー中に他方が使用中でなけれ
ば、画像データを一方から他方に転送して空きの複写機
からコピー出力を行うことにより、生産性を向上させる
連結機能が知られている。
の複合化が進み、例えば特開平７−３２１９７６号公報
に示すように２台以上のデジタル複写機をケーブルを介
して接続し、一方がコピー中に他方が使用中でなけれ
ば、画像データを一方から他方に転送して空きの複写機
からコピー出力を行うことにより、生産性を向上させる
連結機能が知られている。
【０００４】
【発明が解決しようとする課題】ところで、従来の連結
機能によりコピーを行う場合には、受信側の複写機はコ
ピーの一部目についてコピー出力を行わずに一旦受信画
像をメモリに蓄積し、送信側の複写機が２部目をコピー
出力するタイミングで画像メモリ内の一部目をコピー出
力するのが一般的である。
機能によりコピーを行う場合には、受信側の複写機はコ
ピーの一部目についてコピー出力を行わずに一旦受信画
像をメモリに蓄積し、送信側の複写機が２部目をコピー
出力するタイミングで画像メモリ内の一部目をコピー出
力するのが一般的である。
【０００５】その理由は、デジタル複写機が通常、プロ
ッタの書き込み周期（電子写真プロセスにおいて半導体
レーザの出射光をポリゴンミラーにより偏向する構成で
は、ポリゴンモータの回転により変化するポリゴンモー
タ同期信号）に同期させて、スキャナにより原稿を読み
取り、この読み取った画像データをラスタ形式でその後
段の画像処理部、プロッタに転送するので、２台のプロ
ッタが存在する上記の連結動作時には、２台の複写機の
各書き込み周期が同じ機種であっても実際には微妙に異
なることから、一方のスキャナにより読み取られた画像
データを両方のプロッタによりリアルタイムで出力する
ことができないからである。なお、上記の書き込み周期
の違いは、電子写真プロセスにおいて半導体レーザの出
射光をポリゴンミラーにより偏向する構成では、ポリゴ
ンモータの回転のばらつきに依る。
ッタの書き込み周期（電子写真プロセスにおいて半導体
レーザの出射光をポリゴンミラーにより偏向する構成で
は、ポリゴンモータの回転により変化するポリゴンモー
タ同期信号）に同期させて、スキャナにより原稿を読み
取り、この読み取った画像データをラスタ形式でその後
段の画像処理部、プロッタに転送するので、２台のプロ
ッタが存在する上記の連結動作時には、２台の複写機の
各書き込み周期が同じ機種であっても実際には微妙に異
なることから、一方のスキャナにより読み取られた画像
データを両方のプロッタによりリアルタイムで出力する
ことができないからである。なお、上記の書き込み周期
の違いは、電子写真プロセスにおいて半導体レーザの出
射光をポリゴンミラーにより偏向する構成では、ポリゴ
ンモータの回転のばらつきに依る。
【０００６】本発明は上記従来例の問題点に鑑み、２台
の複写機を接続して画像データを一方から他方に転送し
て空きの複写機からコピー出力を行う場合に、見かけ上
リアルタイムで出力して生産性を向上させることができ
る画像処理装置を提供することを目的とする。
の複写機を接続して画像データを一方から他方に転送し
て空きの複写機からコピー出力を行う場合に、見かけ上
リアルタイムで出力して生産性を向上させることができ
る画像処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】第１の手段は上記目的を
達成するために、プロッタの書き込み周期に同期してス
キャナにより原稿画像を読み取り、読み取りデータを前
記プロッタに転送する画像処理装置において、外部から
転送される画像データを記憶するための画像メモリと、
外部から転送されて前記画像メモリに書き込まれる画像
データの入力ライン数を計数する入力ライン数計数手段
と、外部から転送される画像データを前記画像メモリに
書き込むと共に、前記入力ライン数計数手段による計数
値が所定値に達した時に前記画像メモリに書き込まれた
画像データの読み出しを開始して前記プロッタに対して
その書き込み周期に同期して転送するメモリ制御手段と
を備えたことを特徴とする。
達成するために、プロッタの書き込み周期に同期してス
キャナにより原稿画像を読み取り、読み取りデータを前
記プロッタに転送する画像処理装置において、外部から
転送される画像データを記憶するための画像メモリと、
外部から転送されて前記画像メモリに書き込まれる画像
データの入力ライン数を計数する入力ライン数計数手段
と、外部から転送される画像データを前記画像メモリに
書き込むと共に、前記入力ライン数計数手段による計数
値が所定値に達した時に前記画像メモリに書き込まれた
画像データの読み出しを開始して前記プロッタに対して
その書き込み周期に同期して転送するメモリ制御手段と
を備えたことを特徴とする。
【０００８】第２の手段は、第１の手段において前記所
定値が、同一機種の画像形成装置のポリゴンモータのば
らつきに応じて予め設定されていることを特徴とする。
定値が、同一機種の画像形成装置のポリゴンモータのば
らつきに応じて予め設定されていることを特徴とする。
【０００９】第３の手段は、第１、第２の手段において
前記所定値が、任意に設定及び変更可能であることを特
徴とする。
前記所定値が、任意に設定及び変更可能であることを特
徴とする。
【００１０】第４の手段は、第１ないし第３の手段にお
いて前記画像メモリから読み出される画像データの出力
ライン数を計数する出力ライン数計数手段を更に備え、
前記メモリ制御手段は前記入力ライン数計数手段及び出
力ライン数計数手段の各計数値を比較して近接又は等し
くなった時にエラー信号を出力することを特徴とする。
いて前記画像メモリから読み出される画像データの出力
ライン数を計数する出力ライン数計数手段を更に備え、
前記メモリ制御手段は前記入力ライン数計数手段及び出
力ライン数計数手段の各計数値を比較して近接又は等し
くなった時にエラー信号を出力することを特徴とする。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本発明に係る画像処
理装置の一実施形態としてデジタル複写機を示すブロッ
ク図、図２は図１のデジタル複写機を２台、ケーブルを
介して接続した画像処理システムを示すブロック図、図
３は図１のＩＰＵから出力される画像データの同期信号
を示すタイミングチャート、図４は原稿を示す説明図、
図５は図１の記憶部を詳細に示すブロック図、図６は図
５のメモリ制御部を詳細に示すブロック図、図７は図６
のメモリ制御部による書き込み、読み出し時の処理を説
明するためのタイミングチャートである。
施の形態について説明する。図１は本発明に係る画像処
理装置の一実施形態としてデジタル複写機を示すブロッ
ク図、図２は図１のデジタル複写機を２台、ケーブルを
介して接続した画像処理システムを示すブロック図、図
３は図１のＩＰＵから出力される画像データの同期信号
を示すタイミングチャート、図４は原稿を示す説明図、
図５は図１の記憶部を詳細に示すブロック図、図６は図
５のメモリ制御部を詳細に示すブロック図、図７は図６
のメモリ制御部による書き込み、読み出し時の処理を説
明するためのタイミングチャートである。
【００１２】図１に示す読み取り部１では、原稿台２上
の原稿３を露光ランプ４により照明し、その反射光を反
射ミラー５によりＣＣＤイメージセンサ６に導き、ＣＣ
Ｄイメージセンサ６により光電変換して光の強弱に応じ
た電気信号に変換する。ＩＰＵ（イメージプロセシング
ユニット）７ではこの電気信号に対してシェーディング
補正等の処理を行って８ビットのデジタル信号にＡ／Ｄ
変換し、更に変倍処理、ディザ処理等の画像処理を行
い、この画像信号を同期信号と共にセレクタ９を介して
記憶部３２または像形成部１０内の書き込み部１３に送
る。スキャナ制御部８は以上のような読み取り部１のプ
ロセスを実行するために各種センサの検知、駆動モータ
等の制御を行い、また、ＩＰＵ７に対して各種パラメー
タを設定する。
の原稿３を露光ランプ４により照明し、その反射光を反
射ミラー５によりＣＣＤイメージセンサ６に導き、ＣＣ
Ｄイメージセンサ６により光電変換して光の強弱に応じ
た電気信号に変換する。ＩＰＵ（イメージプロセシング
ユニット）７ではこの電気信号に対してシェーディング
補正等の処理を行って８ビットのデジタル信号にＡ／Ｄ
変換し、更に変倍処理、ディザ処理等の画像処理を行
い、この画像信号を同期信号と共にセレクタ９を介して
記憶部３２または像形成部１０内の書き込み部１３に送
る。スキャナ制御部８は以上のような読み取り部１のプ
ロセスを実行するために各種センサの検知、駆動モータ
等の制御を行い、また、ＩＰＵ７に対して各種パラメー
タを設定する。
【００１３】像形成部１０では、一定の速度で時計回り
方向に回転する感光体１１の表面が帯電チャージャ１２
により一様に帯電され、次いで書き込み部１３により画
像データに応じて変調されたレーザ光により感光体１１
の表面に潜像が形成される。次いでこの潜像が現像装置
１４によりトナーで現像され、次いでこのトナー像が転
写チャージャ１５により転写紙に転写される。次いで感
光体１１の表面はクリーニング装置１６により残存トナ
ーが除去され、次いで除電チャージャ１７により残存電
荷が除去される。書き込み部１３は図示省略されている
が、レーザダイオード、ポリゴンミラー、ポリゴンモー
タ、ｆθレンズ、同期検知素子等の公知のレーザ書き込
み系により構成されている。
方向に回転する感光体１１の表面が帯電チャージャ１２
により一様に帯電され、次いで書き込み部１３により画
像データに応じて変調されたレーザ光により感光体１１
の表面に潜像が形成される。次いでこの潜像が現像装置
１４によりトナーで現像され、次いでこのトナー像が転
写チャージャ１５により転写紙に転写される。次いで感
光体１１の表面はクリーニング装置１６により残存トナ
ーが除去され、次いで除電チャージャ１７により残存電
荷が除去される。書き込み部１３は図示省略されている
が、レーザダイオード、ポリゴンミラー、ポリゴンモー
タ、ｆθレンズ、同期検知素子等の公知のレーザ書き込
み系により構成されている。
【００１４】給紙トレイ１８に予めセットされている転
写紙は、給紙コロ１９により給紙され、次いでレジスト
ローラ２０により感光体１１上のトナー像に一致するよ
うに搬送される。この転写紙は転写チャージャ１５によ
りトナー像が転写された後、分離チャージャ２１により
感光体１１から分離され、次いでトナー像が定着装置２
２により定着され、次いで排紙コロ２３により排紙トレ
イ２４上に排出される。プロッタ制御部８は以上のよう
な像形成部１０のプロセスを実行するために各種センサ
の検知、駆動モータ等の制御を行う。
写紙は、給紙コロ１９により給紙され、次いでレジスト
ローラ２０により感光体１１上のトナー像に一致するよ
うに搬送される。この転写紙は転写チャージャ１５によ
りトナー像が転写された後、分離チャージャ２１により
感光体１１から分離され、次いでトナー像が定着装置２
２により定着され、次いで排紙コロ２３により排紙トレ
イ２４上に排出される。プロッタ制御部８は以上のよう
な像形成部１０のプロセスを実行するために各種センサ
の検知、駆動モータ等の制御を行う。
【００１５】また、この複写機はシステム制御部３０
と、操作部３１と、記憶部３２と連結送受信部３３を有
し、システム制御部３０への指示はオペレータが操作部
３１に対してキー入力を行うことにより行われる。シス
テム制御部３０は操作部３１の入力状態を検知し、読み
取り部１内のスキャナ制御部８、記憶部３２、像形成部
１０内のプロッタ制御部８に対して各種パラメータを設
定したり、プロセス実行指示を行い、また、システム全
体の状態を操作部３１に表示させる。
と、操作部３１と、記憶部３２と連結送受信部３３を有
し、システム制御部３０への指示はオペレータが操作部
３１に対してキー入力を行うことにより行われる。シス
テム制御部３０は操作部３１の入力状態を検知し、読み
取り部１内のスキャナ制御部８、記憶部３２、像形成部
１０内のプロッタ制御部８に対して各種パラメータを設
定したり、プロセス実行指示を行い、また、システム全
体の状態を操作部３１に表示させる。
【００１６】記憶部３２は通常は、ＩＰＵ７からセレク
タ部９を介して入力する１原稿分の画像データを記憶す
ることによりリピートコピー、回転コピー等の複写アプ
リケーションに使用される。セレクタ部９はシステム制
御部３０からの指示に基づいて、像形成部１０が画像形
成を行うソースを読み取り部１又は記憶部３２に切り替
えたり、記憶部３２が記憶する画像データのソースを読
み取り部１又は連結送受信部３３に切り替える。連結送
受信部３３は連結転送ケーブル３４を駆動するドライバ
により構成され、例えば図２に示すように２台の複写機
（Ａ機、Ｂ機）の連結送受信部３３が連結転送ケーブル
３４を介して接続される。
タ部９を介して入力する１原稿分の画像データを記憶す
ることによりリピートコピー、回転コピー等の複写アプ
リケーションに使用される。セレクタ部９はシステム制
御部３０からの指示に基づいて、像形成部１０が画像形
成を行うソースを読み取り部１又は記憶部３２に切り替
えたり、記憶部３２が記憶する画像データのソースを読
み取り部１又は連結送受信部３３に切り替える。連結送
受信部３３は連結転送ケーブル３４を駆動するドライバ
により構成され、例えば図２に示すように２台の複写機
（Ａ機、Ｂ機）の連結送受信部３３が連結転送ケーブル
３４を介して接続される。
【００１７】ＩＰＵ７から出力される画像データは図３
に示すような各種同期信号に同期している。フレームゲ
ート信号（／ＦＧＡＴＥ）は、画像エリアの副走査方向
の画像有効範囲を示す信号であり、ローレベルの間画像
データが有効（ローアクティブ）になる。また、このフ
レームゲート信号（／ＦＧＡＴＥ）はライン同期信号
（／ＬＳＹＮＣ）の立ち上がりでアサート、ネゲートさ
れる。ライン同期信号（／ＬＳＹＮＣ）が画素クロック
（ＰＣＬＫ）の立ち上がりエッジから所定の数の画素ク
ロック（ＰＣＬＫ）だけアサートされ、信号（／ＬＳＹ
ＮＣ）の立ち上がり後、所定クロック後に画像データの
主走査方向が有効になる。
に示すような各種同期信号に同期している。フレームゲ
ート信号（／ＦＧＡＴＥ）は、画像エリアの副走査方向
の画像有効範囲を示す信号であり、ローレベルの間画像
データが有効（ローアクティブ）になる。また、このフ
レームゲート信号（／ＦＧＡＴＥ）はライン同期信号
（／ＬＳＹＮＣ）の立ち上がりでアサート、ネゲートさ
れる。ライン同期信号（／ＬＳＹＮＣ）が画素クロック
（ＰＣＬＫ）の立ち上がりエッジから所定の数の画素ク
ロック（ＰＣＬＫ）だけアサートされ、信号（／ＬＳＹ
ＮＣ）の立ち上がり後、所定クロック後に画像データの
主走査方向が有効になる。
【００１８】ＩＰＵ７から送られてくる画像データは、
画素クロック（ＰＣＬＫ）の１周期に対して１つであ
り、図４において矢印で示すコーナから主、副走査方向
に４００ｄｐｉ相当で分割されたデータである。画像デ
ータは矢印で示すコーナを先頭にしてラスタ形式のデー
タとして送出され、また、画像データの副走査方向の有
効範囲は、通常、転写紙のサイズにより決まる。
画素クロック（ＰＣＬＫ）の１周期に対して１つであ
り、図４において矢印で示すコーナから主、副走査方向
に４００ｄｐｉ相当で分割されたデータである。画像デ
ータは矢印で示すコーナを先頭にしてラスタ形式のデー
タとして送出され、また、画像データの副走査方向の有
効範囲は、通常、転写紙のサイズにより決まる。
【００１９】次に、図５を参照して記憶部３２の構成を
詳細に説明する。画像メモリ４１は画像データを記憶す
るためにＤＲＡＭ等の記憶素子により構成され、メモリ
制御部４０により書き込み、読み出しが制御される。画
像メモリ４１は通常４Ｍバイトであるが、増設すること
により複数枚の原稿分の画像データを蓄積することがで
きる。画素同期信号発生部４２は発振回路により構成さ
れ、所定周波数の画素クロックをセレクタ４５に出力す
る。
詳細に説明する。画像メモリ４１は画像データを記憶す
るためにＤＲＡＭ等の記憶素子により構成され、メモリ
制御部４０により書き込み、読み出しが制御される。画
像メモリ４１は通常４Ｍバイトであるが、増設すること
により複数枚の原稿分の画像データを蓄積することがで
きる。画素同期信号発生部４２は発振回路により構成さ
れ、所定周波数の画素クロックをセレクタ４５に出力す
る。
【００２０】ライン同期信号発生部４３はＴＴＬ等のロ
ジック回路により構成され、像形成部１０の書き込み部
１３におけるポリゴンモータの同期信号に基づいてライ
ン同期信号を生成してセレクタ４６に出力する。入力ラ
イン同期信号計数部４４はＴＴＬ等のカウンタロジック
回路により構成され、外部から入力するライン同期信号
の間隔をサンプリングする。また、出力ライン同期信号
計数部４８はＴＴＬ等のカウンタロジック回路により構
成され、外部に出力されるライン同期信号の間隔をサン
プリングする。この入力ライン同期信号計数部４４と出
力ライン同期信号計数部４８の各計数値は、メモリ制御
部４０内のＭＰＵ５０によりＣＰＵバスを介して読み出
される。
ジック回路により構成され、像形成部１０の書き込み部
１３におけるポリゴンモータの同期信号に基づいてライ
ン同期信号を生成してセレクタ４６に出力する。入力ラ
イン同期信号計数部４４はＴＴＬ等のカウンタロジック
回路により構成され、外部から入力するライン同期信号
の間隔をサンプリングする。また、出力ライン同期信号
計数部４８はＴＴＬ等のカウンタロジック回路により構
成され、外部に出力されるライン同期信号の間隔をサン
プリングする。この入力ライン同期信号計数部４４と出
力ライン同期信号計数部４８の各計数値は、メモリ制御
部４０内のＭＰＵ５０によりＣＰＵバスを介して読み出
される。
【００２１】セレクタ４５はＴＴＬゲートにより構成さ
れ、メモリ制御部４０の制御に基づいて画素同期信号発
生部４２から又は外部から入力する画素同期信号を選択
する。セレクタ４６も同様にＴＴＬゲートにより構成さ
れ、メモリ制御部４０の制御に基づいてライン同期信号
発生部４３から又は外部から入力するライン同期信号を
選択する。
れ、メモリ制御部４０の制御に基づいて画素同期信号発
生部４２から又は外部から入力する画素同期信号を選択
する。セレクタ４６も同様にＴＴＬゲートにより構成さ
れ、メモリ制御部４０の制御に基づいてライン同期信号
発生部４３から又は外部から入力するライン同期信号を
選択する。
【００２２】次に、図６、図７を参照してメモリ制御部
４０の構成と処理を詳細に説明する。メモリ制御部４０
はＭＰＵ５０及びロジックから成る各機能ブロック５１
〜５７により構成されている。ＭＰＵ５０はシステム制
御部３０との間を通信を行い、システム制御部３０から
の受信コマンドに応じた動作設定を各ブロックに対して
行い、また、システム制御部３０に記憶部３２の状態を
知らせるためにステータス情報を送信する。
４０の構成と処理を詳細に説明する。メモリ制御部４０
はＭＰＵ５０及びロジックから成る各機能ブロック５１
〜５７により構成されている。ＭＰＵ５０はシステム制
御部３０との間を通信を行い、システム制御部３０から
の受信コマンドに応じた動作設定を各ブロックに対して
行い、また、システム制御部３０に記憶部３２の状態を
知らせるためにステータス情報を送信する。
【００２３】入力データ処理部５１は１ビットの入力画
像データを入力画像同期信号と共に取り込み、８ビット
のデータ幅にパッキングしてパラレルで画像データバス
５８に出力する。入力データ処理部５１はまた、入力ク
ロックと内部の動作クロックが異なるので、入力画像デ
ータを内部の動作クロックに同期させる。出力データ処
理部５２は入力データ処理部５１とは逆に、画像データ
バス５８から８ビット幅で画像データを取り込み、パラ
レル→シリアル変換して１ビットの出力画像データとし
て出力画像同期信号と共に出力する。出力データ処理部
５２はまた、出力クロックと内部の動作クロックが異な
るので、出力画像データを出力クロックに同期させる。
像データを入力画像同期信号と共に取り込み、８ビット
のデータ幅にパッキングしてパラレルで画像データバス
５８に出力する。入力データ処理部５１はまた、入力ク
ロックと内部の動作クロックが異なるので、入力画像デ
ータを内部の動作クロックに同期させる。出力データ処
理部５２は入力データ処理部５１とは逆に、画像データ
バス５８から８ビット幅で画像データを取り込み、パラ
レル→シリアル変換して１ビットの出力画像データとし
て出力画像同期信号と共に出力する。出力データ処理部
５２はまた、出力クロックと内部の動作クロックが異な
るので、出力画像データを出力クロックに同期させる。
【００２４】アービタ５３は入力データ処理部５１と出
力データ処理部５２からそれぞれ出力される入力メモリ
アクセス要求信号と出力メモリアクセス要求信号に対し
て調停を行い、入力データ処理部５１及び出力データ処
理部５２と入力画像アドレスカウンタ５４及び出力画像
アドレスカウンタ５５に対してそれぞれ入力メモリアク
セス許可信号と出力メモリアクセス許可信号を出力す
る。アービタ５３はまた、アドレスセレクタ５６に対し
て入力画像アドレスカウンタ５４又は出力画像アドレス
カウンタ５５のアドレスを選択する信号を出力し、ま
た、アクセス制御回路５７に対してアクセス許可信号を
出力する。
力データ処理部５２からそれぞれ出力される入力メモリ
アクセス要求信号と出力メモリアクセス要求信号に対し
て調停を行い、入力データ処理部５１及び出力データ処
理部５２と入力画像アドレスカウンタ５４及び出力画像
アドレスカウンタ５５に対してそれぞれ入力メモリアク
セス許可信号と出力メモリアクセス許可信号を出力す
る。アービタ５３はまた、アドレスセレクタ５６に対し
て入力画像アドレスカウンタ５４又は出力画像アドレス
カウンタ５５のアドレスを選択する信号を出力し、ま
た、アクセス制御回路５７に対してアクセス許可信号を
出力する。
【００２５】入力画像アドレスカウンタ５４と出力画像
アドレスカウンタ５５は共に同じ構成であり、それぞれ
アービタ５３からの入力メモリアクセス許可信号と出力
メモリアクセス許可信号によりカウントアップする。ア
ドレスセレクタ５６はアービタ５３からの選択信号に基
づいてリードアドレス又はライトアドレスを選択し、選
択したアドレスを画像メモリ（ＤＲＡＭ）４１に対する
ローアドレスとコラムアドレスに分割して１１ビットの
画像アドレスバス及び制御信号線５９上に出力する。ア
クセス制御回路５７はアービタ５３からのアクセス許可
信号によりＤＲＡＭ制御信号（ＲＡＳ、ＣＡＳ、ＷＥ信
号）を画像アドレスバス及び制御信号線５９に出力す
る。
アドレスカウンタ５５は共に同じ構成であり、それぞれ
アービタ５３からの入力メモリアクセス許可信号と出力
メモリアクセス許可信号によりカウントアップする。ア
ドレスセレクタ５６はアービタ５３からの選択信号に基
づいてリードアドレス又はライトアドレスを選択し、選
択したアドレスを画像メモリ（ＤＲＡＭ）４１に対する
ローアドレスとコラムアドレスに分割して１１ビットの
画像アドレスバス及び制御信号線５９上に出力する。ア
クセス制御回路５７はアービタ５３からのアクセス許可
信号によりＤＲＡＭ制御信号（ＲＡＳ、ＣＡＳ、ＷＥ信
号）を画像アドレスバス及び制御信号線５９に出力す
る。
【００２６】図２においてＡ機を送信側、Ｂ機を受信側
として説明する。例えばＡ機においてコピーを１０枚と
り、Ｂ機が使用されていない場合、Ａ機のシステム制御
部３０からＢ機のシステム制御部３０に対して画像転送
及び画像コピー出力の要求信号を送信し、Ｂ機はこれに
応答してＡ機に許可を返す。このとき、Ａ機はＢ機に送
出する主、副走査方向の画像サイズを送信する。
として説明する。例えばＡ機においてコピーを１０枚と
り、Ｂ機が使用されていない場合、Ａ機のシステム制御
部３０からＢ機のシステム制御部３０に対して画像転送
及び画像コピー出力の要求信号を送信し、Ｂ機はこれに
応答してＡ機に許可を返す。このとき、Ａ機はＢ機に送
出する主、副走査方向の画像サイズを送信する。
【００２７】次いで、Ａ機では原稿台２上の原稿３がス
キャンされてその画像データが像形成部１０に送られて
リアルタイムで像形成が行われ、また、２枚目以降の画
像データが記憶部３２内の画像メモリ４１に記憶された
後に連結送受信部３３及びケーブル３４を介してＢ機に
転送される。Ｂ機の記憶部３２では、システム制御部３
０が画像入力コマンドを受けた後、入力データ処理部５
１がＡ機から転送された画像データに対して入力メモリ
アクセス要求信号を発生することにより、画像メモリ４
１に対する画像データの記憶が開始する。
キャンされてその画像データが像形成部１０に送られて
リアルタイムで像形成が行われ、また、２枚目以降の画
像データが記憶部３２内の画像メモリ４１に記憶された
後に連結送受信部３３及びケーブル３４を介してＢ機に
転送される。Ｂ機の記憶部３２では、システム制御部３
０が画像入力コマンドを受けた後、入力データ処理部５
１がＡ機から転送された画像データに対して入力メモリ
アクセス要求信号を発生することにより、画像メモリ４
１に対する画像データの記憶が開始する。
【００２８】図７はメモリ制御部４０における入力処理
と出力処理を示している。入力処理開始から入力ライン
同期信号が入力ライン信号計数部４４により計数され、
所定数を計数されたことがＭＰＵ５０により確認される
と、画像の出力処理が開始される。なお、画像出力コマ
ンドは予めシステム制御部３０から記憶部３２に発行さ
れる。また、上記の所定数は予め、Ａ機、Ｂ機が同一機
種のデジタル複写機の場合にはポリゴンモータの回転ば
らつきのワーストケースに基づいて算出されてＭＰＵ５
０に設定されている。なお、図７に示す例ではこの所定
数は５ラインに設定されている。すなわち、画像メモリ
４１からの読み出しアドレスｍが書き込みアドレスｎを
追い越さないことが必要であるが、この所定数を計数す
るためにかかる時間は、数十ｍｓｅｃのオーダで画像全
体の入出力にかかる時間と比較すると無視できる時間で
あり、操作者にとっては殆どリアルタイムで画像出力が
行われる。
と出力処理を示している。入力処理開始から入力ライン
同期信号が入力ライン信号計数部４４により計数され、
所定数を計数されたことがＭＰＵ５０により確認される
と、画像の出力処理が開始される。なお、画像出力コマ
ンドは予めシステム制御部３０から記憶部３２に発行さ
れる。また、上記の所定数は予め、Ａ機、Ｂ機が同一機
種のデジタル複写機の場合にはポリゴンモータの回転ば
らつきのワーストケースに基づいて算出されてＭＰＵ５
０に設定されている。なお、図７に示す例ではこの所定
数は５ラインに設定されている。すなわち、画像メモリ
４１からの読み出しアドレスｍが書き込みアドレスｎを
追い越さないことが必要であるが、この所定数を計数す
るためにかかる時間は、数十ｍｓｅｃのオーダで画像全
体の入出力にかかる時間と比較すると無視できる時間で
あり、操作者にとっては殆どリアルタイムで画像出力が
行われる。
【００２９】また、メモリ４２へのアクセスについては
図７に示すように、アクセス制御回路５７を動作させる
ためのクロックは、入力メモリアクセス要求信号の発生
時間と、入力メモリアクセス要求信号の発生サイクル時
間の半分の時間で済むように設定されている。このた
め、時分割でメモリ４２の読み出しと書き込みを行うこ
とにより、記憶部３２としては画像の入力と出力を並行
して行うことができる。
図７に示すように、アクセス制御回路５７を動作させる
ためのクロックは、入力メモリアクセス要求信号の発生
時間と、入力メモリアクセス要求信号の発生サイクル時
間の半分の時間で済むように設定されている。このた
め、時分割でメモリ４２の読み出しと書き込みを行うこ
とにより、記憶部３２としては画像の入力と出力を並行
して行うことができる。
【００３０】また、本発明では、システムに応じて入力
ライン計数数と比較する値がプログラマブルに変更可能
に構成されている。したがって、複数種類のスキャナの
異なる読み取り速度を相互通信により認識することによ
り、１台のプロッタがライン周波数が異なる複数種類の
スキャナに対応することができるので、一方の複写機の
スキャナが読み取った原稿画像のコピーを他方の複写機
のプロッタにより見かけ上リアルタイムで行うことがで
き、したがって、生産性を向上させることができる。
ライン計数数と比較する値がプログラマブルに変更可能
に構成されている。したがって、複数種類のスキャナの
異なる読み取り速度を相互通信により認識することによ
り、１台のプロッタがライン周波数が異なる複数種類の
スキャナに対応することができるので、一方の複写機の
スキャナが読み取った原稿画像のコピーを他方の複写機
のプロッタにより見かけ上リアルタイムで行うことがで
き、したがって、生産性を向上させることができる。
【００３１】また、本発明では、図５に示すように出力
部にも出力ライン同期信号計数部４８が設けられ、ＭＰ
Ｕ５０が入力ライン同期信号計数部４４による計数値と
出力ライン同期信号計数部４８による計数値を比較し
て、近接又は等しくなるとエラー信号を出力する。した
がって、設定値が正しくない場合や、画像転送の異常状
態を早期に発見して異常画像の出力を防止し、信頼性を
高めることができる。
部にも出力ライン同期信号計数部４８が設けられ、ＭＰ
Ｕ５０が入力ライン同期信号計数部４４による計数値と
出力ライン同期信号計数部４８による計数値を比較し
て、近接又は等しくなるとエラー信号を出力する。した
がって、設定値が正しくない場合や、画像転送の異常状
態を早期に発見して異常画像の出力を防止し、信頼性を
高めることができる。
【００３２】
【発明の効果】以上説明したように請求項１記載の発明
によれば、外部から転送されて画像メモリに書き込まれ
る画像データの入力ライン数を計数し、この計数値が所
定値に達した時に画像データの読み出しを開始してプロ
ッタに対してその書き込み周期に同期して転送するよう
にしたので、２台の複写機を接続して画像データを一方
から他方に転送して空きの複写機からコピー出力を行う
場合に、見かけ上リアルタイムで出力して生産性を向上
させることができる。
によれば、外部から転送されて画像メモリに書き込まれ
る画像データの入力ライン数を計数し、この計数値が所
定値に達した時に画像データの読み出しを開始してプロ
ッタに対してその書き込み周期に同期して転送するよう
にしたので、２台の複写機を接続して画像データを一方
から他方に転送して空きの複写機からコピー出力を行う
場合に、見かけ上リアルタイムで出力して生産性を向上
させることができる。
【００３３】請求項２記載の発明によれば、前記所定値
が、同一機種の画像形成装置のポリゴンモータのばらつ
きに応じて予め設定されているので、同一機種の画像形
成装置を接続して画像データを一方から他方に転送して
空きの複写機からコピー出力を行う場合に、見かけ上リ
アルタイムで出力して生産性を向上させることができ
る。
が、同一機種の画像形成装置のポリゴンモータのばらつ
きに応じて予め設定されているので、同一機種の画像形
成装置を接続して画像データを一方から他方に転送して
空きの複写機からコピー出力を行う場合に、見かけ上リ
アルタイムで出力して生産性を向上させることができ
る。
【００３４】請求項３記載の発明によれば、前記所定値
が、任意に設定及び変更可能であるので、２台の複写機
の書き込み周期のばらつきに対応することができる。
が、任意に設定及び変更可能であるので、２台の複写機
の書き込み周期のばらつきに対応することができる。
【００３５】請求項４記載の発明によれば、画像メモリ
に書き込まれる入力ライン数と画像メモリから読み出さ
れる出力ライン数の各計数値を比較して近接又は等しく
なった時にエラー信号を出力するので、設定値が正しく
ない場合や画像転送の異常状態を早期に発見して異常画
像の出力を防止することができる。
に書き込まれる入力ライン数と画像メモリから読み出さ
れる出力ライン数の各計数値を比較して近接又は等しく
なった時にエラー信号を出力するので、設定値が正しく
ない場合や画像転送の異常状態を早期に発見して異常画
像の出力を防止することができる。
【図１】本発明に係る画像処理装置の一実施形態として
デジタル複写機を示すブロック図である。
デジタル複写機を示すブロック図である。
【図２】図１のデジタル複写機を２台、ケーブルを介し
て接続した画像処理システムを示すブロック図である。
て接続した画像処理システムを示すブロック図である。
【図３】図１のＩＰＵから出力される画像データの同期
信号を示すタイミングチャートである。
信号を示すタイミングチャートである。
【図４】原稿を示す説明図である。
【図５】図１の記憶部を詳細に示すブロック図である。
【図６】図５のメモリ制御部を詳細に示すブロック図で
ある。
ある。
【図７】図６のメモリ制御部による書き込み、読み出し
時の処理を説明するためのタイミングチャートである。
時の処理を説明するためのタイミングチャートである。
４０ メモリ制御部 ４１ 画像メモリ ４２ 画素同期信号発生部 ４３ ライン同期信号発生部 ４４ 入力ライン同期信号計数部 ４５，４６ セレクタ ４８ 出力ライン同期信号計数部
Claims (4)
- 【請求項１】 プロッタの書き込み周期に同期してスキ
ャナにより原稿画像を読み取り、読み取りデータを前記
プロッタに転送する画像処理装置において、 外部から転送される画像データを記憶するための画像メ
モリと、 外部から転送されて前記画像メモリに書き込まれる画像
データの入力ライン数を計数する入力ライン数計数手段
と、 外部から転送される画像データを前記画像メモリに書き
込むと共に、前記入力ライン数計数手段による計数値が
所定値に達した時に前記画像メモリに書き込まれた画像
データの読み出しを開始して前記プロッタに対してその
書き込み周期に同期して転送するメモリ制御手段と、を
備えたことを特徴とする画像処理装置。 - 【請求項２】 前記所定値は、同一機種の画像形成装置
のポリゴンモータのばらつきに応じて予め設定されてい
ることを特徴とする請求項１記載の画像処理装置。 - 【請求項３】 前記所定値は、任意に設定及び変更可能
であることを特徴とする請求項１または２記載の画像処
理装置。 - 【請求項４】 前記画像メモリから読み出される画像デ
ータの出力ライン数を計数する出力ライン数計数手段を
更に備え、前記メモリ制御手段は前記入力ライン数計数
手段及び出力ライン数計数手段の各計数値を比較して近
接又は等しくなった時にエラー信号を出力することを特
徴とする請求項１ないし３のいずれか１に記載の画像処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02348198A JP3652097B2 (ja) | 1998-02-04 | 1998-02-04 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02348198A JP3652097B2 (ja) | 1998-02-04 | 1998-02-04 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11225250A true JPH11225250A (ja) | 1999-08-17 |
| JP3652097B2 JP3652097B2 (ja) | 2005-05-25 |
Family
ID=12111729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02348198A Expired - Fee Related JP3652097B2 (ja) | 1998-02-04 | 1998-02-04 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3652097B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008046696A (ja) * | 2006-08-11 | 2008-02-28 | Matsushita Electric Works Ltd | 画像処理装置 |
-
1998
- 1998-02-04 JP JP02348198A patent/JP3652097B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008046696A (ja) * | 2006-08-11 | 2008-02-28 | Matsushita Electric Works Ltd | 画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3652097B2 (ja) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5040031A (en) | Image processing apparatus which can control output to multiple devices to accommodate differing operating timing of those devices | |
| US6449064B1 (en) | Method and apparatus for image formation that can handle simultaneously input data without causing a delay | |
| JPH08181840A (ja) | 画像記録装置 | |
| JP2004230629A (ja) | 画像形成装置 | |
| JP2653055B2 (ja) | デジタルカラー複写機 | |
| US5959743A (en) | Image processing apparatus with image overlaying function | |
| JP3652097B2 (ja) | 画像処理装置 | |
| JP3534148B2 (ja) | 画像処理システム | |
| US5790164A (en) | Image scanning and writing apparatus which uses different synchronizing signals for scanning and writing | |
| US6256106B1 (en) | Two-way image processing system and image forming apparatus in such a system | |
| JP3538315B2 (ja) | 画像形成装置及び双方向画像処理システム並びに双方向画像処理方法 | |
| JP3638168B2 (ja) | 画像データ記憶装置 | |
| JP3797833B2 (ja) | 画像処理装置 | |
| JP2000069257A (ja) | 画像処理装置 | |
| JP2004040823A (ja) | 画像処理システム | |
| JPH11146159A (ja) | 画像形成装置 | |
| JPH0983696A (ja) | デジタル複写機 | |
| JP3052618B2 (ja) | デジタル複写機 | |
| JPH08340423A (ja) | デジタル画像形成装置 | |
| JP2003196154A (ja) | Ｆｉｆｏメモリ回路及びその制御方法並びに画像形成装置 | |
| JP2006157977A (ja) | 画像処理装置 | |
| JP2000216966A (ja) | 画像処理装置 | |
| JP2002135544A (ja) | 画像処理装置 | |
| JPH10322531A (ja) | 画像形成装置 | |
| JPH09146828A (ja) | メモリ制御装置およびメモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |