JP3652097B2 - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP3652097B2 JP3652097B2 JP02348198A JP2348198A JP3652097B2 JP 3652097 B2 JP3652097 B2 JP 3652097B2 JP 02348198 A JP02348198 A JP 02348198A JP 2348198 A JP2348198 A JP 2348198A JP 3652097 B2 JP3652097 B2 JP 3652097B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- unit
- memory
- image data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Facsimiles In General (AREA)
- Facsimile Scanning Arrangements (AREA)
- Storing Facsimile Image Data (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、２台の複写機を連結して画像出力を行うための画像処理装置に関する。
【０００２】
【従来の技術】
近年、複写機のデジタル化が進むと共に、画像メモリを利用した画像の加工、編集が盛んに行われている。例えば画像メモリの読み出し時のアドレスを制御することにより画像を回転したり、イメージリピートすることができ、また、書き込み時のアドレスを制御することにより複数枚の原稿を合成して１枚の転写紙にコピーすることができる。このような機能を実現するために、デジタル複写機は少なくとも原稿１枚分の容量の画像メモリを持っていることが一般的である。
【０００３】
また、近年のデジタル複写機は様々な機能の複合化が進み、例えば特開平７−３２１９７６号公報に示すように２台以上のデジタル複写機をケーブルを介して接続し、一方がコピー中に他方が使用中でなければ、画像データを一方から他方に転送して空きの複写機からコピー出力を行うことにより、生産性を向上させる連結機能が知られている。
【０００４】
【発明が解決しようとする課題】
ところで、従来の連結機能によりコピーを行う場合には、受信側の複写機はコピーの一部目についてコピー出力を行わずに一旦受信画像をメモリに蓄積し、送信側の複写機が２部目をコピー出力するタイミングで画像メモリ内の一部目をコピー出力するのが一般的である。
【０００５】
その理由は、デジタル複写機が通常、プロッタの書き込み周期（電子写真プロセスにおいて半導体レーザの出射光をポリゴンミラーにより偏向する構成では、ポリゴンモータの回転により変化するポリゴンモータ同期信号）に同期させて、スキャナにより原稿を読み取り、この読み取った画像データをラスタ形式でその後段の画像処理部、プロッタに転送するので、２台のプロッタが存在する上記の連結動作時には、２台の複写機の各書き込み周期が同じ機種であっても実際には微妙に異なることから、一方のスキャナにより読み取られた画像データを両方のプロッタによりリアルタイムで出力することができないからである。なお、上記の書き込み周期の違いは、電子写真プロセスにおいて半導体レーザの出射光をポリゴンミラーにより偏向する構成では、ポリゴンモータの回転のばらつきに依る。
【０００６】
本発明は上記従来例の問題点に鑑み、２台の複写機を接続して画像データを一方から他方に転送して空きの複写機からコピー出力を行う場合に、見かけ上リアルタイムで出力して生産性を向上させることができる画像処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明は、原稿画像をスキャナで読み取り、この読み取った信号に対してシェーディング補正を含む画像処理を行って画像信号を出力する読み取り部と、前記画像信号を記憶する画像メモリ、前記画像メモリを制御するメモリ制御部を有する記憶部と、前記画像信号を受け入れるレーザダイオードやポリゴンモータを含む書き込み部、感光体、現像装置、転写装置、給紙装置を有する像形成部と、外部から転送されてくる画像データを前記画像メモリに記憶するための前記画像データと前記画像信号を切り替えるセレクタ部と、を備えた画像処理装置であって、外部から転送されてくる画像データは同一機種の画像形成装置からのデータであり、前記記憶部は、前記同一機種の画像形成装置からの画像データの入力ライン数を計数する入力ライン数計数手段をさらに有し、前記記憶部内のメモリ制御部は、前記入力ライン数計数手段による入力ラインの計数値が所定値に達したときに、前記画像メモリに書き込まれた画像データの読み出しを開始し、前記像形成部に対してその書き込み周期に同期して転送し、前記所定値は、前記同一機種の画像形成装置のポリゴンモータの回転ばらつきに応じて予め設定される変更可能な値であり、前記同一機種の画像形成装置のスキャナで読み取られた画像データが原稿のスキャン途中で転送されてきた場合に、見かけ上リアルタイムで当該画像処理装置において像形成されることを特徴とする。
【００１０】
また、本発明は、前記画像処理装置において、前記記憶部は、前記画像メモリから読み出される画像データの出力ライン数を計数する出力ライン数計数手段をさらに有し、前記メモリ制御部は、前記入力ライン数計数手段と前記出力ライン数計数手段の各計数値を比較して近接又は等しくなった時にエラー信号を出力することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図１は本発明に係る画像処理装置の一実施形態としてデジタル複写機を示すブロック図、図２は図１のデジタル複写機を２台、ケーブルを介して接続した画像処理システムを示すブロック図、図３は図１のＩＰＵから出力される画像データの同期信号を示すタイミングチャート、図４は原稿を示す説明図、図５は図１の記憶部を詳細に示すブロック図、図６は図５のメモリ制御部を詳細に示すブロック図、図７は図６のメモリ制御部による書き込み、読み出し時の処理を説明するためのタイミングチャートである。
【００１２】
図１に示す読み取り部１では、原稿台２上の原稿３を露光ランプ４により照明し、その反射光を反射ミラー５によりＣＣＤイメージセンサ６に導き、ＣＣＤイメージセンサ６により光電変換して光の強弱に応じた電気信号に変換する。ＩＰＵ（イメージプロセシングユニット）７ではこの電気信号に対してシェーディング補正等の処理を行って８ビットのデジタル信号にＡ／Ｄ変換し、更に変倍処理、ディザ処理等の画像処理を行い、この画像信号を同期信号と共にセレクタ９を介して記憶部３２または像形成部１０内の書き込み部１３に送る。スキャナ制御部８は以上のような読み取り部１のプロセスを実行するために各種センサの検知、駆動モータ等の制御を行い、また、ＩＰＵ７に対して各種パラメータを設定する。
【００１３】
像形成部１０では、一定の速度で時計回り方向に回転する感光体１１の表面が帯電チャージャ１２により一様に帯電され、次いで書き込み部１３により画像データに応じて変調されたレーザ光により感光体１１の表面に潜像が形成される。次いでこの潜像が現像装置１４によりトナーで現像され、次いでこのトナー像が転写チャージャ１５により転写紙に転写される。次いで感光体１１の表面はクリーニング装置１６により残存トナーが除去され、次いで除電チャージャ１７により残存電荷が除去される。書き込み部１３は図示省略されているが、レーザダイオード、ポリゴンミラー、ポリゴンモータ、ｆθレンズ、同期検知素子等の公知のレーザ書き込み系により構成されている。
【００１４】
給紙トレイ１８に予めセットされている転写紙は、給紙コロ１９により給紙され、次いでレジストローラ２０により感光体１１上のトナー像に一致するように搬送される。この転写紙は転写チャージャ１５によりトナー像が転写された後、分離チャージャ２１により感光体１１から分離され、次いでトナー像が定着装置２２により定着され、次いで排紙コロ２３により排紙トレイ２４上に排出される。プロッタ制御部８は以上のような像形成部１０のプロセスを実行するために各種センサの検知、駆動モータ等の制御を行う。
【００１５】
また、この複写機はシステム制御部３０と、操作部３１と、記憶部３２と連結送受信部３３を有し、システム制御部３０への指示はオペレータが操作部３１に対してキー入力を行うことにより行われる。システム制御部３０は操作部３１の入力状態を検知し、読み取り部１内のスキャナ制御部８、記憶部３２、像形成部１０内のプロッタ制御部８に対して各種パラメータを設定したり、プロセス実行指示を行い、また、システム全体の状態を操作部３１に表示させる。
【００１６】
記憶部３２は通常は、ＩＰＵ７からセレクタ部９を介して入力する１原稿分の画像データを記憶することによりリピートコピー、回転コピー等の複写アプリケーションに使用される。セレクタ部９はシステム制御部３０からの指示に基づいて、像形成部１０が画像形成を行うソースを読み取り部１又は記憶部３２に切り替えたり、記憶部３２が記憶する画像データのソースを読み取り部１又は連結送受信部３３に切り替える。連結送受信部３３は連結転送ケーブル３４を駆動するドライバにより構成され、例えば図２に示すように２台の複写機（Ａ機、Ｂ機）の連結送受信部３３が連結転送ケーブル３４を介して接続される。
【００１７】
ＩＰＵ７から出力される画像データは図３に示すような各種同期信号に同期している。フレームゲート信号（／ＦＧＡＴＥ）は、画像エリアの副走査方向の画像有効範囲を示す信号であり、ローレベルの間画像データが有効（ローアクティブ）になる。また、このフレームゲート信号（／ＦＧＡＴＥ）はライン同期信号（／ＬＳＹＮＣ）の立ち上がりでアサート、ネゲートされる。ライン同期信号（／ＬＳＹＮＣ）が画素クロック（ＰＣＬＫ）の立ち上がりエッジから所定の数の画素クロック（ＰＣＬＫ）だけアサートされ、信号（／ＬＳＹＮＣ）の立ち上がり後、所定クロック後に画像データの主走査方向が有効になる。
【００１８】
ＩＰＵ７から送られてくる画像データは、画素クロック（ＰＣＬＫ）の１周期に対して１つであり、図４において矢印で示すコーナから主、副走査方向に４００ｄｐｉ相当で分割されたデータである。画像データは矢印で示すコーナを先頭にしてラスタ形式のデータとして送出され、また、画像データの副走査方向の有効範囲は、通常、転写紙のサイズにより決まる。
【００１９】
次に、図５を参照して記憶部３２の構成を詳細に説明する。画像メモリ４１は画像データを記憶するためにＤＲＡＭ等の記憶素子により構成され、メモリ制御部４０により書き込み、読み出しが制御される。画像メモリ４１は通常４Ｍバイトであるが、増設することにより複数枚の原稿分の画像データを蓄積することができる。画素同期信号発生部４２は発振回路により構成され、所定周波数の画素クロックをセレクタ４５に出力する。
【００２０】
ライン同期信号発生部４３はＴＴＬ等のロジック回路により構成され、像形成部１０の書き込み部１３におけるポリゴンモータの同期信号に基づいてライン同期信号を生成してセレクタ４６に出力する。入力ライン同期信号計数部４４はＴＴＬ等のカウンタロジック回路により構成され、外部から入力するライン同期信号の間隔をサンプリングする。また、出力ライン同期信号計数部４８はＴＴＬ等のカウンタロジック回路により構成され、外部に出力されるライン同期信号の間隔をサンプリングする。この入力ライン同期信号計数部４４と出力ライン同期信号計数部４８の各計数値は、メモリ制御部４０内のＭＰＵ５０によりＣＰＵバスを介して読み出される。
【００２１】
セレクタ４５はＴＴＬゲートにより構成され、メモリ制御部４０の制御に基づいて画素同期信号発生部４２から又は外部から入力する画素同期信号を選択する。セレクタ４６も同様にＴＴＬゲートにより構成され、メモリ制御部４０の制御に基づいてライン同期信号発生部４３から又は外部から入力するライン同期信号を選択する。
【００２２】
次に、図６、図７を参照してメモリ制御部４０の構成と処理を詳細に説明する。メモリ制御部４０はＭＰＵ５０及びロジックから成る各機能ブロック５１〜５７により構成されている。ＭＰＵ５０はシステム制御部３０との間を通信を行い、システム制御部３０からの受信コマンドに応じた動作設定を各ブロックに対して行い、また、システム制御部３０に記憶部３２の状態を知らせるためにステータス情報を送信する。
【００２３】
入力データ処理部５１は１ビットの入力画像データを入力画像同期信号と共に取り込み、８ビットのデータ幅にパッキングしてパラレルで画像データバス５８に出力する。入力データ処理部５１はまた、入力クロックと内部の動作クロックが異なるので、入力画像データを内部の動作クロックに同期させる。出力データ処理部５２は入力データ処理部５１とは逆に、画像データバス５８から８ビット幅で画像データを取り込み、パラレル→シリアル変換して１ビットの出力画像データとして出力画像同期信号と共に出力する。出力データ処理部５２はまた、出力クロックと内部の動作クロックが異なるので、出力画像データを出力クロックに同期させる。
【００２４】
アービタ５３は入力データ処理部５１と出力データ処理部５２からそれぞれ出力される入力メモリアクセス要求信号と出力メモリアクセス要求信号に対して調停を行い、入力データ処理部５１及び出力データ処理部５２と入力画像アドレスカウンタ５４及び出力画像アドレスカウンタ５５に対してそれぞれ入力メモリアクセス許可信号と出力メモリアクセス許可信号を出力する。アービタ５３はまた、アドレスセレクタ５６に対して入力画像アドレスカウンタ５４又は出力画像アドレスカウンタ５５のアドレスを選択する信号を出力し、また、アクセス制御回路５７に対してアクセス許可信号を出力する。
【００２５】
入力画像アドレスカウンタ５４と出力画像アドレスカウンタ５５は共に同じ構成であり、それぞれアービタ５３からの入力メモリアクセス許可信号と出力メモリアクセス許可信号によりカウントアップする。アドレスセレクタ５６はアービタ５３からの選択信号に基づいてリードアドレス又はライトアドレスを選択し、選択したアドレスを画像メモリ（ＤＲＡＭ）４１に対するローアドレスとコラムアドレスに分割して１１ビットの画像アドレスバス及び制御信号線５９上に出力する。アクセス制御回路５７はアービタ５３からのアクセス許可信号によりＤＲＡＭ制御信号（ＲＡＳ、ＣＡＳ、ＷＥ信号）を画像アドレスバス及び制御信号線５９に出力する。
【００２６】
図２においてＡ機を送信側、Ｂ機を受信側として説明する。例えばＡ機においてコピーを１０枚とり、Ｂ機が使用されていない場合、Ａ機のシステム制御部３０からＢ機のシステム制御部３０に対して画像転送及び画像コピー出力の要求信号を送信し、Ｂ機はこれに応答してＡ機に許可を返す。このとき、Ａ機はＢ機に送出する主、副走査方向の画像サイズを送信する。
【００２７】
次いで、Ａ機では原稿台２上の原稿３がスキャンされてその画像データが像形成部１０に送られてリアルタイムで像形成が行われ、また、２枚目以降の画像データが記憶部３２内の画像メモリ４１に記憶された後に連結送受信部３３及びケーブル３４を介してＢ機に転送される。Ｂ機の記憶部３２では、システム制御部３０が画像入力コマンドを受けた後、入力データ処理部５１がＡ機から転送された画像データに対して入力メモリアクセス要求信号を発生することにより、画像メモリ４１に対する画像データの記憶が開始する。
【００２８】
図７はメモリ制御部４０における入力処理と出力処理を示している。入力処理開始から入力ライン同期信号が入力ライン信号計数部４４により計数され、所定数を計数されたことがＭＰＵ５０により確認されると、画像の出力処理が開始される。なお、画像出力コマンドは予めシステム制御部３０から記憶部３２に発行される。また、上記の所定数は予め、Ａ機、Ｂ機が同一機種のデジタル複写機の場合にはポリゴンモータの回転ばらつきのワーストケースに基づいて算出されてＭＰＵ５０に設定されている。なお、図７に示す例ではこの所定数は５ラインに設定されている。すなわち、画像メモリ４１からの読み出しアドレスｍが書き込みアドレスｎを追い越さないことが必要であるが、この所定数を計数するためにかかる時間は、数十ｍｓｅｃのオーダで画像全体の入出力にかかる時間と比較すると無視できる時間であり、操作者にとっては殆どリアルタイムで画像出力が行われる。
【００２９】
また、メモリ４２へのアクセスについては図７に示すように、アクセス制御回路５７を動作させるためのクロックは、入力メモリアクセス要求信号の発生時間と、入力メモリアクセス要求信号の発生サイクル時間の半分の時間で済むように設定されている。このため、時分割でメモリ４２の読み出しと書き込みを行うことにより、記憶部３２としては画像の入力と出力を並行して行うことができる。
【００３０】
また、本発明では、システムに応じて入力ライン計数数と比較する値がプログラマブルに変更可能に構成されている。したがって、複数種類のスキャナの異なる読み取り速度を相互通信により認識することにより、１台のプロッタがライン周波数が異なる複数種類のスキャナに対応することができるので、一方の複写機のスキャナが読み取った原稿画像のコピーを他方の複写機のプロッタにより見かけ上リアルタイムで行うことができ、したがって、生産性を向上させることができる。
【００３１】
また、本発明では、図５に示すように出力部にも出力ライン同期信号計数部４８が設けられ、ＭＰＵ５０が入力ライン同期信号計数部４４による計数値と出力ライン同期信号計数部４８による計数値を比較して、近接又は等しくなるとエラー信号を出力する。したがって、設定値が正しくない場合や、画像転送の異常状態を早期に発見して異常画像の出力を防止し、信頼性を高めることができる。
【００３２】
【発明の効果】
以上説明したように本発明によれば、外部から転送されて画像メモリに書き込まれる画像データの入力ライン数を計数し、この計数値が所定値に達した時に画像データの読み出しを開始してプロッタに対してその書き込み周期に同期して転送するようにしたので、２台の複写機を接続して画像データを一方から他方に転送して空きの複写機からコピー出力を行う場合に、見かけ上リアルタイムで出力して生産性を向上させることができる。
【００３３】
また、前記所定値が、同一機種の画像形成装置のポリゴンモータのばらつきに応じて予め設定されているので、同一機種の画像形成装置を接続して画像データを一方から他方に転送して空きの複写機からコピー出力を行う場合に、見かけ上リアルタイムで出力して生産性を向上させることができる。
【００３４】
また、前記所定値が、任意に設定及び変更可能であるので、２台の複写機の書き込み周期のばらつきに対応することができる。
【００３５】
また、本発明によれば、画像メモリに書き込まれる入力ライン数と画像メモリから読み出される出力ライン数の各計数値を比較して近接又は等しくなった時にエラー信号を出力するので、設定値が正しくない場合や画像転送の異常状態を早期に発見して異常画像の出力を防止することができる。
【図面の簡単な説明】
【図１】本発明に係る画像処理装置の一実施形態としてデジタル複写機を示すブロック図である。
【図２】図１のデジタル複写機を２台、ケーブルを介して接続した画像処理システムを示すブロック図である。
【図３】図１のＩＰＵから出力される画像データの同期信号を示すタイミングチャートである。
【図４】原稿を示す説明図である。
【図５】図１の記憶部を詳細に示すブロック図である。
【図６】図５のメモリ制御部を詳細に示すブロック図である。
【図７】図６のメモリ制御部による書き込み、読み出し時の処理を説明するためのタイミングチャートである。
【符号の説明】
４０ メモリ制御部
４１ 画像メモリ
４２ 画素同期信号発生部
４３ ライン同期信号発生部
４４ 入力ライン同期信号計数部
４５，４６ セレクタ
４８ 出力ライン同期信号計数部
【発明の属する技術分野】
本発明は、２台の複写機を連結して画像出力を行うための画像処理装置に関する。
【０００２】
【従来の技術】
近年、複写機のデジタル化が進むと共に、画像メモリを利用した画像の加工、編集が盛んに行われている。例えば画像メモリの読み出し時のアドレスを制御することにより画像を回転したり、イメージリピートすることができ、また、書き込み時のアドレスを制御することにより複数枚の原稿を合成して１枚の転写紙にコピーすることができる。このような機能を実現するために、デジタル複写機は少なくとも原稿１枚分の容量の画像メモリを持っていることが一般的である。
【０００３】
また、近年のデジタル複写機は様々な機能の複合化が進み、例えば特開平７−３２１９７６号公報に示すように２台以上のデジタル複写機をケーブルを介して接続し、一方がコピー中に他方が使用中でなければ、画像データを一方から他方に転送して空きの複写機からコピー出力を行うことにより、生産性を向上させる連結機能が知られている。
【０００４】
【発明が解決しようとする課題】
ところで、従来の連結機能によりコピーを行う場合には、受信側の複写機はコピーの一部目についてコピー出力を行わずに一旦受信画像をメモリに蓄積し、送信側の複写機が２部目をコピー出力するタイミングで画像メモリ内の一部目をコピー出力するのが一般的である。
【０００５】
その理由は、デジタル複写機が通常、プロッタの書き込み周期（電子写真プロセスにおいて半導体レーザの出射光をポリゴンミラーにより偏向する構成では、ポリゴンモータの回転により変化するポリゴンモータ同期信号）に同期させて、スキャナにより原稿を読み取り、この読み取った画像データをラスタ形式でその後段の画像処理部、プロッタに転送するので、２台のプロッタが存在する上記の連結動作時には、２台の複写機の各書き込み周期が同じ機種であっても実際には微妙に異なることから、一方のスキャナにより読み取られた画像データを両方のプロッタによりリアルタイムで出力することができないからである。なお、上記の書き込み周期の違いは、電子写真プロセスにおいて半導体レーザの出射光をポリゴンミラーにより偏向する構成では、ポリゴンモータの回転のばらつきに依る。
【０００６】
本発明は上記従来例の問題点に鑑み、２台の複写機を接続して画像データを一方から他方に転送して空きの複写機からコピー出力を行う場合に、見かけ上リアルタイムで出力して生産性を向上させることができる画像処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明は、原稿画像をスキャナで読み取り、この読み取った信号に対してシェーディング補正を含む画像処理を行って画像信号を出力する読み取り部と、前記画像信号を記憶する画像メモリ、前記画像メモリを制御するメモリ制御部を有する記憶部と、前記画像信号を受け入れるレーザダイオードやポリゴンモータを含む書き込み部、感光体、現像装置、転写装置、給紙装置を有する像形成部と、外部から転送されてくる画像データを前記画像メモリに記憶するための前記画像データと前記画像信号を切り替えるセレクタ部と、を備えた画像処理装置であって、外部から転送されてくる画像データは同一機種の画像形成装置からのデータであり、前記記憶部は、前記同一機種の画像形成装置からの画像データの入力ライン数を計数する入力ライン数計数手段をさらに有し、前記記憶部内のメモリ制御部は、前記入力ライン数計数手段による入力ラインの計数値が所定値に達したときに、前記画像メモリに書き込まれた画像データの読み出しを開始し、前記像形成部に対してその書き込み周期に同期して転送し、前記所定値は、前記同一機種の画像形成装置のポリゴンモータの回転ばらつきに応じて予め設定される変更可能な値であり、前記同一機種の画像形成装置のスキャナで読み取られた画像データが原稿のスキャン途中で転送されてきた場合に、見かけ上リアルタイムで当該画像処理装置において像形成されることを特徴とする。
【００１０】
また、本発明は、前記画像処理装置において、前記記憶部は、前記画像メモリから読み出される画像データの出力ライン数を計数する出力ライン数計数手段をさらに有し、前記メモリ制御部は、前記入力ライン数計数手段と前記出力ライン数計数手段の各計数値を比較して近接又は等しくなった時にエラー信号を出力することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図１は本発明に係る画像処理装置の一実施形態としてデジタル複写機を示すブロック図、図２は図１のデジタル複写機を２台、ケーブルを介して接続した画像処理システムを示すブロック図、図３は図１のＩＰＵから出力される画像データの同期信号を示すタイミングチャート、図４は原稿を示す説明図、図５は図１の記憶部を詳細に示すブロック図、図６は図５のメモリ制御部を詳細に示すブロック図、図７は図６のメモリ制御部による書き込み、読み出し時の処理を説明するためのタイミングチャートである。
【００１２】
図１に示す読み取り部１では、原稿台２上の原稿３を露光ランプ４により照明し、その反射光を反射ミラー５によりＣＣＤイメージセンサ６に導き、ＣＣＤイメージセンサ６により光電変換して光の強弱に応じた電気信号に変換する。ＩＰＵ（イメージプロセシングユニット）７ではこの電気信号に対してシェーディング補正等の処理を行って８ビットのデジタル信号にＡ／Ｄ変換し、更に変倍処理、ディザ処理等の画像処理を行い、この画像信号を同期信号と共にセレクタ９を介して記憶部３２または像形成部１０内の書き込み部１３に送る。スキャナ制御部８は以上のような読み取り部１のプロセスを実行するために各種センサの検知、駆動モータ等の制御を行い、また、ＩＰＵ７に対して各種パラメータを設定する。
【００１３】
像形成部１０では、一定の速度で時計回り方向に回転する感光体１１の表面が帯電チャージャ１２により一様に帯電され、次いで書き込み部１３により画像データに応じて変調されたレーザ光により感光体１１の表面に潜像が形成される。次いでこの潜像が現像装置１４によりトナーで現像され、次いでこのトナー像が転写チャージャ１５により転写紙に転写される。次いで感光体１１の表面はクリーニング装置１６により残存トナーが除去され、次いで除電チャージャ１７により残存電荷が除去される。書き込み部１３は図示省略されているが、レーザダイオード、ポリゴンミラー、ポリゴンモータ、ｆθレンズ、同期検知素子等の公知のレーザ書き込み系により構成されている。
【００１４】
給紙トレイ１８に予めセットされている転写紙は、給紙コロ１９により給紙され、次いでレジストローラ２０により感光体１１上のトナー像に一致するように搬送される。この転写紙は転写チャージャ１５によりトナー像が転写された後、分離チャージャ２１により感光体１１から分離され、次いでトナー像が定着装置２２により定着され、次いで排紙コロ２３により排紙トレイ２４上に排出される。プロッタ制御部８は以上のような像形成部１０のプロセスを実行するために各種センサの検知、駆動モータ等の制御を行う。
【００１５】
また、この複写機はシステム制御部３０と、操作部３１と、記憶部３２と連結送受信部３３を有し、システム制御部３０への指示はオペレータが操作部３１に対してキー入力を行うことにより行われる。システム制御部３０は操作部３１の入力状態を検知し、読み取り部１内のスキャナ制御部８、記憶部３２、像形成部１０内のプロッタ制御部８に対して各種パラメータを設定したり、プロセス実行指示を行い、また、システム全体の状態を操作部３１に表示させる。
【００１６】
記憶部３２は通常は、ＩＰＵ７からセレクタ部９を介して入力する１原稿分の画像データを記憶することによりリピートコピー、回転コピー等の複写アプリケーションに使用される。セレクタ部９はシステム制御部３０からの指示に基づいて、像形成部１０が画像形成を行うソースを読み取り部１又は記憶部３２に切り替えたり、記憶部３２が記憶する画像データのソースを読み取り部１又は連結送受信部３３に切り替える。連結送受信部３３は連結転送ケーブル３４を駆動するドライバにより構成され、例えば図２に示すように２台の複写機（Ａ機、Ｂ機）の連結送受信部３３が連結転送ケーブル３４を介して接続される。
【００１７】
ＩＰＵ７から出力される画像データは図３に示すような各種同期信号に同期している。フレームゲート信号（／ＦＧＡＴＥ）は、画像エリアの副走査方向の画像有効範囲を示す信号であり、ローレベルの間画像データが有効（ローアクティブ）になる。また、このフレームゲート信号（／ＦＧＡＴＥ）はライン同期信号（／ＬＳＹＮＣ）の立ち上がりでアサート、ネゲートされる。ライン同期信号（／ＬＳＹＮＣ）が画素クロック（ＰＣＬＫ）の立ち上がりエッジから所定の数の画素クロック（ＰＣＬＫ）だけアサートされ、信号（／ＬＳＹＮＣ）の立ち上がり後、所定クロック後に画像データの主走査方向が有効になる。
【００１８】
ＩＰＵ７から送られてくる画像データは、画素クロック（ＰＣＬＫ）の１周期に対して１つであり、図４において矢印で示すコーナから主、副走査方向に４００ｄｐｉ相当で分割されたデータである。画像データは矢印で示すコーナを先頭にしてラスタ形式のデータとして送出され、また、画像データの副走査方向の有効範囲は、通常、転写紙のサイズにより決まる。
【００１９】
次に、図５を参照して記憶部３２の構成を詳細に説明する。画像メモリ４１は画像データを記憶するためにＤＲＡＭ等の記憶素子により構成され、メモリ制御部４０により書き込み、読み出しが制御される。画像メモリ４１は通常４Ｍバイトであるが、増設することにより複数枚の原稿分の画像データを蓄積することができる。画素同期信号発生部４２は発振回路により構成され、所定周波数の画素クロックをセレクタ４５に出力する。
【００２０】
ライン同期信号発生部４３はＴＴＬ等のロジック回路により構成され、像形成部１０の書き込み部１３におけるポリゴンモータの同期信号に基づいてライン同期信号を生成してセレクタ４６に出力する。入力ライン同期信号計数部４４はＴＴＬ等のカウンタロジック回路により構成され、外部から入力するライン同期信号の間隔をサンプリングする。また、出力ライン同期信号計数部４８はＴＴＬ等のカウンタロジック回路により構成され、外部に出力されるライン同期信号の間隔をサンプリングする。この入力ライン同期信号計数部４４と出力ライン同期信号計数部４８の各計数値は、メモリ制御部４０内のＭＰＵ５０によりＣＰＵバスを介して読み出される。
【００２１】
セレクタ４５はＴＴＬゲートにより構成され、メモリ制御部４０の制御に基づいて画素同期信号発生部４２から又は外部から入力する画素同期信号を選択する。セレクタ４６も同様にＴＴＬゲートにより構成され、メモリ制御部４０の制御に基づいてライン同期信号発生部４３から又は外部から入力するライン同期信号を選択する。
【００２２】
次に、図６、図７を参照してメモリ制御部４０の構成と処理を詳細に説明する。メモリ制御部４０はＭＰＵ５０及びロジックから成る各機能ブロック５１〜５７により構成されている。ＭＰＵ５０はシステム制御部３０との間を通信を行い、システム制御部３０からの受信コマンドに応じた動作設定を各ブロックに対して行い、また、システム制御部３０に記憶部３２の状態を知らせるためにステータス情報を送信する。
【００２３】
入力データ処理部５１は１ビットの入力画像データを入力画像同期信号と共に取り込み、８ビットのデータ幅にパッキングしてパラレルで画像データバス５８に出力する。入力データ処理部５１はまた、入力クロックと内部の動作クロックが異なるので、入力画像データを内部の動作クロックに同期させる。出力データ処理部５２は入力データ処理部５１とは逆に、画像データバス５８から８ビット幅で画像データを取り込み、パラレル→シリアル変換して１ビットの出力画像データとして出力画像同期信号と共に出力する。出力データ処理部５２はまた、出力クロックと内部の動作クロックが異なるので、出力画像データを出力クロックに同期させる。
【００２４】
アービタ５３は入力データ処理部５１と出力データ処理部５２からそれぞれ出力される入力メモリアクセス要求信号と出力メモリアクセス要求信号に対して調停を行い、入力データ処理部５１及び出力データ処理部５２と入力画像アドレスカウンタ５４及び出力画像アドレスカウンタ５５に対してそれぞれ入力メモリアクセス許可信号と出力メモリアクセス許可信号を出力する。アービタ５３はまた、アドレスセレクタ５６に対して入力画像アドレスカウンタ５４又は出力画像アドレスカウンタ５５のアドレスを選択する信号を出力し、また、アクセス制御回路５７に対してアクセス許可信号を出力する。
【００２５】
入力画像アドレスカウンタ５４と出力画像アドレスカウンタ５５は共に同じ構成であり、それぞれアービタ５３からの入力メモリアクセス許可信号と出力メモリアクセス許可信号によりカウントアップする。アドレスセレクタ５６はアービタ５３からの選択信号に基づいてリードアドレス又はライトアドレスを選択し、選択したアドレスを画像メモリ（ＤＲＡＭ）４１に対するローアドレスとコラムアドレスに分割して１１ビットの画像アドレスバス及び制御信号線５９上に出力する。アクセス制御回路５７はアービタ５３からのアクセス許可信号によりＤＲＡＭ制御信号（ＲＡＳ、ＣＡＳ、ＷＥ信号）を画像アドレスバス及び制御信号線５９に出力する。
【００２６】
図２においてＡ機を送信側、Ｂ機を受信側として説明する。例えばＡ機においてコピーを１０枚とり、Ｂ機が使用されていない場合、Ａ機のシステム制御部３０からＢ機のシステム制御部３０に対して画像転送及び画像コピー出力の要求信号を送信し、Ｂ機はこれに応答してＡ機に許可を返す。このとき、Ａ機はＢ機に送出する主、副走査方向の画像サイズを送信する。
【００２７】
次いで、Ａ機では原稿台２上の原稿３がスキャンされてその画像データが像形成部１０に送られてリアルタイムで像形成が行われ、また、２枚目以降の画像データが記憶部３２内の画像メモリ４１に記憶された後に連結送受信部３３及びケーブル３４を介してＢ機に転送される。Ｂ機の記憶部３２では、システム制御部３０が画像入力コマンドを受けた後、入力データ処理部５１がＡ機から転送された画像データに対して入力メモリアクセス要求信号を発生することにより、画像メモリ４１に対する画像データの記憶が開始する。
【００２８】
図７はメモリ制御部４０における入力処理と出力処理を示している。入力処理開始から入力ライン同期信号が入力ライン信号計数部４４により計数され、所定数を計数されたことがＭＰＵ５０により確認されると、画像の出力処理が開始される。なお、画像出力コマンドは予めシステム制御部３０から記憶部３２に発行される。また、上記の所定数は予め、Ａ機、Ｂ機が同一機種のデジタル複写機の場合にはポリゴンモータの回転ばらつきのワーストケースに基づいて算出されてＭＰＵ５０に設定されている。なお、図７に示す例ではこの所定数は５ラインに設定されている。すなわち、画像メモリ４１からの読み出しアドレスｍが書き込みアドレスｎを追い越さないことが必要であるが、この所定数を計数するためにかかる時間は、数十ｍｓｅｃのオーダで画像全体の入出力にかかる時間と比較すると無視できる時間であり、操作者にとっては殆どリアルタイムで画像出力が行われる。
【００２９】
また、メモリ４２へのアクセスについては図７に示すように、アクセス制御回路５７を動作させるためのクロックは、入力メモリアクセス要求信号の発生時間と、入力メモリアクセス要求信号の発生サイクル時間の半分の時間で済むように設定されている。このため、時分割でメモリ４２の読み出しと書き込みを行うことにより、記憶部３２としては画像の入力と出力を並行して行うことができる。
【００３０】
また、本発明では、システムに応じて入力ライン計数数と比較する値がプログラマブルに変更可能に構成されている。したがって、複数種類のスキャナの異なる読み取り速度を相互通信により認識することにより、１台のプロッタがライン周波数が異なる複数種類のスキャナに対応することができるので、一方の複写機のスキャナが読み取った原稿画像のコピーを他方の複写機のプロッタにより見かけ上リアルタイムで行うことができ、したがって、生産性を向上させることができる。
【００３１】
また、本発明では、図５に示すように出力部にも出力ライン同期信号計数部４８が設けられ、ＭＰＵ５０が入力ライン同期信号計数部４４による計数値と出力ライン同期信号計数部４８による計数値を比較して、近接又は等しくなるとエラー信号を出力する。したがって、設定値が正しくない場合や、画像転送の異常状態を早期に発見して異常画像の出力を防止し、信頼性を高めることができる。
【００３２】
【発明の効果】
以上説明したように本発明によれば、外部から転送されて画像メモリに書き込まれる画像データの入力ライン数を計数し、この計数値が所定値に達した時に画像データの読み出しを開始してプロッタに対してその書き込み周期に同期して転送するようにしたので、２台の複写機を接続して画像データを一方から他方に転送して空きの複写機からコピー出力を行う場合に、見かけ上リアルタイムで出力して生産性を向上させることができる。
【００３３】
また、前記所定値が、同一機種の画像形成装置のポリゴンモータのばらつきに応じて予め設定されているので、同一機種の画像形成装置を接続して画像データを一方から他方に転送して空きの複写機からコピー出力を行う場合に、見かけ上リアルタイムで出力して生産性を向上させることができる。
【００３４】
また、前記所定値が、任意に設定及び変更可能であるので、２台の複写機の書き込み周期のばらつきに対応することができる。
【００３５】
また、本発明によれば、画像メモリに書き込まれる入力ライン数と画像メモリから読み出される出力ライン数の各計数値を比較して近接又は等しくなった時にエラー信号を出力するので、設定値が正しくない場合や画像転送の異常状態を早期に発見して異常画像の出力を防止することができる。
【図面の簡単な説明】
【図１】本発明に係る画像処理装置の一実施形態としてデジタル複写機を示すブロック図である。
【図２】図１のデジタル複写機を２台、ケーブルを介して接続した画像処理システムを示すブロック図である。
【図３】図１のＩＰＵから出力される画像データの同期信号を示すタイミングチャートである。
【図４】原稿を示す説明図である。
【図５】図１の記憶部を詳細に示すブロック図である。
【図６】図５のメモリ制御部を詳細に示すブロック図である。
【図７】図６のメモリ制御部による書き込み、読み出し時の処理を説明するためのタイミングチャートである。
【符号の説明】
４０ メモリ制御部
４１ 画像メモリ
４２ 画素同期信号発生部
４３ ライン同期信号発生部
４４ 入力ライン同期信号計数部
４５，４６ セレクタ
４８ 出力ライン同期信号計数部
Claims (2)
- 原稿画像をスキャナで読み取り、この読み取った信号に対してシェーディング補正を含む画像処理を行って画像信号を出力する読み取り部と、
前記画像信号を記憶する画像メモリ、前記画像メモリを制御するメモリ制御部を有する記憶部と、
前記画像信号を受け入れるレーザダイオードやポリゴンモータを含む書き込み部、感光体、現像装置、転写装置、給紙装置を有する像形成部と、
外部から転送されてくる画像データを前記画像メモリに記憶するための前記画像データと前記画像信号を切り替えるセレクタ部と、を備えた画像処理装置であって、
外部から転送されてくる画像データは同一機種の画像形成装置からのデータであり、
前記記憶部は、前記同一機種の画像形成装置からの画像データの入力ライン数を計数する入力ライン数計数手段をさらに有し、
前記記憶部内のメモリ制御部は、前記入力ライン数計数手段による入力ラインの計数値が所定値に達したときに、前記画像メモリに書き込まれた画像データの読み出しを開始し、前記像形成部に対してその書き込み周期に同期して転送し、
前記所定値は、前記同一機種の画像形成装置のポリゴンモータの回転ばらつきに応じて予め設定される変更可能な値であり、
前記同一機種の画像形成装置のスキャナで読み取られた画像データが原稿のスキャン途中で転送されてきた場合に、見かけ上リアルタイムで当該画像処理装置において像形成される
ことを特徴とする画像処理装置。 - 請求項１に記載の画像処理装置において、
前記記憶部は、前記画像メモリから読み出される画像データの出力ライン数を計数する出力ライン数計数手段をさらに有し、
前記メモリ制御部は、前記入力ライン数計数手段と前記出力ライン数計数手段の各計数値を比較して近接又は等しくなった時にエラー信号を出力する
ことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02348198A JP3652097B2 (ja) | 1998-02-04 | 1998-02-04 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02348198A JP3652097B2 (ja) | 1998-02-04 | 1998-02-04 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11225250A JPH11225250A (ja) | 1999-08-17 |
| JP3652097B2 true JP3652097B2 (ja) | 2005-05-25 |
Family
ID=12111729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02348198A Expired - Fee Related JP3652097B2 (ja) | 1998-02-04 | 1998-02-04 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3652097B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4631828B2 (ja) * | 2006-08-11 | 2011-02-16 | パナソニック電工株式会社 | 画像処理装置 |
-
1998
- 1998-02-04 JP JP02348198A patent/JP3652097B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11225250A (ja) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701808A (en) | Image processing apparatus with variable magnification and gray level processing | |
| JP2000141754A (ja) | 画像形成装置 | |
| US6449064B1 (en) | Method and apparatus for image formation that can handle simultaneously input data without causing a delay | |
| JPH08181840A (ja) | 画像記録装置 | |
| JP2004230629A (ja) | 画像形成装置 | |
| JP3652097B2 (ja) | 画像処理装置 | |
| JP2653055B2 (ja) | デジタルカラー複写機 | |
| US5959743A (en) | Image processing apparatus with image overlaying function | |
| JP3534148B2 (ja) | 画像処理システム | |
| JP3482280B2 (ja) | デジタル複写機システム | |
| US5790164A (en) | Image scanning and writing apparatus which uses different synchronizing signals for scanning and writing | |
| JP3638168B2 (ja) | 画像データ記憶装置 | |
| JP3797833B2 (ja) | 画像処理装置 | |
| US6256106B1 (en) | Two-way image processing system and image forming apparatus in such a system | |
| JP3641085B2 (ja) | 画像形成装置 | |
| JP2000069257A (ja) | 画像処理装置 | |
| JP3538315B2 (ja) | 画像形成装置及び双方向画像処理システム並びに双方向画像処理方法 | |
| JPH10202942A (ja) | レーザー書き込み方法 | |
| JP3623189B2 (ja) | 画像読取装置 | |
| JP2004040823A (ja) | 画像処理システム | |
| JP3052618B2 (ja) | デジタル複写機 | |
| JP2006157977A (ja) | 画像処理装置 | |
| JPH10322531A (ja) | 画像形成装置 | |
| JPH0591260A (ja) | 画像読取装置 | |
| JPH08340423A (ja) | デジタル画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |