JP2004040823A - 画像処理システム - Google Patents
画像処理システム Download PDFInfo
- Publication number
- JP2004040823A JP2004040823A JP2003294664A JP2003294664A JP2004040823A JP 2004040823 A JP2004040823 A JP 2004040823A JP 2003294664 A JP2003294664 A JP 2003294664A JP 2003294664 A JP2003294664 A JP 2003294664A JP 2004040823 A JP2004040823 A JP 2004040823A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- unit
- image data
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Facsimiles In General (AREA)
- Storing Facsimile Image Data (AREA)
- Facsimile Transmission Control (AREA)
Abstract
【課題】 1台のデジタル複写機で原稿画像を読み込むとともに、読み込んだ原稿画像のコピーをリアルタイムで複数のデジタル複写機により出力することのできる生産性の高い画像処理システムを提供する。
【解決手段】 2台のデジタル複写機1(A)、1(B)をケーブル2を介して互いに接続し、相互に画像データを転送できるように構成した画像処理システムにおいて、送信側のデジタル複写機は、像形成部にて記録紙に像形成を行いつつ、その画像データをラスタ形式でライン単位の先頭を示すライン同期信号及び転送データに同期したクロックと共に伝送線2に出力し、受信側のデジタル複写機はケーブル2を介して受信した画像データの画像メモリへの書き込み及び読み出しを行い、その際書き込み開始から所定の読み出し開始待ち時間を経て読み出しを開始するとともに、書き込み及び読み出しを時分割で並行して実行する。
【選択図】 図1
【解決手段】 2台のデジタル複写機1(A)、1(B)をケーブル2を介して互いに接続し、相互に画像データを転送できるように構成した画像処理システムにおいて、送信側のデジタル複写機は、像形成部にて記録紙に像形成を行いつつ、その画像データをラスタ形式でライン単位の先頭を示すライン同期信号及び転送データに同期したクロックと共に伝送線2に出力し、受信側のデジタル複写機はケーブル2を介して受信した画像データの画像メモリへの書き込み及び読み出しを行い、その際書き込み開始から所定の読み出し開始待ち時間を経て読み出しを開始するとともに、書き込み及び読み出しを時分割で並行して実行する。
【選択図】 図1
Description
本発明は、画像情報をデジタル処理して記録媒体に出力する少なくとも2台の画像処理装置を互いに接続し、相互に画像データを転送して処理できる画像処理システムの改良に関するものである。
近年、デジタル複写機の普及が進んでおり、それに伴って複写機上で画像メモリを応用した加工、編集が盛んに行われるようになってきている。デジタル複写機の加工、編集機能には、たとえば、画像メモリの読み出し時のアドレス操作による画像回転、画像メモリ上に同一パターンのデータを複数形成することによるイメージリピート、画像メモリへの書き込み時のアドレス操作により複数枚の原稿を1枚の転写紙にコピーする集約、等がある。このような機能を実現するために、デジタル複写機では、最低原稿1枚分の画像データを展開することができる画像メモリを一般に備えている。また、近年のデジタル複写機には、他のデジタル複写機と通信ケーブルを介して画像データを送受信する機能を備えたものがある。この種のデジタル複写機によれば、例えば2台のデジタル複写機を相互に接続しておくことにより、一方の複写機がコピー処理を行っている時に他方の複写機が使用されていなければ、一方から他方に画像データを転送して2台の複写機でコピー処理を分担して行うことができ、大量のコピー処理を効率良く行うことができる。
従来、上記のように2台のデジタル複写機を連結してコピー処理を行う場合、受信側の複写機は1部目のデータを受け取っても直ぐにはコピー出力を行わず、いったん画像メモリにデータを記憶させ、送信側が2部目のコピー出力を行うタイミングで1部目をコピー出力するというように、送信側に対し受信側のコピー出力のタイミングを遅らせていた。その理由は、通常、デジタル複写機ではプロッタの書き込み周期(電子写真プロセスの半導体レーザを用いた書込みではポリゴンモータの回転により変化するポリゴンモータ同期信号)に同期させて、スキャナによる原稿画像の読み取りを行い、読み取った画像データをラスタ形式で後段の画像処理部及びプロッタにライン同期信号を基準にして転送するため、上記のように2台のデジタル複写機を連結した場合に、一方のデジタル複写機のスキャナで読み込んだデータをリアルタイムで両方のデジタル複写機のプロッタからコピー出力することが困難なためである。本発明は、上述した従来技術の課題を解決するためになされたものであり、1台の画像形成装置で原稿画像を読み込むとともに、読み込んだ原稿画像のコピーをリアルタイムで複数の画像形成装置により出力することのできる生産性の高い画像処理システムを提供することを目的とする。
上記課題を解決するために、請求項1に記載の発明は、画像データを記録媒体に出力可能な像形成部を備えた少なくとも2台の画像処理装置を伝送線を介して互いに接続し、相互に画像データを転送できるように構成した画像処理システムにおいて、送信側の画像処理装置は、像形成部にて記録媒体に像形成を行いつつ、その画像データをラスタ形式でライン単位の先頭を示すライン同期信号及び転送データに同期したクロックと共に伝送線に出力する画像データ送信手段を備え、受信側の画像処理装置は、それぞれ1枚分の画像データを記憶する一対の画像メモリと、伝送線を介して受信した画像データを一方の画像メモリに記憶させ、記憶終了後、当該画像メモリから画像データを読み出して像形成部へ出力しつつ、伝送線を介して次に受信した画像データをもう一方の画像メモリに記憶させるメモリ制御手段と、備えたことで、1台の画像形成装置で読み取った原稿画像のコピーを見かけ上複数台の画像形成装置から同時にリアルタイムにコピー出力できるようにした。
また、請求項2に記載の発明は、請求項1に記載の画像処理システムにおいて、前記画像処理装置の送受信部の送信部分に、ライン毎の最後に送信する転送データを加算した総和のデータである符号を追加する転送エラー符号追加部を備え、前記画像処理装置の送受信部の受信部分に、ライン毎の最後に追加された符号と1ラインに転送されたデータの総和とを比較判定する転送エラー検出部を備えることで、突発的な伝送線の断線等の早期発見を可能にして信頼性を向上させた。
また、請求項3に記載の発明は、請求項1に記載の画像処理システムにおいて、前記画像処理装置の送受信部の送信部分に、送信する画像データをライン単位に圧縮するデータ圧縮部を備え、前記画像処理装置の送受信部の受信部分に、前記データ圧縮部により圧縮して送られてきた画像データを伸長するデータ伸長部を備えることで、データ転送に要する時間及びコストを削減するとともに、転送レートを下げることによって転送エラーの発生を少なくして信頼性を向上させた。
また、請求項2に記載の発明は、請求項1に記載の画像処理システムにおいて、前記画像処理装置の送受信部の送信部分に、ライン毎の最後に送信する転送データを加算した総和のデータである符号を追加する転送エラー符号追加部を備え、前記画像処理装置の送受信部の受信部分に、ライン毎の最後に追加された符号と1ラインに転送されたデータの総和とを比較判定する転送エラー検出部を備えることで、突発的な伝送線の断線等の早期発見を可能にして信頼性を向上させた。
また、請求項3に記載の発明は、請求項1に記載の画像処理システムにおいて、前記画像処理装置の送受信部の送信部分に、送信する画像データをライン単位に圧縮するデータ圧縮部を備え、前記画像処理装置の送受信部の受信部分に、前記データ圧縮部により圧縮して送られてきた画像データを伸長するデータ伸長部を備えることで、データ転送に要する時間及びコストを削減するとともに、転送レートを下げることによって転送エラーの発生を少なくして信頼性を向上させた。
本発明によれば以下のような優れた効果を発揮できる。請求項1の画像処理システムによれば、1台の画像形成装置で読み取った原稿画像のコピーを見かけ上複数台の画像形成装置から同時にリアルタイムにコピー出力でき、しかも、原稿を複数枚読み取った場合の2枚目以降の画像データを画像メモリに格納する時間は1枚目のコピー出力の時間とオーバーラップさせることができ、受信側の処理能率を通常時と比較して低下させることなく、高い処理能率を得ることができる。また、請求項2の画像処理システムによれば、請求項1または3に加え、ライン単位またはページ単位で画像データの転送エラーを検出する機能を備えることで、突発的な伝送線の断線等の早期発見を可能にして信頼性を向上できる。また、請求項3の画像処理システムによれば、請求項1または3に加え、画像データを圧縮して転送する機能を備えることで、データ転送に要する時間及びコストを削減するとともに、転送レートを下げることによって転送エラーの発生を少なくして信頼性を向上できる。
以下、本発明の実施の形態について説明する。図1は本発明に係る画像処理システムの実施の形態の一例を示すシステム構成図であり、2台の同じタイプのデジタル複写機1(A)、1(B)を通信ケーブル(伝送線)を介して相互に接続してなるシステム構成例を示している。図2は上記画像処理システムを構成するデジタル複写機1(A)、1(B)の構成を示す概念図であり、各デジタル複写機1(A)、1(B)は、原稿上の画像を読み取る読取部10と、読取部10により読み取られた画像を記録紙に印字出力する像形成部20とを有している。読取部10では、原稿台3上にセットされた原稿Dの画像を原稿台3に沿って副走査方向に移動可能な主走査方向に延びる露光ランプ4によって露光しつつ、その反射光を順次ミラー5で反射させてCCD(イメージセンサー)6に入射させる。CCD6は、入射光を光電変換し、光の強弱に応じた電気信号としてIPU(イメージプロセッシングユニット)7に出力する。IPU7は、CCD6からの信号に対しシェーディング補正等の処理を行った後、A/D変換して8ビットのデジタル信号とし、さらに変倍処理、ディザ処理等の画像処理を行い、生成した画像データを画像同期信号PCLK(図3参照)と共に像形成部20の書込部13に送る。スキャナ制御部9は以上のプロセスを実行するために、各種センサーにより読取部10の各部の駆動状態を検知しつつ駆動モータ等の制御を行い、また、IPU7に対し各種パラメータの設定を行う。
像形成部20では、読取部10からの画像データに応じて書込部13内の半導体レーザ21が変調駆動され、半導体レーザ21からのレーザ光が一定速度で回転するポリゴンミラー22によって反射され、感光体ドラム12の表面に照射される。ポリゴンミラー22は、感光体ドラム12の回転方向に対して直交する方向にレーザ光を走査する。このレーザ光が帯電チャージャ11によって一様に帯電された感光体ドラム12の表面に照射されることにより、感光体ドラム12の表面に静電潜像が形成され、それを現像装置14によりトナーで現像することにより顕像化したトナー像が得られる。そして、あらかじめ給紙コロ16によって給紙トレイ18より給紙搬送され、レジストローラ17に当接して待機していた転写紙Pを、感光体ドラム12とのタイミングを図って搬送し、転写チャージャ19によって感光体ドラム12上のトナー像を転写紙Pに静電転写し、分離チャージャ23によって転写紙Pを感光体ドラム12より分離する。その後、転写紙P上のトナー像を定着装置24により加熱定着し、排紙ローラ25により排紙トレイ65に排紙する。一方、静電転写後、感光体ドラム12に残留しているトナーはクリーニング装置26により除去され、感光体ドラム12は除電チャージャ27により除電される。プロッタ制御部28は、以上のプロセスを実行するために、各種センサーにより像形成部20の各部の駆動状態を検知しつつ、上記ポリゴンミラー22を駆動するポリゴンモータ29やその他の駆動モータ等の制御を行う。
ここで、読取部10のIPU7より出力される画像同期信号PCLKとその他の信号との関係を図3を参照して説明する。フレームゲート信号(/FGATE)は副走査方向の画像エリアに対しての画像有効範囲を表す信号でこの信号がローレベル(ローアクティブ)の間の画像データが有効とされる。また、この/FGATEはライン同期信号(/LSYNC)の立ち下がりエッジでアサート、あるいはネゲートされる。/LSYNCは画素同期信号(PCLK)の立ち上がりエッジで所定クロック数だけアサートされ、この信号の立ち上がり後、所定クロック後に主走査方向の画像データが有効とされる。画像データは、PCLKの1周期に対して1つの割合で送られてくるものであり、図2中に示す主走査方向の読み取り範囲Lを400DPI相当に分割し、矢印Qで指した部分のデータを先頭にラスタ形式のデータとして送出される。また、画像データの副走査有効範囲は、通常、転写紙サイズによって決まる。
システム制御部30は、オペレータによる操作部31への入力状態を検知し、読取部10、記憶部32、像形成部20の各種パラメータの設定、プロセス実行指示等を通信により行う。また、システム制御部30は、システム全体の状態を操作部31の表示画面に表示させる。システム制御部30への指示はオペレータが操作部31のキーを操作することによってなされる。また、システム制御部30は、送受信部33を制御して他方のデジタル複写機と通信を行う。送受信部33は、通信ケーブル2を介して他方のデジタル複写機の送受信部と相互に接続されており、システム制御部30からの制御データや画像データなどを通信ケーブル2を介して他方のデジタル複写機へ送信するとともに、通信ケーブル2を介して送られてきた制御データや画像データなどを受信する。セレクタ部34は、システム制御部30からの指示に応じて内部の接続状態を変化させ、像形成を行う画像データの供給源を読取部10と記憶部32のどちらか一方に切り換えるとともに、記憶部32に記憶するデータの供給源を読取部10と送受信部33のどちらか一方に切り換える。記憶部32は、1原稿分に相当する画像データを記憶することができ、通常はIPU7からの画像データが書き込まれる。そして、画像回転やイメージリピート等の各種機能を実現するために使用される。その際のデータ書込みや読み出しの制御はシステム制御部30によってなされる。
図4に記憶部32の内部構成を示す。図示するように記憶部32は、画像メモリ35、画素同期信号発生部36、ライン同期信号発生部37、ライン同期信号計数部38、セレクタ39−1、39−2、39−3、メモリ制御部40、画像メモリ50、メモリ制御部51、等から構成される。
画像メモリ35は、1ページ分の画像データを記憶するものであり、DRAM等の記憶素子で構成されている。メモリ制御部40によって制御されて入力画像データの記憶を行う。画素同期信号発生部36は、発振回路で構成され、所定周波数のクロック信号を出力する。ライン同期信号発生部37は、TTL回路等からなるロジック回路で構成され、像形成部20からのポリゴンモータ同期信号より、ライン同期信号を生成し出力する。ライン同期信号計数部38は、TTL回路等からなるカウンタロジック回路で構成され、外部から入力されるライン同期信号の間隔をサンプリングする。また、その情報はメモリ制御部40のMPUによってCPUバスを介して読み出される。セレクタ39−1は、画素同期信号選択用のセレクタである。TTLゲートで構成されており、画素同期信号発生部36からの画素同期信号と、入力画素同期信号の何れかをメモリ制御部40からの指示信号に従い選択する。セレクタ39−2は、出力ライン同期信号選択用のセレクタである。TTLゲートで構成されており、ライン同期信号発生部37からのライン同期信号と入力ライン同期信号の何れかをメモリ制御部40からの指示信号に従い選択する。セレクタ39−3は、出力画像データ及び出力フレームゲート信号の供給源を2つの画像メモリ35、50のどちらか一方に切り換えるためのセレクタである。画像メモリ50は、1ページ分の画像データを記憶するものであり、DRAM等の記憶素子で構成されている。メモリ制御部51は、画像メモリ50への画像データの書込み読み出しを制御するものである。
この形態例では、それぞれ1ページ分の画像データを記憶可能な一対の画像メモリ35、50が設けられており、それらが別々のメモリ制御部40、51により制御される構成になっている。上記2つのメモリ制御部40、51は、システム制御部30の指示に応じて連携動作し、まず、受信した画像データを一方の画像メモリ(35または50)に記憶させ、記憶終了後、その画像メモリ(35または50)から画像データを読み出して像形成部29へ出力しつつ、次に受信した画像データを他方の画像メモリ(35または50)に記憶させる。この構成では、原稿の部数が多い場合は、1部目の画像データを画像メモリ(35または50)に格納する時間は必要となるが、2部目以降の画像データを画像メモリに格納する時間は1部目のコピー出力の時間とオーバーラップさせることができ、受信側の処理能率を通常時と比較して低下させることなく、高い処理能率を得ることができる。また、メモリ制御部は2つ必要となるが、図6に示したような複雑なタイミング制御を行う必要がないので、個々のメモリ制御部は上記の場合よりも簡単に構成できる。(以上、請求項1に対応)
画像メモリ35は、1ページ分の画像データを記憶するものであり、DRAM等の記憶素子で構成されている。メモリ制御部40によって制御されて入力画像データの記憶を行う。画素同期信号発生部36は、発振回路で構成され、所定周波数のクロック信号を出力する。ライン同期信号発生部37は、TTL回路等からなるロジック回路で構成され、像形成部20からのポリゴンモータ同期信号より、ライン同期信号を生成し出力する。ライン同期信号計数部38は、TTL回路等からなるカウンタロジック回路で構成され、外部から入力されるライン同期信号の間隔をサンプリングする。また、その情報はメモリ制御部40のMPUによってCPUバスを介して読み出される。セレクタ39−1は、画素同期信号選択用のセレクタである。TTLゲートで構成されており、画素同期信号発生部36からの画素同期信号と、入力画素同期信号の何れかをメモリ制御部40からの指示信号に従い選択する。セレクタ39−2は、出力ライン同期信号選択用のセレクタである。TTLゲートで構成されており、ライン同期信号発生部37からのライン同期信号と入力ライン同期信号の何れかをメモリ制御部40からの指示信号に従い選択する。セレクタ39−3は、出力画像データ及び出力フレームゲート信号の供給源を2つの画像メモリ35、50のどちらか一方に切り換えるためのセレクタである。画像メモリ50は、1ページ分の画像データを記憶するものであり、DRAM等の記憶素子で構成されている。メモリ制御部51は、画像メモリ50への画像データの書込み読み出しを制御するものである。
この形態例では、それぞれ1ページ分の画像データを記憶可能な一対の画像メモリ35、50が設けられており、それらが別々のメモリ制御部40、51により制御される構成になっている。上記2つのメモリ制御部40、51は、システム制御部30の指示に応じて連携動作し、まず、受信した画像データを一方の画像メモリ(35または50)に記憶させ、記憶終了後、その画像メモリ(35または50)から画像データを読み出して像形成部29へ出力しつつ、次に受信した画像データを他方の画像メモリ(35または50)に記憶させる。この構成では、原稿の部数が多い場合は、1部目の画像データを画像メモリ(35または50)に格納する時間は必要となるが、2部目以降の画像データを画像メモリに格納する時間は1部目のコピー出力の時間とオーバーラップさせることができ、受信側の処理能率を通常時と比較して低下させることなく、高い処理能率を得ることができる。また、メモリ制御部は2つ必要となるが、図6に示したような複雑なタイミング制御を行う必要がないので、個々のメモリ制御部は上記の場合よりも簡単に構成できる。(以上、請求項1に対応)
図5はメモリ制御部40及び51の構成図である。メモリ制御部40と51は構成が同じであるので一方のみについて説明する。メモリ制御部40はMPUを含む複数の機能ブロック41〜47で構成されている。各機能ブロック41〜47はロジック回路で構成されている。MPU41はシステム制御部30と通信を行い、コマンドを受信してそのコマンドに応じた動作設定を他の機能ブロック42〜47に対して行い、また、記憶部32の状態を知らせるためのステータス情報をシステム制御部30に送信する。入力データ処理部42は、1ビットの入力画像データを入力画像同期信号と共に取り込み、8ビットのデータ幅にパッキングして画像データバス60に出力する。また、入力されるクロックと内部の動作クロックとが異なるため、入力画像データの同期化を行う。出力データ処理部43は、上記とは逆に画像データバス60から8ビットのデータ幅で画像データを取り込み、パラレル/シリアル変換を行って1ビットの出力画像データとして出力画像同期信号と共に出力する。また、出力クロックと内部の動作クロックとが異なるため、出力画像データの出力クロックへの同期化を行う。アービタ44は、入力データ処理部42及び出力データ処理部43からのアクセス要求信号に対し、調停を行う。入力画像アドレスカウンタ45は、アクセス許可信号にてカウントアップを行うカウンタから成る。出力画像アドレスカウンタ46の構成も入力画像アドレスカウンタ45と同じである。アドレスセレクタ47は、アービタ44からの選択信号によりリードまたはライトのアドレスを選択し、かつ選択されたアドレスを画像メモリであるDRAMに対応したロウアドレス及びカラムアドレスに分割して11ビットの画像アドレスバス及び制御信号線61に出力する。アドレス制御回路48は、アクセス許可信号に従い、DRAM制御信号(RAS、CAS、WE)を画像アドレスバス及び制御信号線61に出力する。
以下、上記のように構成された画像処理システムの動作を説明する。ここでは図1に示した画像処理システムを構成する一方のデジタル複写機1(A)を送信側(以下、A機と記す。)、他方のデジタル複写機1(B)を受信側(以下、B機と記す。)と想定して説明する。なお、以下の説明において、各構成要素の符号の後に付した(A)及び(B)は、それぞれA機及びB機の構成要素であることを示す。A機にてコピーを複数枚とり、B機は使用されてない場合、A機のシステム制御部30(A)からB機のシステム制御部30(B)に画像転送及び画像コピー出力の要求がなされる。B機はA機からの要求を受け取ると、自機が現在コピー処理実行中でないことを確認した後、許可をA機に返す。このとき、A機はB機に送出する主・副方向の画像サイズの情報を、あらかじめ通信にて伝える。その後、A機の原稿台3(A)にセットされた原稿が前記読取プロセスにより読み取られ、像形成部20(A)にて1枚目の原稿のコピー画像がリアルタイムで形成される。この時、A機の記憶部32(A)は、読取部10(A)からの画像データを2枚目以降の像形成用として画像メモリ35に記憶する。また、読取部10(A)からの画像データ(1枚目も含む)は送受信部33から通信ケーブル2を介してB機にデータ転送される。B機の記憶部32(B)は、システム制御部30(B)から画像入力コマンドを受けた後、通信ケーブル2及び送受信部33(B)を経て入力された画像データに対し、入力メモリアクセス要求信号を発生し、画像メモリ35(B)への記憶を開始する。
図6はB機のメモリ制御部40(B)における入力処理及び出力処理動作のタイミングチャートである。図示するように、メモリ制御部40(B)は入力処理開始から読み出し開始待ち時間Tの後、画像の出力処理を開始する。画像の出力コマンドはシステム制御部30(B)から記憶部32(B)に発行される。読み出し開始待ち時間Tは、ポリゴンモータ29の回転ばらつきのワーストケースを考慮して、デジタル複写機の機種毎にあらかじめ算出し設定されたものである。すなわち同じ機種のデジタル複写機の読み出し開始待ち時間Tの設定値は同じである。この読み出し開始待ち時間Tは、画像メモリ35(B)からの読み出しアドレスmが書き込みアドレスnを追い越すことがない値であることが望まれる。ただし、この読み出し開始待ち時間Tは、数十msecオーダーであり、画像全体の入出力にかかる時間と比較すると無視できる程度である。したがって、操作者の立場からみればリアルタイムで画像が出力されることとなる。
また、画像メモリ35(B)へのアクセスは、図6に示すように、入力メモリアクセス要求信号の発生サイクル時間、及び入力メモリアクセス要求信号の発生サイクル時間の半分の時間で済むようにアクセス制御回路48(B)を動作させるクロック信号の周期を設定してある。このため、時分割でメモリの読み出しと書き込みを行うことにより、記憶部32(B)は画像の入力と出力とを並行して実行できる。
また、入力ライン同期信号を自らのクロックでサンプリングし、アサート間隔を算出する回路であるライン同期信号計数部38を記憶部32に設けたことにより、異なる機種間でもシステム制御部30が自らの書き込み周期との関係から読み出し開始待ち時間を算出することにより、リアルタイムで画像出力を行うことが可能となる。
また、画像メモリ35(B)へのアクセスは、図6に示すように、入力メモリアクセス要求信号の発生サイクル時間、及び入力メモリアクセス要求信号の発生サイクル時間の半分の時間で済むようにアクセス制御回路48(B)を動作させるクロック信号の周期を設定してある。このため、時分割でメモリの読み出しと書き込みを行うことにより、記憶部32(B)は画像の入力と出力とを並行して実行できる。
また、入力ライン同期信号を自らのクロックでサンプリングし、アサート間隔を算出する回路であるライン同期信号計数部38を記憶部32に設けたことにより、異なる機種間でもシステム制御部30が自らの書き込み周期との関係から読み出し開始待ち時間を算出することにより、リアルタイムで画像出力を行うことが可能となる。
図7は送受信部33の別の形態例を示したものであり、送受信部33の送信部分に、ライン毎の最後に送信する転送データを加算した総和のデータである符号を追加する転送エラー符号追加部55を設け、受信部分に、ライン毎の最後に追加された符号と1ラインに転送されたデータの総和とを比較判定する転送エラー検出部56を設けてなる。このような構成を採用すれば、ライン単位またはページ単位で画像データの転送エラーを検出することができるので、突発的な通信ケーブル2の断線等を早期に発見することが可能になり信頼性を向上できる。(以上、請求項2に対応)
図8は送受信部33のさらに別の形態例を示したものであり、送受信部33の送信部分に、送信する画像データをライン単位で圧縮(符号化)するデータ圧縮部57を設け、受信部分に、圧縮して送られてきた画像データを伸長(復号)するデータ伸長部58を設けてなる。このような構成を採用すれば、送信する画像データ量を少なくすることができるため、データ転送に要する時間及びコストを削減するとともに、転送エラーの発生を少なくして信頼性を向上させることができる。(以上、請求項3に対応)
なお、以上の実施の形態では、2台のデジタル複写機を連結してなる画像処理システムの構成例を示したが、更に多くの台数のデジタル複写機を連結したシステム構成としてもよい。また、図4に示した形態例では、それぞれ1ページ分の画像データを記憶できる画像メモリを2個備えた場合を示したが、画像メモリを3個以上備え、それに応じたメモリ制御部及びセレクタを付加すれば、更に処理効率の良いシステムを実現できる。
図8は送受信部33のさらに別の形態例を示したものであり、送受信部33の送信部分に、送信する画像データをライン単位で圧縮(符号化)するデータ圧縮部57を設け、受信部分に、圧縮して送られてきた画像データを伸長(復号)するデータ伸長部58を設けてなる。このような構成を採用すれば、送信する画像データ量を少なくすることができるため、データ転送に要する時間及びコストを削減するとともに、転送エラーの発生を少なくして信頼性を向上させることができる。(以上、請求項3に対応)
なお、以上の実施の形態では、2台のデジタル複写機を連結してなる画像処理システムの構成例を示したが、更に多くの台数のデジタル複写機を連結したシステム構成としてもよい。また、図4に示した形態例では、それぞれ1ページ分の画像データを記憶できる画像メモリを2個備えた場合を示したが、画像メモリを3個以上備え、それに応じたメモリ制御部及びセレクタを付加すれば、更に処理効率の良いシステムを実現できる。
1(A)、1(B) デジタル複写機(画像形成装置)、2 通信ケーブル(伝送線)、3 原稿台、4 露光ランプ、6 CCD、7 IPU、9 スキャナー制御部、10 読取部、11 帯電チャージャ、12 感光体ドラム、13 書込部、14 現像装置、19 転写チャージャ、20 像形成部、21 半導体レーザ、22 ポリゴンミラー、23 分離チャージャ、28 プロッタ制御部、30 システム制御部、31 操作部、32 記憶部、33 送受信部、34 セレクタ部、35 画像メモリ、36 画素同期信号発生部、37 ライン同期信号発生部、38 ライン同期信号計数部、39−1 セレクタ、39−2 セレクタ、39−3 セレクタ、40 メモリ制御部、41 MPU、42 入力データ処理部、43 出力データ処理部、44 アービタ、45 入力画像アドレスカウンタ、46 出力画像アドレスカウンタ、47 アドレスセレクタ、48 アクセス制御回路、50 画像メモリ、51 メモリ制御部、55 転送エラー符号追加部、56 転送エラー検出部、57 データ圧縮部、58 データ伸長部、60 画像データバス、D 原稿、P 転写紙。
Claims (3)
- 画像データを記録媒体に出力可能な像形成部を備えた少なくとも2台の画像処理装置を伝送線を介して互いに接続し、相互に画像データを転送できるように構成した画像処理システムにおいて、送信側の画像処理装置は、像形成部にて記録媒体に像形成を行いつつ、その画像データをラスタ形式でライン単位の先頭を示すライン同期信号及び転送データに同期したクロックと共に伝送線に出力する画像データ送信手段を備え、受信側の画像処理装置は、それぞれ1枚分の画像データを記憶する一対の画像メモリと、前記伝送線を介して受信した画像データを一方の画像メモリに記憶させ、記憶終了後、当該画像メモリから画像データを読み出して前記像形成部へ出力しつつ、前記伝送線を介して次に受信した画像データを他方の画像メモリに記憶させるメモリ制御手段と、を備えたことを特徴とする画像処理システム。
- 前記画像処理装置の送受信部の送信部分に、ライン毎の最後に送信する転送データを加算した総和のデータである符号を追加する転送エラー符号追加部を備え、前記画像処理装置の送受信部の受信部分に、ライン毎の最後に追加された符号と1ラインに転送されたデータの総和とを比較判定する転送エラー検出部を備えたことを特徴とする請求項1に記載の画像処理システム。
- 前記画像処理装置の送受信部の送信部分に、送信する画像データをライン単位に圧縮するデータ圧縮部を備え、前記画像処理装置の送受信部の受信部分に、前記データ圧縮部により圧縮して送られてきた画像データを伸長するデータ伸長部を備えたことを特徴とする請求項1に記載の画像処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003294664A JP2004040823A (ja) | 2003-08-18 | 2003-08-18 | 画像処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003294664A JP2004040823A (ja) | 2003-08-18 | 2003-08-18 | 画像処理システム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03833897A Division JP3534148B2 (ja) | 1997-02-06 | 1997-02-06 | 画像処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004040823A true JP2004040823A (ja) | 2004-02-05 |
Family
ID=31712617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003294664A Pending JP2004040823A (ja) | 2003-08-18 | 2003-08-18 | 画像処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004040823A (ja) |
-
2003
- 2003-08-18 JP JP2003294664A patent/JP2004040823A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11177744A (ja) | ディジタル連結複写システム | |
US6449064B1 (en) | Method and apparatus for image formation that can handle simultaneously input data without causing a delay | |
JPH0766915A (ja) | デジタル複写機の動作制御方法 | |
JP4378197B2 (ja) | 画像情報装置 | |
JP2004220579A (ja) | 画像処理装置、画像処理プログラムおよび記憶媒体 | |
JP2002140286A (ja) | 情報処理装置及びdma転送方法 | |
JP3534148B2 (ja) | 画像処理システム | |
US5959743A (en) | Image processing apparatus with image overlaying function | |
JP2004040823A (ja) | 画像処理システム | |
JP3652097B2 (ja) | 画像処理装置 | |
JP2002108801A (ja) | 情報処理装置、画像読取装置、画像形成装置、画像データ記憶方法及びdma転送方法 | |
JP2002108584A (ja) | 画像処理装置および画像形成装置 | |
US6256106B1 (en) | Two-way image processing system and image forming apparatus in such a system | |
JP3707169B2 (ja) | 画像形成装置 | |
JP2000358127A (ja) | 連結複写システム | |
JP2005260846A (ja) | 画像情報装置および画像データ転送方法 | |
JP2000069257A (ja) | 画像処理装置 | |
JP2001066950A (ja) | 連結複写システム | |
JP2802065B2 (ja) | デジタルカラー複写機 | |
JPH11146159A (ja) | 画像形成装置 | |
JP4061200B2 (ja) | 画像形成システム及び画像形成装置 | |
JP2002135544A (ja) | 画像処理装置 | |
JP3052618B2 (ja) | デジタル複写機 | |
JP2809398B2 (ja) | ディジタルカラー複写機 | |
JPH08340423A (ja) | デジタル画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050711 |