JPH11176611A - サーミスタ - Google Patents
サーミスタInfo
- Publication number
- JPH11176611A JPH11176611A JP35214997A JP35214997A JPH11176611A JP H11176611 A JPH11176611 A JP H11176611A JP 35214997 A JP35214997 A JP 35214997A JP 35214997 A JP35214997 A JP 35214997A JP H11176611 A JPH11176611 A JP H11176611A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thermistor
- layer
- silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 多結晶シリコンによる感温抵抗体の抵抗値の
変動を防止する。 【解決手段】 多結晶シリコンによる感温抵抗体４の周
囲に窒化シリコン等の保護層３を形成する。窒化シリコ
ン等の保護層３を形成した後に酸化膜５、電極６、パッ
シベーション膜７を形成するので、熱処理後の処理工程
において加熱等されても、多結晶シリコンによる感温抵
抗体４の結晶性の変化等を防止でき、抵抗値の変動を防
止することができる。
変動を防止する。 【解決手段】 多結晶シリコンによる感温抵抗体４の周
囲に窒化シリコン等の保護層３を形成する。窒化シリコ
ン等の保護層３を形成した後に酸化膜５、電極６、パッ
シベーション膜７を形成するので、熱処理後の処理工程
において加熱等されても、多結晶シリコンによる感温抵
抗体４の結晶性の変化等を防止でき、抵抗値の変動を防
止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、サーミスタに係る
もので、特に、シリコン基板上に多結晶シリコン層を形
成してこれを感温抵抗体として用いるサーミスタの構造
に関するものである。
もので、特に、シリコン基板上に多結晶シリコン層を形
成してこれを感温抵抗体として用いるサーミスタの構造
に関するものである。
【０００２】
【従来の技術】サーミスタは半導体による抵抗で温度係
数の大きい素子を感温素子として用いるもので、酸化物
焼結体あるいはシリコン半導体が材料として用いられて
いる。シリコン半導体は、多結晶シリコンやアモルファ
スシリコン等に不純物をイオン注入し、熱処理によって
不活性物質を活性化して抵抗体としたものである。
数の大きい素子を感温素子として用いるもので、酸化物
焼結体あるいはシリコン半導体が材料として用いられて
いる。シリコン半導体は、多結晶シリコンやアモルファ
スシリコン等に不純物をイオン注入し、熱処理によって
不活性物質を活性化して抵抗体としたものである。
【０００３】図２は、そのような多結晶シリコンを用い
たサーミスタの一例を示す正面断面図で、シリコン基板
１上に酸化膜２を形成し、その上に多結晶シリコン４に
よる抵抗体を形成したものである。多結晶シリコン４は
酸化膜５で覆われ、その開口を通して電極６に接続され
る。そして、表面はパッシベーション膜７で覆われる。
半導体素子と一体に形成できるとともに、フォトリソグ
ラフィー技術により製造することができる利点がある。
たサーミスタの一例を示す正面断面図で、シリコン基板
１上に酸化膜２を形成し、その上に多結晶シリコン４に
よる抵抗体を形成したものである。多結晶シリコン４は
酸化膜５で覆われ、その開口を通して電極６に接続され
る。そして、表面はパッシベーション膜７で覆われる。
半導体素子と一体に形成できるとともに、フォトリソグ
ラフィー技術により製造することができる利点がある。
【０００４】
【発明が解決しようとする課題】しかし、多結晶シリコ
ン層を形成して熱処理をした後に、電極やパッシベーシ
ョン膜を形成して熱処理を行う工程で抵抗値が大きく変
化するという問題を生じている。図３の破線12で示した
ように、素子の製造工程で処理を行うごとに抵抗値が変
動してしまう。また、この抵抗値の変動は一定しておら
ず、制御が極めて困難となっている。
ン層を形成して熱処理をした後に、電極やパッシベーシ
ョン膜を形成して熱処理を行う工程で抵抗値が大きく変
化するという問題を生じている。図３の破線12で示した
ように、素子の製造工程で処理を行うごとに抵抗値が変
動してしまう。また、この抵抗値の変動は一定しておら
ず、制御が極めて困難となっている。
【０００５】本発明は、感温抵抗体である多結晶シリコ
ンの抵抗値が製造工程で変化することを防止して、特性
の安定した、信頼性の高いサーミスタを提供するもので
ある。
ンの抵抗値が製造工程で変化することを防止して、特性
の安定した、信頼性の高いサーミスタを提供するもので
ある。
【０００６】
【課題を解決するための手段】本発明は、多結晶シリコ
ン層の周囲に保護膜を形成し、処理の過程において不純
物の拡散等を防止することによって、上記の課題を解決
するものである。
ン層の周囲に保護膜を形成し、処理の過程において不純
物の拡散等を防止することによって、上記の課題を解決
するものである。
【０００７】すなわち、シリコン基板上に絶縁膜を介し
て多結晶シリコンの抵抗層を具え、その多結晶シリコン
層に配線用の導体パターンが接続されたサーミスタにお
いて、多結晶シリコン層の周囲が保護層で覆われたこと
に特徴を有するものである。
て多結晶シリコンの抵抗層を具え、その多結晶シリコン
層に配線用の導体パターンが接続されたサーミスタにお
いて、多結晶シリコン層の周囲が保護層で覆われたこと
に特徴を有するものである。
【０００８】具体的には、シリコン基板上に酸化膜を介
して多結晶シリコンの抵抗層を具え、その多結晶シリコ
ン層が酸化膜で覆われるとともに開口を通して配線用の
導体パターンが接続されたサーミスタにおいて、多結晶
シリコンと酸化膜との間に多結晶シリコン層を囲む窒化
シリコンの保護層を具えたことに特徴を有するものであ
る。
して多結晶シリコンの抵抗層を具え、その多結晶シリコ
ン層が酸化膜で覆われるとともに開口を通して配線用の
導体パターンが接続されたサーミスタにおいて、多結晶
シリコンと酸化膜との間に多結晶シリコン層を囲む窒化
シリコンの保護層を具えたことに特徴を有するものであ
る。
【０００９】
【発明の実施の形態】本発明におけるサーミスタは多結
晶シリコン層の周囲に窒化シリコンの保護膜が形成さ
れ、その周囲に酸化シリコン等の絶縁層が形成される。
これによって、熱処理後の処理工程において加熱等され
ても、多結晶シリコン層中の結晶性の変化等を防止で
き、抵抗値の変動を防止することができる。なお、本発
明はサーミスタ以外の多結晶シリコンを抵抗素子として
用いる素子全般に応用できる。
晶シリコン層の周囲に窒化シリコンの保護膜が形成さ
れ、その周囲に酸化シリコン等の絶縁層が形成される。
これによって、熱処理後の処理工程において加熱等され
ても、多結晶シリコン層中の結晶性の変化等を防止で
き、抵抗値の変動を防止することができる。なお、本発
明はサーミスタ以外の多結晶シリコンを抵抗素子として
用いる素子全般に応用できる。
【００１０】
【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。
いて説明する。
【００１１】図１は、本発明の実施例を示す正面断面図
である。シリコン基板１上に酸化膜２を形成し、その上
に多結晶シリコン４による抵抗体を形成したものであ
る。多結晶シリコン４の底面と上面および端面は窒化シ
リコン膜３で覆われ、窒化シリコン膜３は酸化膜５で覆
われ、それらの開口を通して電極６が多結晶シリコン４
に接続される。そして、表面はパッシベーション膜７で
覆われる。
である。シリコン基板１上に酸化膜２を形成し、その上
に多結晶シリコン４による抵抗体を形成したものであ
る。多結晶シリコン４の底面と上面および端面は窒化シ
リコン膜３で覆われ、窒化シリコン膜３は酸化膜５で覆
われ、それらの開口を通して電極６が多結晶シリコン４
に接続される。そして、表面はパッシベーション膜７で
覆われる。
【００１２】次に、本発明によるサーミスタの製造方法
について説明する。
について説明する。
【００１３】単結晶シリコン基板をウェット酸化して表
面に二酸化シリコンの酸化膜を形成する。この酸化膜上
にＬＰ（減圧）−ＣＶＤ法によって、例えばSiH4とNH3
の反応ガスを用いて、保護膜となる下地の窒化シリコン
膜を形成する。この窒化シリコン膜の上に同様にＬＰ−
ＣＶＤ法によって多結晶シリコン膜を形成し、この多結
晶シリコン膜にボロンやリンのなどの不純物をイオン注
入法によって注入する。
面に二酸化シリコンの酸化膜を形成する。この酸化膜上
にＬＰ（減圧）−ＣＶＤ法によって、例えばSiH4とNH3
の反応ガスを用いて、保護膜となる下地の窒化シリコン
膜を形成する。この窒化シリコン膜の上に同様にＬＰ−
ＣＶＤ法によって多結晶シリコン膜を形成し、この多結
晶シリコン膜にボロンやリンのなどの不純物をイオン注
入法によって注入する。
【００１４】フォトリソグラフィーによって、多結晶シ
リコンと下地の窒化シリコン膜を所定の形にパターンニ
ングした後に、多結晶シリコン層と金属配線との接触性
を向上させるために、コンタクト部分に高濃度のイオン
注入を行っておくとよい。その後に、全体に保護膜とな
る窒化シリコン膜をＬＰ−ＣＶＤ法で形成し、多結晶シ
リコン膜全体を窒化シリコンで覆う。
リコンと下地の窒化シリコン膜を所定の形にパターンニ
ングした後に、多結晶シリコン層と金属配線との接触性
を向上させるために、コンタクト部分に高濃度のイオン
注入を行っておくとよい。その後に、全体に保護膜とな
る窒化シリコン膜をＬＰ−ＣＶＤ法で形成し、多結晶シ
リコン膜全体を窒化シリコンで覆う。
【００１５】この上にプラズマＣＶＤ法によって保護膜
となる二酸化シリコン層を形成した後、多結晶シリコン
膜内の不純物の活性化とプラズマＣＶＤ法で形成した酸
化膜の緻密化のために、窒素雰囲気中で熱処理を行う。
熱処理後、フォトリソグラフィーによってコンタクト部
を開口し、全面にアルミニウムをスパッタし、フォトリ
ソグラフィーによってアルミニウムを所定の配線パター
ンとする。
となる二酸化シリコン層を形成した後、多結晶シリコン
膜内の不純物の活性化とプラズマＣＶＤ法で形成した酸
化膜の緻密化のために、窒素雰囲気中で熱処理を行う。
熱処理後、フォトリソグラフィーによってコンタクト部
を開口し、全面にアルミニウムをスパッタし、フォトリ
ソグラフィーによってアルミニウムを所定の配線パター
ンとする。
【００１６】その後、アルミニウムとコンタクト部のオ
ーミック性を向上させるために熱処理を行い、コンタク
ト部をアルミ合金化する。その後に、プラズマＣＶＤ法
によって全面にパッシベーション膜として窒化膜を形成
し、外部電極との接続部分をフォトリソグラフィーによ
って開口し、パッシベーション膜の緻密化と密着性を高
めるために熱処理を行って、本発明によるサーミスタが
得られる。
ーミック性を向上させるために熱処理を行い、コンタク
ト部をアルミ合金化する。その後に、プラズマＣＶＤ法
によって全面にパッシベーション膜として窒化膜を形成
し、外部電極との接続部分をフォトリソグラフィーによ
って開口し、パッシベーション膜の緻密化と密着性を高
めるために熱処理を行って、本発明によるサーミスタが
得られる。
【００１７】本発明によるサーミスタの製造工程におけ
る多結晶シリコンの抵抗値の変化の状況を図３の実線11
で示す。多結晶シリコンを熱処理した後、アルミニウム
の電極形成や熱処理、パッシベーション膜の形成や熱処
理の工程を経ても、抵抗値の変動はほとんどない。
る多結晶シリコンの抵抗値の変化の状況を図３の実線11
で示す。多結晶シリコンを熱処理した後、アルミニウム
の電極形成や熱処理、パッシベーション膜の形成や熱処
理の工程を経ても、抵抗値の変動はほとんどない。
【００１８】
【発明の効果】本発明によれば、窒化シリコンなどの保
護膜によって、不純物を注入して活性化された多結晶シ
リコン層のその後の工程での抵抗値の変動を防止でき
る。これによって、所期の特性のサーミスタが得られる
とともに、製造面では歩留りの向上の利点、製品として
は特性の安定および信頼性の向上という利点がある。
護膜によって、不純物を注入して活性化された多結晶シ
リコン層のその後の工程での抵抗値の変動を防止でき
る。これによって、所期の特性のサーミスタが得られる
とともに、製造面では歩留りの向上の利点、製品として
は特性の安定および信頼性の向上という利点がある。
【図１】 本発明の実施例を示す正面断面図
【図２】 従来のサーミスタを示す正面断面図
【図３】 サーミスタの特性の説明図
１：シリコン基板 ２：酸化膜 ３：保護膜 ４：多結晶シリコン ５：酸化膜 ６：アルミニウム配線 ７：パッシベーション膜
Claims (3)
- 【請求項１】 シリコン基板上に絶縁膜を介して多結晶
シリコンの抵抗層を具え、その多結晶シリコン層に配線
用の導体パターンが接続されたサーミスタにおいて、多
結晶シリコン層の周囲が保護層で覆われたことを特徴と
するサーミスタ。 - 【請求項２】 シリコン基板上に酸化膜を介して多結晶
シリコンの抵抗層を具え、その多結晶シリコン層が酸化
膜で覆われるとともに開口を通して配線用の導体パター
ンが接続されたサーミスタにおいて、多結晶シリコンと
酸化膜との間に多結晶シリコン層を囲む保護層を具えた
ことを特徴とするサーミスタ。 - 【請求項３】 シリコン基板上に酸化膜を介して多結晶
シリコンの抵抗層を具え、その多結晶シリコン層が酸化
膜で覆われるとともに開口を通して配線用の導体パター
ンが接続されたサーミスタにおいて、多結晶シリコンと
酸化膜との間に多結晶シリコン層を囲む窒化シリコンの
保護層を具えたことを特徴とするサーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35214997A JPH11176611A (ja) | 1997-12-05 | 1997-12-05 | サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35214997A JPH11176611A (ja) | 1997-12-05 | 1997-12-05 | サーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11176611A true JPH11176611A (ja) | 1999-07-02 |
Family
ID=18422120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35214997A Pending JPH11176611A (ja) | 1997-12-05 | 1997-12-05 | サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11176611A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014056654A1 (de) * | 2012-10-11 | 2014-04-17 | Epcos Ag | Keramisches bauelement mit schutzschicht und verfahren zu dessen herstellung |
-
1997
- 1997-12-05 JP JP35214997A patent/JPH11176611A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014056654A1 (de) * | 2012-10-11 | 2014-04-17 | Epcos Ag | Keramisches bauelement mit schutzschicht und verfahren zu dessen herstellung |
| JP2015534731A (ja) * | 2012-10-11 | 2015-12-03 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | 保護層を備えたセラミック部品およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5183782A (en) | Process for fabricating a semiconductor device including a tungsten silicide adhesive layer | |
| JPH065667B2 (ja) | ドーパントの外拡散を禁止する方法及び半導体装置 | |
| JPH09121024A (ja) | 半導体装置とその製造方法 | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH04320330A (ja) | 半導体装置のコンタクト部の形成方法 | |
| US6211769B1 (en) | System to minimize the temperature coefficient of resistance of passive resistors in an integrated circuit process flow | |
| US4879253A (en) | Method for fabricating a semiconductor device using a BPSG layer containing high concentrations of phosphorus and boron | |
| JPH11176611A (ja) | サーミスタ | |
| JPH08255769A (ja) | 半導体装置の製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JPH0697683B2 (ja) | 半導体装置の製造方法 | |
| JPH02303064A (ja) | 薄膜抵抗の形成方法 | |
| US6291873B1 (en) | Semiconductor device having a resistive element connected to a transistor and substrate | |
| JP3504211B2 (ja) | 半導体装置の製造方法 | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JP3166153B2 (ja) | 半導体装置 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2001176871A (ja) | 半導体装置の製造方法 | |
| WO1997007545A1 (fr) | Procede de fabrication d'un circuit integre a semi-conducteur | |
| JP2894764B2 (ja) | 半導体装置の製造方法 | |
| JPH01228169A (ja) | 半導体装置 | |
| RU2170474C2 (ru) | Способ изготовления резисторов в интегральных схемах | |
| JP2699625B2 (ja) | 半導体装置の製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| KR100447992B1 (ko) | 반도체소자의게이트전극형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A02 | Decision of refusal |
Effective date: 20060228 Free format text: JAPANESE INTERMEDIATE CODE: A02 |