JPH11167502A - 分岐ヒストリテーブルを用いたデバッグ回路 - Google Patents
分岐ヒストリテーブルを用いたデバッグ回路Info
- Publication number
- JPH11167502A JPH11167502A JP9334583A JP33458397A JPH11167502A JP H11167502 A JPH11167502 A JP H11167502A JP 9334583 A JP9334583 A JP 9334583A JP 33458397 A JP33458397 A JP 33458397A JP H11167502 A JPH11167502 A JP H11167502A
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- debug
- branch
- history table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 本発明の分岐ヒストリテーブルを用いたデバ
ッグ回路は、少ないハードウェアの追加で複数の命令ア
ドレスとマイクロ命令アドレスに対してその出現回数の
細かい指定で装置の停止を指示できるデバッグ回路を提
供する。 【解決手段】 本発明のヒストリテーブルを用いたデバ
ッグ回路は、分岐命令のアドレスとこれに対応する分岐
先アドレスを対にし、デバッグ用の命令アドレスとこれ
に対応するマイクロ命令アドレスを対にして、合わせて
記憶する分岐ヒストリテーブルを有するデータ処理装置
の分岐ヒストリテーブルを用いたデバッグ回路におい
て、デバッグ開始までの検出回数を記憶するメモリと、
デバッグ用の命令アドレスとこれに対応するマイクロ命
令アドレスが命令アドレスの出現回数の組み合わせによ
り、命令語の個別ステップに対して停止信号を出力する
停止手段を有する。
ッグ回路は、少ないハードウェアの追加で複数の命令ア
ドレスとマイクロ命令アドレスに対してその出現回数の
細かい指定で装置の停止を指示できるデバッグ回路を提
供する。 【解決手段】 本発明のヒストリテーブルを用いたデバ
ッグ回路は、分岐命令のアドレスとこれに対応する分岐
先アドレスを対にし、デバッグ用の命令アドレスとこれ
に対応するマイクロ命令アドレスを対にして、合わせて
記憶する分岐ヒストリテーブルを有するデータ処理装置
の分岐ヒストリテーブルを用いたデバッグ回路におい
て、デバッグ開始までの検出回数を記憶するメモリと、
デバッグ用の命令アドレスとこれに対応するマイクロ命
令アドレスが命令アドレスの出現回数の組み合わせによ
り、命令語の個別ステップに対して停止信号を出力する
停止手段を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置のデ
バッグ回路に関し、特に分岐ヒストリテーブルを用いた
デバッグ回路に関する。
バッグ回路に関し、特に分岐ヒストリテーブルを用いた
デバッグ回路に関する。
【０００２】
【従来の技術】分岐命令を高速化する手段として従来か
ら考えられている方法として、U. S.Pat No.3,559,183
によってしめされる分岐ヒストリテーブル（ＢＨＴ）や
U. S.Pat No.4,477,872によってしめされるデコードヒ
ストリテーブル（ＤＨＴ）等が考案されている。
ら考えられている方法として、U. S.Pat No.3,559,183
によってしめされる分岐ヒストリテーブル（ＢＨＴ）や
U. S.Pat No.4,477,872によってしめされるデコードヒ
ストリテーブル（ＤＨＴ）等が考案されている。
【０００３】これら分岐を高速化する手段を分岐の高速
化だけではなく情報処理装置のデバッグの手段として流
用したものに特開平２−１８８８４０号公報および特開
平４−４２３３０号公報のデータ処理装置があり、命令
アドレス単位でのデバッグ割り込みが可能となってい
る。
化だけではなく情報処理装置のデバッグの手段として流
用したものに特開平２−１８８８４０号公報および特開
平４−４２３３０号公報のデータ処理装置があり、命令
アドレス単位でのデバッグ割り込みが可能となってい
る。
【０００４】次に従来例を図面を用いて説明する。図３
は、分岐ヒストリテーブルの構成を利用して複数のデバ
ッグ用アドレスを設定することのできるデータ処理装置
の構成図である。その動作を簡単に説明する。
は、分岐ヒストリテーブルの構成を利用して複数のデバ
ッグ用アドレスを設定することのできるデータ処理装置
の構成図である。その動作を簡単に説明する。
【０００５】まず、通常の分岐予測時には、デバッグ情
報メモリ４が“０”となっているので命令アドレスレジ
スタ１と分岐アドレスメモリ２が一致すると信号線１１
４が“１”となり、信号線１０６が“０”なので信号線
１１５が“１”となり、予測分岐先検出フラグ７が
“１”、擬似フォルトフラグ９が“０”となり、予測分
岐先アドレスが検出されたことがわかる。
報メモリ４が“０”となっているので命令アドレスレジ
スタ１と分岐アドレスメモリ２が一致すると信号線１１
４が“１”となり、信号線１０６が“０”なので信号線
１１５が“１”となり、予測分岐先検出フラグ７が
“１”、擬似フォルトフラグ９が“０”となり、予測分
岐先アドレスが検出されたことがわかる。
【０００６】次に、デバッグ対象アドレスである時には
デバッグ情報メモリ４が“１”となっているので命令ア
ドレスレジスタ１と分岐アドレスメモリ２が一致する
と、同様に信号線１１４が“１”となり信号線１０６が
“１”であることより、信号線１１５は“０”となり予
測分岐先検出フラグ７は点灯しない。この時デバッグ回
線メモリ５で示される残回数が“０”でない場合は、信
号線１１５が“０”となり、擬似フォルトフラグ９も点
灯しないが、この時残回数カウンタ１３により残回数が
−１され、その値がデバッグ回数メモリ５に格納され
る。そしてデバッグ回数メモリ５が“０”になると、ゼ
ロチェック回路１２の出力１１５が“１”となり擬似フ
ォルトフラグ９が点灯する。この擬似フォルトフラグ９
の点灯によって、デバッグ用アドレスが設定される。
デバッグ情報メモリ４が“１”となっているので命令ア
ドレスレジスタ１と分岐アドレスメモリ２が一致する
と、同様に信号線１１４が“１”となり信号線１０６が
“１”であることより、信号線１１５は“０”となり予
測分岐先検出フラグ７は点灯しない。この時デバッグ回
線メモリ５で示される残回数が“０”でない場合は、信
号線１１５が“０”となり、擬似フォルトフラグ９も点
灯しないが、この時残回数カウンタ１３により残回数が
−１され、その値がデバッグ回数メモリ５に格納され
る。そしてデバッグ回数メモリ５が“０”になると、ゼ
ロチェック回路１２の出力１１５が“１”となり擬似フ
ォルトフラグ９が点灯する。この擬似フォルトフラグ９
の点灯によって、デバッグ用アドレスが設定される。
【０００７】次に、他の従来例について、図４の構成図
により説明する。
により説明する。
【０００８】この分岐ヒストリテーブルを用いたデバッ
グ方式は、ＩＡＲ（命令アドレスレジスタ）１と、ＢＤ
ＡＲ（分岐先アドレスレジスタ）２と、ＢＣＲ（分岐カ
ウントレジスタ）３と、ＢＡＡ（分岐アドレスアレイ）
４と、ＤＡＡ（分岐先アドレスアレイ）５と、ＢＣＡ
（分岐カウントアレイ）６と、ＴＡＣ（アレイ比較器）
７と、ＢＨＦ（予測分岐先検出フラグ）８と、ＰＤＡＲ
（予測分岐先アドレスレジスタ）９と、ＢＣ（分岐カウ
ンタ）１０とを備えている。
グ方式は、ＩＡＲ（命令アドレスレジスタ）１と、ＢＤ
ＡＲ（分岐先アドレスレジスタ）２と、ＢＣＲ（分岐カ
ウントレジスタ）３と、ＢＡＡ（分岐アドレスアレイ）
４と、ＤＡＡ（分岐先アドレスアレイ）５と、ＢＣＡ
（分岐カウントアレイ）６と、ＴＡＣ（アレイ比較器）
７と、ＢＨＦ（予測分岐先検出フラグ）８と、ＰＤＡＲ
（予測分岐先アドレスレジスタ）９と、ＢＣ（分岐カウ
ンタ）１０とを備えている。
【０００９】次に、命令取り出し時及び分岐命令実行時
の動作について説明する。
の動作について説明する。
【００１０】最初に、命令取り出し時の索引動作の場
合、命令取り出しアドレスがＩＡＲｌに保持されると、
信号線１０４を介してＢＡＡ４のアドレス領域４ａより
過去の分岐命令のアドレスが信号線１０６を介しＴＡＣ
７に送出される。この過去の分岐命令のアドレスと、信
号線１０３を介しＩＡＲから送出される命令アドレスと
が、ＴＡＣ７で比較され、その比較結果がＢＨＦ８に入
力される。ＴＡＣ７で比較され結果がＢＨＦに入力され
るのに同期して、ＤＡＡ５の分岐先アドレス領域５ａよ
り週去の分岐先アドレスが読み出されＰＤＡＲ９に送出
され、命令取り出し時の索引動作を終了する。
合、命令取り出しアドレスがＩＡＲｌに保持されると、
信号線１０４を介してＢＡＡ４のアドレス領域４ａより
過去の分岐命令のアドレスが信号線１０６を介しＴＡＣ
７に送出される。この過去の分岐命令のアドレスと、信
号線１０３を介しＩＡＲから送出される命令アドレスと
が、ＴＡＣ７で比較され、その比較結果がＢＨＦ８に入
力される。ＴＡＣ７で比較され結果がＢＨＦに入力され
るのに同期して、ＤＡＡ５の分岐先アドレス領域５ａよ
り週去の分岐先アドレスが読み出されＰＤＡＲ９に送出
され、命令取り出し時の索引動作を終了する。
【００１１】次に、分岐命令実行時の登録動作の場合、
分岐命令の実行結果が成功であると、分岐命令の分岐命
令アドレスがＩＡＲｌに、また分岐命令の分岐先アドレ
スがＢＤＡＲ２に送出される。ＩＡＲｌ及びＢＤＡＲ２
に受け取られ、各々のＢＡＡ４、ＤＡＡ５に書込まれる
のに同期して、ＢＣＲ３の内容をＢＣＡ６の分岐回数領
域６ａに書き込み、ＢＣＲ３の内容を＋１とし、分岐命
令実行時の登録動作を終了する。
分岐命令の実行結果が成功であると、分岐命令の分岐命
令アドレスがＩＡＲｌに、また分岐命令の分岐先アドレ
スがＢＤＡＲ２に送出される。ＩＡＲｌ及びＢＤＡＲ２
に受け取られ、各々のＢＡＡ４、ＤＡＡ５に書込まれる
のに同期して、ＢＣＲ３の内容をＢＣＡ６の分岐回数領
域６ａに書き込み、ＢＣＲ３の内容を＋１とし、分岐命
令実行時の登録動作を終了する。
【００１２】本装置は、分岐命令のアドレス及び分岐ア
ドレスを実行の順番に分岐ヒストリテーブルに記憶し、
メモリの内容をダンプして編集することにより、分岐命
令の一連の流れ及び多くの回数分岐する場合のアドレス
をトレースすることができる。
ドレスを実行の順番に分岐ヒストリテーブルに記憶し、
メモリの内容をダンプして編集することにより、分岐命
令の一連の流れ及び多くの回数分岐する場合のアドレス
をトレースすることができる。
【００１３】
【発明が解決しようとする課題】従来の技術では、割り
込みの要因が命令アドレスだけであるので、命令の処理
に複数サイクル必要とする場合、その処理の途中でデバ
ッグ割り込みを発生させることが不可能となる問題があ
った。
込みの要因が命令アドレスだけであるので、命令の処理
に複数サイクル必要とする場合、その処理の途中でデバ
ッグ割り込みを発生させることが不可能となる問題があ
った。
【００１４】本発明の目的は、分岐ヒストリテーブルを
利用することにより、少ないハードウェアの追加で複数
の命令アドレスとマイクロ命令アドレスに対してその出
現回数の細かい指定をして装置の停止を指示することが
できる分岐ヒストリテーブルを用いたデバッグ回路を提
供することである。
利用することにより、少ないハードウェアの追加で複数
の命令アドレスとマイクロ命令アドレスに対してその出
現回数の細かい指定をして装置の停止を指示することが
できる分岐ヒストリテーブルを用いたデバッグ回路を提
供することである。
【００１５】
【課題を解決するための手段】本発明のヒストリテーブ
ルを用いたデバッグ回路は、分岐命令のアドレスとこれ
に対応する分岐先アドレスを対にし、デバッグ用の命令
アドレスとこれに対応するマイクロ命令アドレスを対に
して、合わせて記憶する分岐ヒストリテーブルを有する
データ処理装置の分岐ヒストリテーブルを用いたデバッ
グ回路において、デバッグ開始までの分岐命令の検出回
数を記憶するメモリと、デバッグ用の命令アドレスとこ
れに対応するマイクロ命令アドレスが命令アドレスの出
現回数の組み合わせにより、命令語の個別ステップに対
して停止信号を出力する停止手段を有することを特徴と
する。
ルを用いたデバッグ回路は、分岐命令のアドレスとこれ
に対応する分岐先アドレスを対にし、デバッグ用の命令
アドレスとこれに対応するマイクロ命令アドレスを対に
して、合わせて記憶する分岐ヒストリテーブルを有する
データ処理装置の分岐ヒストリテーブルを用いたデバッ
グ回路において、デバッグ開始までの分岐命令の検出回
数を記憶するメモリと、デバッグ用の命令アドレスとこ
れに対応するマイクロ命令アドレスが命令アドレスの出
現回数の組み合わせにより、命令語の個別ステップに対
して停止信号を出力する停止手段を有することを特徴と
する。
【００１６】また、合わせて記憶する分岐ヒストリテー
ブルは、命令アドレスレジスタを含み、分岐命令のアド
レスとデバッグ用の命令アドレスとを記憶する第１の記
憶手段と、分岐先アドレスレジスタを含み、前記第１の
記憶手段の記憶された分岐命令のアドレスに対応する分
岐先アドレスと、デバッグ用の命令アドレスに対応する
マイクロ命令アドレスを記憶する第２の記憶手段と、記
憶された命令アドレスが分岐命令のアドレスかあるいは
デバッグ用の命令アドレスかを区別して記憶する第３の
記憶手段を有する。
ブルは、命令アドレスレジスタを含み、分岐命令のアド
レスとデバッグ用の命令アドレスとを記憶する第１の記
憶手段と、分岐先アドレスレジスタを含み、前記第１の
記憶手段の記憶された分岐命令のアドレスに対応する分
岐先アドレスと、デバッグ用の命令アドレスに対応する
マイクロ命令アドレスを記憶する第２の記憶手段と、記
憶された命令アドレスが分岐命令のアドレスかあるいは
デバッグ用の命令アドレスかを区別して記憶する第３の
記憶手段を有する。
【００１７】また、分岐ヒストリテーブルは、分岐命令
のアドレスの代わりに装置を停止させたいデバッグ用の
命令アドレスを記憶する第１の記憶手段と、分岐命令の
分岐先アドレスの代わりに前記デバッグ用の命令アドレ
スで示される命令語の停止させたいマイクロ命令アドレ
スを記憶する第２の記憶手段と、記憶された命令アドレ
スが分岐命令のアドレスかあるいはデバッグ用の命令ア
ドレスかを区別して記憶する第３の記憶手段を有するも
のでも良い。
のアドレスの代わりに装置を停止させたいデバッグ用の
命令アドレスを記憶する第１の記憶手段と、分岐命令の
分岐先アドレスの代わりに前記デバッグ用の命令アドレ
スで示される命令語の停止させたいマイクロ命令アドレ
スを記憶する第２の記憶手段と、記憶された命令アドレ
スが分岐命令のアドレスかあるいはデバッグ用の命令ア
ドレスかを区別して記憶する第３の記憶手段を有するも
のでも良い。
【００１８】また、デバッグ開始までの分岐命令の検出
回数を記憶するメモリは、何回目の一致でデバッグ割り
込みを発生するかを記憶する第４の記憶手段を有する。
回数を記憶するメモリは、何回目の一致でデバッグ割り
込みを発生するかを記憶する第４の記憶手段を有する。
【００１９】更に、命令アドレスと対応するマイクロ命
令アドレスが命令アドレスの出現回数の組み合わせによ
り、命令語の個別ステップに対して停止信号を出力する
停止手段は、分岐ヒストリテーブルとデバッグ開始まで
の分岐命令の検出回数を記憶するメモリを参照して、現
在実行中の命令アドレスがデバッグ対象命令アドレスで
あり、かつ、現在実行中のマイクロ命令アドレスがデバ
ッグ対象のマイクロ命令アドレスであり、かつ、命令ア
ドレスがデバッグ用のアドレスであり、さらに、デバッ
グ割り込みの回数であることを検出してデバッグ割り込
みの停止指示を送出する。
令アドレスが命令アドレスの出現回数の組み合わせによ
り、命令語の個別ステップに対して停止信号を出力する
停止手段は、分岐ヒストリテーブルとデバッグ開始まで
の分岐命令の検出回数を記憶するメモリを参照して、現
在実行中の命令アドレスがデバッグ対象命令アドレスで
あり、かつ、現在実行中のマイクロ命令アドレスがデバ
ッグ対象のマイクロ命令アドレスであり、かつ、命令ア
ドレスがデバッグ用のアドレスであり、さらに、デバッ
グ割り込みの回数であることを検出してデバッグ割り込
みの停止指示を送出する。
【００２０】本発明の分岐ヒストリテーブルを用いたデ
バッグ回路は、分岐命令のアドレスと該分岐命令の分岐
先アドレスを対にして記憶する分岐ヒストリテーブルを
有するデータ処理装置において、分岐ヒストリテーブル
に記憶された分岐命令のアドレスの代わりに装置を停止
させたいデバッグ用の命令アドレスを記憶する第１の記
憶手段（図２の３）と、分岐ヒストリテーブルに記憶さ
れた分岐命令の分岐先アドレスの代わりにデバッグ用の
命令アドレスで示される命令語の停止させたいマイクロ
命令アドレスを記憶する第２の記憶手段（図２の４）
と、分岐ヒストリテーブルの各エントリに対して、それ
に記憶された命令アドレスが分岐命令のアドレスかある
いはデバッグ用の命令アドレスかを示す第３の記憶手段
（図２の５）と、第３の記憶手段に対応し、何回目の一
致でデバッグ割り込みを発生するかを記憶する第４の記
憶手段（図２の１５）と、分岐ヒストリテーブルに記憶
された命令アドレスと命令取り出しアドレスを比較する
第１の比較回路（図２の６）と、第１の比較回路によっ
て命令取り出しアドレスと分岐ヒストリテーブルに記憶
された命令アドレスが一致したとき、その記憶された命
令アドレスが第１の記憶手段によってデバッグ用の命令
アドレスであることを示された場合、分岐ヒストリテー
ブルに記憶された命令アドレスを保持する第１のレジス
タ手段（図２の２０）と、第１の比較回路によって命令
取り出しアドレスと分岐ヒストリテーブルに記憶された
命令アドレスが一致したとき、その記憶された命令アド
レスが第１の記憶手段によってデバッグ用の命令アドレ
スであることを示された場合、分岐ヒストリテーブルに
記憶されたマイクロ命令アドレスを保持し、そうでない
場合、分岐ヒストリテーブルに保持された分岐先アドレ
スを保持する第２のレジスタ手段（図２の１２）と、第
１および第２のレジスタ手段に対応して、第４の記憶手
段から出力されたデバッグ割り込み発生までの一致回数
を保持する第３のレジスタ手段（図２の１６）と、レジ
スタ手段に対して、その保持された命令アドレスがデバ
ッグ用のアドレスか、あるいは、予測される分岐先アド
レスかを示すアドレス情報表示手段（図２の１０および
１１）と、第１のレジスタ手段に保持された命令アドレ
スと現在実行中の命令アドレスを比較する第２の比較回
路（図２の１３）と、第２のレジスタ手段に保持された
マイクロ命令アドレスと現在実行中の命令語のマイクロ
命令アドレスとを比較する第３の比較回路（図２の２
１）と、第２の比較回路により、現在実行中の命令アド
レスがデバッグ対象命令アドレスであることが示され、
かつ、第３の比較回路により現在実行中のマイクロ命令
アドレスがデバッグ対象のマイクロ命令アドレスである
ことがしめされ、かつ、アドレス情報表示手段によりそ
の保持されたアドレスがデバッグ用のアドレスであると
示され、さらに、第３のレジスタ手段によりデバッグ割
り込みの回数であることが示された場合、装置の停止指
示を送出し、第３のレジスタ手段がデバッグ割り込みの
回数を示していない場合は、第３のレジスタ手段の保持
するデバッグ割り込みの回数を更新して第３のレジスタ
手段に書き戻す装置停止手段（図２の１７、１４、１
８）とを含む。
バッグ回路は、分岐命令のアドレスと該分岐命令の分岐
先アドレスを対にして記憶する分岐ヒストリテーブルを
有するデータ処理装置において、分岐ヒストリテーブル
に記憶された分岐命令のアドレスの代わりに装置を停止
させたいデバッグ用の命令アドレスを記憶する第１の記
憶手段（図２の３）と、分岐ヒストリテーブルに記憶さ
れた分岐命令の分岐先アドレスの代わりにデバッグ用の
命令アドレスで示される命令語の停止させたいマイクロ
命令アドレスを記憶する第２の記憶手段（図２の４）
と、分岐ヒストリテーブルの各エントリに対して、それ
に記憶された命令アドレスが分岐命令のアドレスかある
いはデバッグ用の命令アドレスかを示す第３の記憶手段
（図２の５）と、第３の記憶手段に対応し、何回目の一
致でデバッグ割り込みを発生するかを記憶する第４の記
憶手段（図２の１５）と、分岐ヒストリテーブルに記憶
された命令アドレスと命令取り出しアドレスを比較する
第１の比較回路（図２の６）と、第１の比較回路によっ
て命令取り出しアドレスと分岐ヒストリテーブルに記憶
された命令アドレスが一致したとき、その記憶された命
令アドレスが第１の記憶手段によってデバッグ用の命令
アドレスであることを示された場合、分岐ヒストリテー
ブルに記憶された命令アドレスを保持する第１のレジス
タ手段（図２の２０）と、第１の比較回路によって命令
取り出しアドレスと分岐ヒストリテーブルに記憶された
命令アドレスが一致したとき、その記憶された命令アド
レスが第１の記憶手段によってデバッグ用の命令アドレ
スであることを示された場合、分岐ヒストリテーブルに
記憶されたマイクロ命令アドレスを保持し、そうでない
場合、分岐ヒストリテーブルに保持された分岐先アドレ
スを保持する第２のレジスタ手段（図２の１２）と、第
１および第２のレジスタ手段に対応して、第４の記憶手
段から出力されたデバッグ割り込み発生までの一致回数
を保持する第３のレジスタ手段（図２の１６）と、レジ
スタ手段に対して、その保持された命令アドレスがデバ
ッグ用のアドレスか、あるいは、予測される分岐先アド
レスかを示すアドレス情報表示手段（図２の１０および
１１）と、第１のレジスタ手段に保持された命令アドレ
スと現在実行中の命令アドレスを比較する第２の比較回
路（図２の１３）と、第２のレジスタ手段に保持された
マイクロ命令アドレスと現在実行中の命令語のマイクロ
命令アドレスとを比較する第３の比較回路（図２の２
１）と、第２の比較回路により、現在実行中の命令アド
レスがデバッグ対象命令アドレスであることが示され、
かつ、第３の比較回路により現在実行中のマイクロ命令
アドレスがデバッグ対象のマイクロ命令アドレスである
ことがしめされ、かつ、アドレス情報表示手段によりそ
の保持されたアドレスがデバッグ用のアドレスであると
示され、さらに、第３のレジスタ手段によりデバッグ割
り込みの回数であることが示された場合、装置の停止指
示を送出し、第３のレジスタ手段がデバッグ割り込みの
回数を示していない場合は、第３のレジスタ手段の保持
するデバッグ割り込みの回数を更新して第３のレジスタ
手段に書き戻す装置停止手段（図２の１７、１４、１
８）とを含む。
【００２１】本発明の分岐ヒストリテーブルを用いたデ
バッグ回路は、分岐ヒストリテーブルに記憶される分岐
命令のアドレスの代わりにデバッグ対象の命令アドレス
を、分岐先アドレスの代わりにデバッグ対象の命令中の
マイクロ命令アドレスを記憶させ、さらに、デバッグ開
始までの検出回数を記憶させるメモリを追加することに
より、命令アドレスとそのマイクロ命令アドレスとその
出現回数の組み合わせで、命令語の個別ステップに対し
てトラップを仕掛けることができるようになり、細かい
デバッグが可能となる。
バッグ回路は、分岐ヒストリテーブルに記憶される分岐
命令のアドレスの代わりにデバッグ対象の命令アドレス
を、分岐先アドレスの代わりにデバッグ対象の命令中の
マイクロ命令アドレスを記憶させ、さらに、デバッグ開
始までの検出回数を記憶させるメモリを追加することに
より、命令アドレスとそのマイクロ命令アドレスとその
出現回数の組み合わせで、命令語の個別ステップに対し
てトラップを仕掛けることができるようになり、細かい
デバッグが可能となる。
【００２２】
【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。
して説明する。
【００２３】図１は本発明の実施の形態の構成を表すブ
ロック図である。本発明の実施の形態は、分岐ヒストリ
テーブル６０と、デバッグ開始までの分岐命令の検出回
数を記憶するメモリ１５と、デバッグ用の命令アドレス
とこれに対応するマイクロ命令アドレスが命令アドレス
の出現回数の組み合わせにより、命令語の個別ステップ
に対して停止信号出力回路７０から構成されている。
ロック図である。本発明の実施の形態は、分岐ヒストリ
テーブル６０と、デバッグ開始までの分岐命令の検出回
数を記憶するメモリ１５と、デバッグ用の命令アドレス
とこれに対応するマイクロ命令アドレスが命令アドレス
の出現回数の組み合わせにより、命令語の個別ステップ
に対して停止信号出力回路７０から構成されている。
【００２４】分岐ヒストリテーブル６０は、命令アドレ
スレジスタを含み、分岐命令のアドレスとデバッグ用の
命令アドレスとを記憶する分岐アドレスメモリ３０と、
分岐先アドレスレジスタを含み、分岐アドレスメモリ３
０に記憶された分岐命令のアドレスに対応する分岐先ア
ドレスと、デバッグ用の命令アドレスに対応するマイク
ロ命令アドレスを記憶する分岐先アドレスメモリ４０
と、記憶された命令アドレスが分岐命令のアドレスかあ
るいはデバッグ用の命令アドレスかを区別して記憶する
デバッグ情報メモリ５０により構成されている。
スレジスタを含み、分岐命令のアドレスとデバッグ用の
命令アドレスとを記憶する分岐アドレスメモリ３０と、
分岐先アドレスレジスタを含み、分岐アドレスメモリ３
０に記憶された分岐命令のアドレスに対応する分岐先ア
ドレスと、デバッグ用の命令アドレスに対応するマイク
ロ命令アドレスを記憶する分岐先アドレスメモリ４０
と、記憶された命令アドレスが分岐命令のアドレスかあ
るいはデバッグ用の命令アドレスかを区別して記憶する
デバッグ情報メモリ５０により構成されている。
【００２５】停止信号出力回路７０は、前記分岐ヒスト
リテーブルとデバッグ開始までの分岐命令の検出回数を
記憶するメモリ１５を参照して、デバッグアドレスレジ
スタ２０と、その現在実行中の命令アドレスがデバッグ
対象命令アドレスであることを出力するデバッグアドレ
ス比較器１−１３と、予測分岐先アドレスレジスタ１２
と、その現在実行中のマイクロ命令アドレスがデバッグ
対象のマイクロ命令アドレスであることを出力するデバ
ッグアドレス比較器２−２１と、デバッグ割り込みの回
数のデバッグカウンタ１６と、デバッグ回数比較器１７
と、デバッグカウント減算器１８とにより構成され、デ
バッグ割り込みの停止指示を送出する。
リテーブルとデバッグ開始までの分岐命令の検出回数を
記憶するメモリ１５を参照して、デバッグアドレスレジ
スタ２０と、その現在実行中の命令アドレスがデバッグ
対象命令アドレスであることを出力するデバッグアドレ
ス比較器１−１３と、予測分岐先アドレスレジスタ１２
と、その現在実行中のマイクロ命令アドレスがデバッグ
対象のマイクロ命令アドレスであることを出力するデバ
ッグアドレス比較器２−２１と、デバッグ割り込みの回
数のデバッグカウンタ１６と、デバッグ回数比較器１７
と、デバッグカウント減算器１８とにより構成され、デ
バッグ割り込みの停止指示を送出する。
【００２６】図２は本発明の具体的な実施例の構成を示
すブロック図である。本発明の具体的な実施例は、命令
アドレスレジスタ（ＩＡＲ）１と、分岐先アドレスレジ
スタ（ＢＤＡＲ）２と、分岐アドレスアレイ（ＢＡＡ）
３と、分岐先アドレスアレイ（ＤＡＡ）４と、デバッグ
情報アレイ（ＤＩＡ）５と、アドレス比較器（ＢＡＣ）
６と、 ＮＯＴ回路７ と、ＡＮＤ回路８および９と、予
測分岐先検出フラグ（ＰＡＦＦ）１０と、デバッグアド
レス検出フラグ（ＤＡＦＦ）１１と、予測分岐先アドレ
スレジスタ（ＰＢＤＡＲ）１２と、デバッグアドレス比
較器１（ＤＡＣｌ）１３と、ＡＮＤ回路１４と、デバッ
グカウントアレイ（ＤＣＡ）１５と、デバッグカウンタ
（ＤＣ）１６と、デバッグ回数比較器（ＤＣＣ）１７
と、デバッグカウント減算器（ＤＣＤ）１８と、デバッ
グカウンタ選択回路（ＤＣＡＡＳ）１９と、デバッグア
ドレスレジスタ（ＤＡＲ）２０と、デバッグ情報レジス
タ（ＤＩＲ）２２により構成されている。
すブロック図である。本発明の具体的な実施例は、命令
アドレスレジスタ（ＩＡＲ）１と、分岐先アドレスレジ
スタ（ＢＤＡＲ）２と、分岐アドレスアレイ（ＢＡＡ）
３と、分岐先アドレスアレイ（ＤＡＡ）４と、デバッグ
情報アレイ（ＤＩＡ）５と、アドレス比較器（ＢＡＣ）
６と、 ＮＯＴ回路７ と、ＡＮＤ回路８および９と、予
測分岐先検出フラグ（ＰＡＦＦ）１０と、デバッグアド
レス検出フラグ（ＤＡＦＦ）１１と、予測分岐先アドレ
スレジスタ（ＰＢＤＡＲ）１２と、デバッグアドレス比
較器１（ＤＡＣｌ）１３と、ＡＮＤ回路１４と、デバッ
グカウントアレイ（ＤＣＡ）１５と、デバッグカウンタ
（ＤＣ）１６と、デバッグ回数比較器（ＤＣＣ）１７
と、デバッグカウント減算器（ＤＣＤ）１８と、デバッ
グカウンタ選択回路（ＤＣＡＡＳ）１９と、デバッグア
ドレスレジスタ（ＤＡＲ）２０と、デバッグ情報レジス
タ（ＤＩＲ）２２により構成されている。
【００２７】命令アドレスレジスタ（ＩＡＲ）１は、予
測分岐先アドレス索引時の命令取り出しアドレスまたは
分岐命令アドレス登録時の分岐命令アドレス、あるいは
デバッグ対象アドレス登録時のデバッグ対象命令アドレ
スを保持するレジスタであり、信号線１０１を介してＡ
ＤＡ（図示せず）より送出される命令アドレスを受け、
その下位ビットをメモリのアドレスとして信号線１０４
を介して分岐アドレスアレイ（ＢＡＡ）３と、分岐先ア
ドレスアレイ（ＤＡＡ）４と、デバッグ情報アレイ（Ｄ
ＩＡ）５と、デバッグカウントアレイ（ＤＣＡ）１５
に、また、その上位ビットをＢＡＡ４の書き込みデータ
およびアドレス比較器（ＢＡＣ）６の比較対象として信
号線１０３を介して送出する。
測分岐先アドレス索引時の命令取り出しアドレスまたは
分岐命令アドレス登録時の分岐命令アドレス、あるいは
デバッグ対象アドレス登録時のデバッグ対象命令アドレ
スを保持するレジスタであり、信号線１０１を介してＡ
ＤＡ（図示せず）より送出される命令アドレスを受け、
その下位ビットをメモリのアドレスとして信号線１０４
を介して分岐アドレスアレイ（ＢＡＡ）３と、分岐先ア
ドレスアレイ（ＤＡＡ）４と、デバッグ情報アレイ（Ｄ
ＩＡ）５と、デバッグカウントアレイ（ＤＣＡ）１５
に、また、その上位ビットをＢＡＡ４の書き込みデータ
およびアドレス比較器（ＢＡＣ）６の比較対象として信
号線１０３を介して送出する。
【００２８】分岐先アドレスレジスタ（ＢＤＡＲ）２
は、ＩＡＲｌに保持された分岐先アドレスの登録時の分
岐命令アドレスに対応し、その分岐先アドレス、あるい
は、ＩＡＲ１に保持されたデバッグ対象命令アドレスに
対応し、デバッグ対象マイクロ命令アドレスを保持する
レジスタであり、信号線１０２を介してＡＤＡ（Addres
s Adder図示せず）より送出された分岐先アドレスを受
け、信号線１０５を介してＤＡＡ４にその書き込みデー
タとして送出する。
は、ＩＡＲｌに保持された分岐先アドレスの登録時の分
岐命令アドレスに対応し、その分岐先アドレス、あるい
は、ＩＡＲ１に保持されたデバッグ対象命令アドレスに
対応し、デバッグ対象マイクロ命令アドレスを保持する
レジスタであり、信号線１０２を介してＡＤＡ（Addres
s Adder図示せず）より送出された分岐先アドレスを受
け、信号線１０５を介してＤＡＡ４にその書き込みデー
タとして送出する。
【００２９】デバッグ情報レジスタ（ＤＩＲ）２２は、
デバッグ対象命令アドレス／マイクロ命令アドレスを分
岐ヒストリテーブルに設定するときは“１”を、それ以
外のときは“０”を保持するレジスタであり、信号線１
２６を介して、ＤＧＵ（Diagnostic Unit図示せず）よ
り送出されたデバッグ設定時かどうかの情報を受け、信
号線１２５を介してＤＩＡ５に送出する。
デバッグ対象命令アドレス／マイクロ命令アドレスを分
岐ヒストリテーブルに設定するときは“１”を、それ以
外のときは“０”を保持するレジスタであり、信号線１
２６を介して、ＤＧＵ（Diagnostic Unit図示せず）よ
り送出されたデバッグ設定時かどうかの情報を受け、信
号線１２５を介してＤＩＡ５に送出する。
【００３０】ＢＡＡ３はその分岐結果が成功であった分
岐命令のアドレスあるいはデバッグ対象命令アドレスを
記憶するメモリで、信号線１０４を介してＩＡＲ１より
送出される命令アドレスの下位ビットをアドレスとし
て、索引時には過去の分岐命令のアドレスあるいはデバ
ッグ対象命令アドレスを信号線１０６を介してＴＡＣ６
あるいはデバッグアドレスレジスタ（ＤＡＲ）２０に送
出し、登録時にはＩＡＲ１の上位ビットを信号線１０３
を介して受け、それを記憶する。
岐命令のアドレスあるいはデバッグ対象命令アドレスを
記憶するメモリで、信号線１０４を介してＩＡＲ１より
送出される命令アドレスの下位ビットをアドレスとし
て、索引時には過去の分岐命令のアドレスあるいはデバ
ッグ対象命令アドレスを信号線１０６を介してＴＡＣ６
あるいはデバッグアドレスレジスタ（ＤＡＲ）２０に送
出し、登録時にはＩＡＲ１の上位ビットを信号線１０３
を介して受け、それを記憶する。
【００３１】ＤＡＡ４は、ＢＡＡ３に対応して、その分
岐結果が成功であった分岐命令の分岐先アドレスあるい
はデバッグ対象マイクロ命令アドレスを記憶するメモリ
で、信号線１０４を介してＩＡＲ１より送出される命令
アドレスの下位ビットをアドレスとして、登録時には信
号線１０５を介してＢＤＡＲ２より送出される分岐命令
の分岐先アドレスを記憶し、索引時には過去の分岐命令
のアドレスあるいはデバッグ対象マイクロ命令アドレス
を信号線１０７を介して予測分岐先アドレスレジスタ
（ＰＢＤＡＲ）１２に送出する。
岐結果が成功であった分岐命令の分岐先アドレスあるい
はデバッグ対象マイクロ命令アドレスを記憶するメモリ
で、信号線１０４を介してＩＡＲ１より送出される命令
アドレスの下位ビットをアドレスとして、登録時には信
号線１０５を介してＢＤＡＲ２より送出される分岐命令
の分岐先アドレスを記憶し、索引時には過去の分岐命令
のアドレスあるいはデバッグ対象マイクロ命令アドレス
を信号線１０７を介して予測分岐先アドレスレジスタ
（ＰＢＤＡＲ）１２に送出する。
【００３２】ＤＩＡ５は、ＢＡＡ３に対応して、ＢＡＡ
３が記憶している命令アドレスが分岐命令のアドレス
か、あるいは、デバッグ用の命令アドレスかを記憶する
メモリであり、信号線１０４を介してＩＡＲ１より送出
される命令アドレスの下位ビットをアドレスとして、記
録時には信号線１２５を介してＤＩＲ２２によって送出
されるデバッグアドレス登録時かどうかの情報を記憶
し、索引時にはその情報を信号線１０８を介してＮＯＴ
回路７およびＡＮＤ回路９に送出する。
３が記憶している命令アドレスが分岐命令のアドレス
か、あるいは、デバッグ用の命令アドレスかを記憶する
メモリであり、信号線１０４を介してＩＡＲ１より送出
される命令アドレスの下位ビットをアドレスとして、記
録時には信号線１２５を介してＤＩＲ２２によって送出
されるデバッグアドレス登録時かどうかの情報を記憶
し、索引時にはその情報を信号線１０８を介してＮＯＴ
回路７およびＡＮＤ回路９に送出する。
【００３３】ＴＡＣ６は命令取り出しアドレスが過重の
分岐命令のアドレスあるいはデバッグアドレスと一致し
ているかどうかを検出する比較回路であり、信号線１０
３を介してＩＡＲ１より送出される命令アドレスの上位
ビットとＢＡＡ３より信号線１０６を介して送出される
命令アドレスを比較し、一致したかどうかの情報を信号
線１０９を介してＡＮＤ回路８および９に送出する。
分岐命令のアドレスあるいはデバッグアドレスと一致し
ているかどうかを検出する比較回路であり、信号線１０
３を介してＩＡＲ１より送出される命令アドレスの上位
ビットとＢＡＡ３より信号線１０６を介して送出される
命令アドレスを比較し、一致したかどうかの情報を信号
線１０９を介してＡＮＤ回路８および９に送出する。
【００３４】ＮＯＴ回路７は検出したアドレスの一致が
デバッグアドレスで無いことを示すための回路であり、
信号線１０８を介してＤＩＡ５より送出されたデバッグ
アドレスかどうかの信号を受け、デバッグアドレスであ
れば“０”を、そうでなければ“１”を信号線１１０を
介してＡＮＤ回路８に送出する。
デバッグアドレスで無いことを示すための回路であり、
信号線１０８を介してＤＩＡ５より送出されたデバッグ
アドレスかどうかの信号を受け、デバッグアドレスであ
れば“０”を、そうでなければ“１”を信号線１１０を
介してＡＮＤ回路８に送出する。
【００３５】ＡＮＤ回路８は予測分岐先アドレスが検出
されたかどうかを示すための回路であり、信号線１０９
を介してＴＡＣ６より送出されたアドレス比較結果と信
号線１１０を介してＮＯＴ回路７より送出されたデバッ
グアドレスでは無いという情報より、予測分岐先アドレ
スが検出されたことを信号線１１１を介して予測分岐先
検出フラグ（ＰＡＦＦ）１０に送出する。
されたかどうかを示すための回路であり、信号線１０９
を介してＴＡＣ６より送出されたアドレス比較結果と信
号線１１０を介してＮＯＴ回路７より送出されたデバッ
グアドレスでは無いという情報より、予測分岐先アドレ
スが検出されたことを信号線１１１を介して予測分岐先
検出フラグ（ＰＡＦＦ）１０に送出する。
【００３６】ＡＮＤ回路９はデバッグアドレスが検出さ
れたかどうかを示すための回路であり、信号線１０９を
介してＴＡＣ６より送出された第３アドレス比較結果と
信号線１０８を介してＤＩＡ５より送出されたデバッグ
アドレスであることを示す情報より、デバッグアドレス
が検出されたことを信号線１１２を介してデバッグアド
レス検出フラグ（ＤＡＦＦ）１１に送出する。
れたかどうかを示すための回路であり、信号線１０９を
介してＴＡＣ６より送出された第３アドレス比較結果と
信号線１０８を介してＤＩＡ５より送出されたデバッグ
アドレスであることを示す情報より、デバッグアドレス
が検出されたことを信号線１１２を介してデバッグアド
レス検出フラグ（ＤＡＦＦ）１１に送出する。
【００３７】ＰＡＦＦ１０は予測分岐先アドレスが検出
されたことを示すフラグであり、信号線１１１を介して
ＡＮＤ回路８より送出される予測分岐先アドレス検出情
報を受け、信号線１１７を介してＡＤＡ（図示せず）に
送出する。ＤＡＦＦ１１はデバッグアドレスが検出され
たことを示すフラグであり、信号線１１２を介してＡＮ
Ｄ回路９より送出されるデバッグアドレス検出情報を受
け、信号線１１８を介してＡＮＤ回路１４に送出する。
されたことを示すフラグであり、信号線１１１を介して
ＡＮＤ回路８より送出される予測分岐先アドレス検出情
報を受け、信号線１１７を介してＡＤＡ（図示せず）に
送出する。ＤＡＦＦ１１はデバッグアドレスが検出され
たことを示すフラグであり、信号線１１２を介してＡＮ
Ｄ回路９より送出されるデバッグアドレス検出情報を受
け、信号線１１８を介してＡＮＤ回路１４に送出する。
【００３８】ＤＡＲ２０はデバッグ対象の命令アドレス
を受けるレジスタであり、信号線１０６を介してＢＡＡ
３より送出されるデバッグ対象命令アドレスを受け、そ
の信号線１３６を介してデバッグアドレス比較器１（Ｄ
ＡＣｌ）１３に送出する。
を受けるレジスタであり、信号線１０６を介してＢＡＡ
３より送出されるデバッグ対象命令アドレスを受け、そ
の信号線１３６を介してデバッグアドレス比較器１（Ｄ
ＡＣｌ）１３に送出する。
【００３９】ＤＡＣｌ１３は現在実行している命令がデ
バッグ対象命令アドレスかどうかを検出する比較器であ
り、信号線１３６を介してＤＡＲ２０より送出されるデ
バッグ対象命令アドレスと信号線１３５を介してＥＸＵ
（Execution Unit図示せず）より送出される命令カウン
タ値を比較し、その結果を信号線１１５を介してＡＮＤ
回路１４に送出する。
バッグ対象命令アドレスかどうかを検出する比較器であ
り、信号線１３６を介してＤＡＲ２０より送出されるデ
バッグ対象命令アドレスと信号線１３５を介してＥＸＵ
（Execution Unit図示せず）より送出される命令カウン
タ値を比較し、その結果を信号線１１５を介してＡＮＤ
回路１４に送出する。
【００４０】ＰＢＤＡＲ１２は予測分岐先アドレス、あ
るいはデバッグ対象のマイクロ命令アドレスを受けるレ
ジスタであり、信号線１０７を開始ＤＡＡ４より送出さ
れる過去の分岐命令の分岐先アドレスあるいはデバッグ
対象マイクロ命令アドレスを受け、信号線１１３を介し
てＡＤＡ（図示せず）に予測分岐先アドレスを、また、
デバッグ対象マイクロ命令アドレスをデバッグアドレス
比較器２（ＤＡＣ２）２１に送出する。
るいはデバッグ対象のマイクロ命令アドレスを受けるレ
ジスタであり、信号線１０７を開始ＤＡＡ４より送出さ
れる過去の分岐命令の分岐先アドレスあるいはデバッグ
対象マイクロ命令アドレスを受け、信号線１１３を介し
てＡＤＡ（図示せず）に予測分岐先アドレスを、また、
デバッグ対象マイクロ命令アドレスをデバッグアドレス
比較器２（ＤＡＣ２）２１に送出する。
【００４１】ＤＡＣ２２１は現在実行している命令がデ
バッグ対象マクロ命令アドレスかどうかを検出する比較
器であり、信号線１１３を介してＰＢＤＡＲ１５より送
出されるデバッグ対象マイクロ命令アドレスと信号線１
１４を介してＥＸＵ（図示せず）より送出されるマイク
ロ命令カウンタ値を比較し、その結果を信号線１２４を
介してＡＮＤ回路１４に送出する。
バッグ対象マクロ命令アドレスかどうかを検出する比較
器であり、信号線１１３を介してＰＢＤＡＲ１５より送
出されるデバッグ対象マイクロ命令アドレスと信号線１
１４を介してＥＸＵ（図示せず）より送出されるマイク
ロ命令カウンタ値を比較し、その結果を信号線１２４を
介してＡＮＤ回路１４に送出する。
【００４２】ＤＣＡ１５はデバッグ割り込みを行うまで
の回数を保持するメモリであり、信号線１０３を介して
ＩＡＲ１より示されたアドレスからデバッグ割り込みま
での回数を信号線１１９を介してデバッグカウンタ選択
回路（ＤＣＳ）１９に送出する。
の回数を保持するメモリであり、信号線１０３を介して
ＩＡＲ１より示されたアドレスからデバッグ割り込みま
での回数を信号線１１９を介してデバッグカウンタ選択
回路（ＤＣＳ）１９に送出する。
【００４３】ＤＣＳ１９はデバッグ回数を選択する回路
であり、信号線１１９を介し、ＤＣＡ１５より送出され
たデバッグ割り込みまでの回数および、デバッグカウン
ト減算器（ＤＣＤ）１８からの減算後のデバッグ割り込
みまでの回数を受け、デバッグアドレス検出時の時は、
ＤＣＤ１８の出力を、そうでない場合はＤＣＡ１５の出
力を選択し、信号線１２３を介しデバッグカウンタ（Ｄ
Ｃ）１６に送出する。
であり、信号線１１９を介し、ＤＣＡ１５より送出され
たデバッグ割り込みまでの回数および、デバッグカウン
ト減算器（ＤＣＤ）１８からの減算後のデバッグ割り込
みまでの回数を受け、デバッグアドレス検出時の時は、
ＤＣＤ１８の出力を、そうでない場合はＤＣＡ１５の出
力を選択し、信号線１２３を介しデバッグカウンタ（Ｄ
Ｃ）１６に送出する。
【００４４】ＤＣ１６はＤＡＲ１１、ＰＢＤＡＲ１２に
対応してそのデバッグ割り込みまでの回数を受けるレジ
スタであり、信号線１２３を介してＤＣＳ１９より送出
されたデバッグまでの回数を受け、信号線１２２を介し
てデバッグ回数比較器（ＤＣＣ）１７およびＤＣＤ１９
に送出する。
対応してそのデバッグ割り込みまでの回数を受けるレジ
スタであり、信号線１２３を介してＤＣＳ１９より送出
されたデバッグまでの回数を受け、信号線１２２を介し
てデバッグ回数比較器（ＤＣＣ）１７およびＤＣＤ１９
に送出する。
【００４５】ＤＣＤ１８は次回デバッグ割り込みまでの
回数を修正するための減算回路であり、信号線１２２を
介してＤＣ１６より送出されるデバッグ割り込みまでの
回数を受け、その１減算した値を信号線１２１を介して
ＤＣＳ１９に送出する。
回数を修正するための減算回路であり、信号線１２２を
介してＤＣ１６より送出されるデバッグ割り込みまでの
回数を受け、その１減算した値を信号線１２１を介して
ＤＣＳ１９に送出する。
【００４６】ＤＣＣｌ７は現在がデバッグ割り込みの回
数かどうかを検出する比較回路であり、信号線１２２を
介してＤＣ１６より送出されるデバッグ割り込みまでの
回数が“０”であった場合“１”を、そうでない場合
“０”を信号線１２０を介してＡＮＤ回路１４に送出す
る。
数かどうかを検出する比較回路であり、信号線１２２を
介してＤＣ１６より送出されるデバッグ割り込みまでの
回数が“０”であった場合“１”を、そうでない場合
“０”を信号線１２０を介してＡＮＤ回路１４に送出す
る。
【００４７】ＡＮＤ回路１４は今実行している命令がデ
バッグ対象であることを検出したという信号を生成する
ための回路であり、信号線１１８を介してＤＡＦＦ１１
より送出されるデバッグ対象の命令アドレスおよびマイ
クロ命令アドレスがＤＡＲ２０およびＰＢＤＡＲ１２に
保持されているということを示す情報と、信号線１１５
を介してＤＡＣ１１３より送出される現在の命令カウン
タ値がデバッグ対象命令アドレスであることを示す情報
と、信号線１２４を介してＤＡＣ２２１より送出される
現在のマイクロ命令カウンタ値がデバッグ対象マイクロ
命令アドレスであることを示す情報と、信号線１２０を
介してＤＣＣ１７より送出される現在がデバッグ割り込
みの回数であることを示す情報から、今実行している命
令で装置を停止することを示す情報を信号線１１６を介
してＤＧＵ（図示せず）に送出する。
バッグ対象であることを検出したという信号を生成する
ための回路であり、信号線１１８を介してＤＡＦＦ１１
より送出されるデバッグ対象の命令アドレスおよびマイ
クロ命令アドレスがＤＡＲ２０およびＰＢＤＡＲ１２に
保持されているということを示す情報と、信号線１１５
を介してＤＡＣ１１３より送出される現在の命令カウン
タ値がデバッグ対象命令アドレスであることを示す情報
と、信号線１２４を介してＤＡＣ２２１より送出される
現在のマイクロ命令カウンタ値がデバッグ対象マイクロ
命令アドレスであることを示す情報と、信号線１２０を
介してＤＣＣ１７より送出される現在がデバッグ割り込
みの回数であることを示す情報から、今実行している命
令で装置を停止することを示す情報を信号線１１６を介
してＤＧＵ（図示せず）に送出する。
【００４８】次に本例の動作について簡単に説明する。
【００４９】最初に分岐命令の登録時の動作について説
明する。
明する。
【００５０】分岐命令でその分岐結果が成功であった場
合、その分岐命令のアドレスがＩＡＲ１に、また、その
分岐先アドレスがＢＤＡＲ２にセットされる。そうし
て、その対でＢＡＡ３およびＤＡＡ４に記録される。
合、その分岐命令のアドレスがＩＡＲ１に、また、その
分岐先アドレスがＢＤＡＲ２にセットされる。そうし
て、その対でＢＡＡ３およびＤＡＡ４に記録される。
【００５１】つぎに通常の命令取り出し時の動作につい
て説明する。
て説明する。
【００５２】命令取り出し時はその取り出しアドレスが
ＩＡＲ１にセットされる。そうしてそのアドレスとＢＡ
Ａ３に配線されている過去に分岐が成功した分岐命令の
アドレスをＢＡＣ６で比較し、一致した場合信号線１０
９が“１”になる。このときこのアドレスがデバッグア
ドレスでないことよりＤＩＡ５より送出されるデバッグ
アドレス情報は“０”となりＰＡＦＦ１０がセットさ
れ、同時に信号線１０７を介してＤＡＡ４より送出され
る過去の分岐命令の分岐先アドレスを予測される分岐先
アドレスとしてＰＢＤＡＲ１２にセットされる。そうし
てその情報がＡＤＡ（図示せず）に伝えられＡＤＡはそ
の予測分岐先アドレスから命令取り出しを開始する。
ＩＡＲ１にセットされる。そうしてそのアドレスとＢＡ
Ａ３に配線されている過去に分岐が成功した分岐命令の
アドレスをＢＡＣ６で比較し、一致した場合信号線１０
９が“１”になる。このときこのアドレスがデバッグア
ドレスでないことよりＤＩＡ５より送出されるデバッグ
アドレス情報は“０”となりＰＡＦＦ１０がセットさ
れ、同時に信号線１０７を介してＤＡＡ４より送出され
る過去の分岐命令の分岐先アドレスを予測される分岐先
アドレスとしてＰＢＤＡＲ１２にセットされる。そうし
てその情報がＡＤＡ（図示せず）に伝えられＡＤＡはそ
の予測分岐先アドレスから命令取り出しを開始する。
【００５３】最後にデバッグ時の動作について説明す
る。
る。
【００５４】まず、デバッグ対象命令アドレス／マイク
ロ命令アドレスを設定する時は、ＩＡＲ１にデバッグ対
象命令アドレスが、ＢＤＡＲ２にデバッグ対象マイクロ
命令アドレスが、ＤＩＲ２２にデバッグ対象アドレスを
書き込むことを示すために“１”を設定し、デバッグ割
り込みまでの回数をＤＣ１６に設定することにより、Ｂ
ＡＡ３にデバッグアドレスが、さらに、ＢＤＡＲ２にデ
バッグ対象マイクロ命令アドレスが書き込まれ、それと
同時にＤＩＡ５にそのエントリにデバッグ情報を書き込
んだことを示すために“１”が、デバッグ割り込みまで
の回数がＤＣＡ１５に書き込まれる。命令取り出し時は
通常と同様にＩＡＲ１に命令取り出しアドレスがセット
されるが、その時のＢＡＡ３のアドレスがデバッグアド
レスであった場合、信号線１０８にＤＩＡ５から“１”
が送出される。これによりＤＡＦＦ１１がセットされ、
これと同時にデバッグ対象命令アドレスがＤＡＲ１２
に、デバッグ対象マイクロ命令アドレスがＰＢＤＡＲ１
２に、デバッグ割り込みまでの回数がＤＣ１６にセット
される。この後、ＤＡＲ１２に保持されたデバッグ対象
アドレスと命令カウンタ値が、ＰＢＤＡＲ１２に保持さ
れたデバッグ対象マイクロ命令アドレスとマイクロ命令
カウンタ値がそれぞれ比較され、両方が一致した場合、
ＤＣ１６が示すデバッグ割り込みまでの回数が“０”で
あった場合、装置を停止する指示信号が信号線１１６を
介してＤＧＵ（図示せず）に送出される。ＤＣ１６の値
が“０”でなかった場合はその値を１減算した値がＤＣ
１６に書き戻され、次回のアドレス一致まで保持され
る。
ロ命令アドレスを設定する時は、ＩＡＲ１にデバッグ対
象命令アドレスが、ＢＤＡＲ２にデバッグ対象マイクロ
命令アドレスが、ＤＩＲ２２にデバッグ対象アドレスを
書き込むことを示すために“１”を設定し、デバッグ割
り込みまでの回数をＤＣ１６に設定することにより、Ｂ
ＡＡ３にデバッグアドレスが、さらに、ＢＤＡＲ２にデ
バッグ対象マイクロ命令アドレスが書き込まれ、それと
同時にＤＩＡ５にそのエントリにデバッグ情報を書き込
んだことを示すために“１”が、デバッグ割り込みまで
の回数がＤＣＡ１５に書き込まれる。命令取り出し時は
通常と同様にＩＡＲ１に命令取り出しアドレスがセット
されるが、その時のＢＡＡ３のアドレスがデバッグアド
レスであった場合、信号線１０８にＤＩＡ５から“１”
が送出される。これによりＤＡＦＦ１１がセットされ、
これと同時にデバッグ対象命令アドレスがＤＡＲ１２
に、デバッグ対象マイクロ命令アドレスがＰＢＤＡＲ１
２に、デバッグ割り込みまでの回数がＤＣ１６にセット
される。この後、ＤＡＲ１２に保持されたデバッグ対象
アドレスと命令カウンタ値が、ＰＢＤＡＲ１２に保持さ
れたデバッグ対象マイクロ命令アドレスとマイクロ命令
カウンタ値がそれぞれ比較され、両方が一致した場合、
ＤＣ１６が示すデバッグ割り込みまでの回数が“０”で
あった場合、装置を停止する指示信号が信号線１１６を
介してＤＧＵ（図示せず）に送出される。ＤＣ１６の値
が“０”でなかった場合はその値を１減算した値がＤＣ
１６に書き戻され、次回のアドレス一致まで保持され
る。
【００５５】
【発明の効果】本発明のデバッグ回路は、分岐ヒストリ
テーブルを利用することにより、複数の命令アドレスと
そのマイクロ命令アドレスに対してデバッグを指示で
き、さらにその出現回数までも指定することができるの
で、少ないハードウェアの追加で細かい設定で装置の停
止を指示することができると言う効果がある。
テーブルを利用することにより、複数の命令アドレスと
そのマイクロ命令アドレスに対してデバッグを指示で
き、さらにその出現回数までも指定することができるの
で、少ないハードウェアの追加で細かい設定で装置の停
止を指示することができると言う効果がある。
【図１】本発明の実施の形態の構成を表すブロック図で
ある。
ある。
【図２】本発明の具体的な実施例の構成を示すブロック
図である。
図である。
【図３】従来の一実施例の構成を示す図である。
【図４】従来の他の実施例の構成を示す図である。
１ 命令アドレスレジスタ（ＩＡＲ） ２ 分岐先アドレスレジスタ（ＢＤＡＲ） ３ 分岐アドレスアレイ（ＢＡＡ） ４ 分岐先アドレスアレイ（ＤＡＡ） ５ デバッグ情報アレイ（ＤＩＡ） ６ アドレス比較器（ＴＡＣ） ７ ＮＯＴ回路 ８、９、１４ ＡＮＤ回路 １０ 予測分岐先検出フラグ（ＰＡＦＦ） １１ デバッグアドレス検出フラグ（ＤＡＦＦ） １２ 予測分岐先アドレスレジスタ（ＰＢＤＡＲ） １３ デバッグアドレス比較器１（ＤＡＣｌ） １５ デバッグカウンタアレイ（ＤＣＡ） １６ デバッグカウンタ（ＤＣ） １７ デバッグ回数比較器（ＤＣＣ） １８ デバッグカウント減算器（ＤＣＤ） １９ デバッグカウンタ選択回路（ＤＣＡＡＳ） ２０ デバッグアドレスレジスタ（ＤＡＲ） ２１ デバッグアドレス比較器２（ＤＡＣ２） ２２ デバッグ情報レジスタ（ＤＩＲ） ３０ 分岐アドレスメモリ ４０ 分岐先アドレスメモリ ５０ デバッグ情報メモリ ６０ ヒストリテーブル ７０ 停止信号出力回路
Claims (6)
- 【請求項１】 分岐命令のアドレスとこれに対応する分
岐先アドレスを対にし、デバッグ用の命令アドレスとこ
れに対応するマイクロ命令アドレスを対にして、合わせ
て記憶する分岐ヒストリテーブルを有するデータ処理装
置の分岐ヒストリテーブルを用いたデバッグ回路におい
て、 デバッグ開始までの分岐命令の検出回数を記憶するメモ
リと、 デバッグ用の命令アドレスとこれに対応するマイクロ命
令アドレスが命令アドレスの出現回数の組み合わせによ
り、命令語の個別ステップに対して停止信号を出力する
停止手段を有することを特徴とするヒストリテーブルを
用いたデバッグ回路。 - 【請求項２】 前記合わせて記憶する分岐ヒストリテー
ブルが、 命令アドレスレジスタを含み、分岐命令のアドレスとデ
バッグ用の命令アドレスとを記憶する第１の記憶手段
と、 分岐先アドレスレジスタを含み、前記第１の記憶手段の
記憶された分岐命令のアドレスに対応する分岐先アドレ
スと、デバッグ用の命令アドレスに対応するマイクロ命
令アドレスを記憶する第２の記憶手段と、 記憶された命令アドレスが分岐命令のアドレスかあるい
はデバッグ用の命令アドレスかを区別して記憶する第３
の記憶手段と、を有する請求項１記載の分岐ヒストリテ
ーブルを用いたデバッグ回路。 - 【請求項３】 前記合わせて記憶する分岐ヒストリテー
ブルが、 分岐命令のアドレスの代わりに装置を停止させたいデバ
ッグ用の命令アドレスを記憶する第１の記憶手段と、 分岐命令の分岐先アドレスの代わりに前記デバッグ用の
命令アドレスで示される命令語の停止させたいマイクロ
命令アドレスを記憶する第２の記憶手段と、 記憶された命令アドレスが分岐命令のアドレスかあるい
はデバッグ用の命令アドレスかを区別して記憶する第３
の記憶手段と、を有する請求項1記載の分岐ヒストリテ
ーブルを用いたデバッグ回路。 - 【請求項４】 デバッグ開始までの分岐命令の検出回数
を記憶するメモリが、 何回目の一致でデバッグ割り込みを発生するかを記憶す
る第４の記憶手段である請求項１記載の分岐ヒストリテ
ーブルを用いたデバッグ回路。 - 【請求項５】 前記命令アドレスと対応するマイクロ命
令アドレスが命令アドレスの出現回数の組み合わせによ
り、命令語の個別ステップに対して停止信号を出力する
停止手段が、 前記分岐ヒストリテーブルとデバッグ開始までの分岐命
令の検出回数を記憶するメモリを参照して、現在実行中
の命令アドレスがデバッグ対象命令アドレスであり、か
つ、現在実行中のマイクロ命令アドレスがデバッグ対象
のマイクロ命令アドレスであり、かつ、前記命令アドレ
スがデバッグ用のアドレスであり、さらに、デバッグ割
り込みの回数であることを検出してデバッグ割り込みの
停止指示を送出する停止手段である請求項１記載の分岐
ヒストリテーブルを用いたデバッグ回路。 - 【請求項６】 分岐命令のアドレスと該分岐命令の分岐
先アドレスを対にして記憶する分岐ヒストリテーブルを
有するデータ処理装置における、 前記分岐ヒストリテーブルに記憶された分岐命令のアド
レスの代わりに装置を停止させたいデバッグ用の命令ア
ドレスを記憶する第１の記憶手段と、 前記分岐ヒストリテーブルに記憶された分岐命令の分岐
先アドレスの代わりに前記デバッグ用の命令アドレスで
示される命令語の停止させたいマイクロ命令アドレスを
記憶する第２の記憶手段と、 前記分岐ヒストリテーブルの各エントリに対して、記憶
された命令アドレスが分岐命令のアドレスかあるいはデ
バッグ用の命令アドレスかを示す第３の記憶手段と、 前記分岐ヒストリテーブルに記憶された命令アドレスと
命令取り出しアドレスを比較する第１の比較回路と、 前記第１の比較回路によって命令取り出しアドレスと前
記分岐ヒストリテーブルに記憶された命令アドレスが一
致したとき、その記憶された命令アドレスが前記第１の
記憶手段によってデバッグ用の命令アドレスであること
を示された場合、前記分岐ヒストリテーブルに記憶され
た命令アドレスを保持する第１のレジスタ手段と、 前記第１の比較回路によって命令取り出しアドレスと前
記分岐ヒストリテーブルに記憶された命令アドレスが一
致したとき、その記憶された命令アドレスが前記第１の
記憶手段によってデバッグ用の命令アドレスであること
を示された場合、前記分岐ヒストリテーブルに記憶され
たマイクロ命令アドレスを保持し、デバッグ用の命令ア
ドレスでない場合、前記分岐ヒストリテーブルに保持さ
れた分岐先アドレスを保持する第２のレジスタ手段と、
を有する分岐ヒストリテーブルを用いたデバッグ回路に
おいて、 前記第３の記憶手段に対応し、何回目の一致でデバッグ
割り込みを発生するかを記憶する第４の記憶手段と、 前記第１および第２のレジスタ手段に対応して、第４の
記憶手段から出力されたデバッグ割り込み発生までの一
致回数を保持する第３のレジスタ手段と、 前記レジスタ手段に対して、その保持された命令アドレ
スがデバッグ用のアドレスか、あるいは、予測される分
岐先アドレスかを示すアドレス情報表示手段と、 前記第１のレジスタ手段に保持された命令アドレスと現
在実行中の命令アドレスを比較する第２の比較回路と、 前記第２のレジスタ手段に保持されたマイクロ命令アド
レスと現在実行中の命令語のマイクロ命令アドレスとを
比較する第３の比較回路と、 前記第２の比較回路により、現在実行中の命令アドレス
がデバッグ対象命令アドレスであることが示され、か
つ、前記第３の比較回路により現在実行中のマイクロ命
令アドレスがデバッグ対象のマイクロ命令アドレスであ
ることがしめされ、かつ、前記アドレス情報表示手段に
よりその保持されたアドレスがデバッグ用のアドレスで
あると示され、さらに、第３のレジスタ手段によりデバ
ッグ割り込みの回数であることが示された場合、装置の
停止指示を送出し、第３のレジスタ手段がデバッグ割り
込みの回数を示していない場合は、第３のレジスタ手段
の保持するデバッグ割り込みの回数を更新して前記第３
のレジスタ手段に書き戻す装置停止手段とから構成され
ることを特徴とする分岐ヒストリテーブルを用いたデバ
ッグ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9334583A JPH11167502A (ja) | 1997-12-04 | 1997-12-04 | 分岐ヒストリテーブルを用いたデバッグ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9334583A JPH11167502A (ja) | 1997-12-04 | 1997-12-04 | 分岐ヒストリテーブルを用いたデバッグ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11167502A true JPH11167502A (ja) | 1999-06-22 |
Family
ID=18279033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9334583A Pending JPH11167502A (ja) | 1997-12-04 | 1997-12-04 | 分岐ヒストリテーブルを用いたデバッグ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11167502A (ja) |
-
1997
- 1997-12-04 JP JP9334583A patent/JPH11167502A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11167502A (ja) | 分岐ヒストリテーブルを用いたデバッグ回路 | |
| JP3011166B2 (ja) | デバッグ回路 | |
| JPH05189231A (ja) | 命令フェッチにおけるエラー処理方式 | |
| JPH0962540A (ja) | 情報処理装置のデバッグ回路 | |
| JPH0512005A (ja) | 情報処理装置 | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JPH06103110A (ja) | ブレークポイント設定方式 | |
| JPH07225681A (ja) | 割込制御装置 | |
| JP2845780B2 (ja) | データ転送制御回路 | |
| JPS58222348A (ja) | 情報処理装置 | |
| JP2599805B2 (ja) | Ｄｍａコントローラ | |
| JPS62113239A (ja) | マイクロ命令生成方式 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPH01193942A (ja) | 信号処理回路の自己診断方式 | |
| JPH10214209A (ja) | デバッギング機能を有するデータ処理装置 | |
| JPS61290543A (ja) | エラ−発生装置 | |
| JPH0228724A (ja) | 分岐命令制御方式 | |
| JPH10143376A (ja) | 情報処理装置 | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| JPH02242444A (ja) | 情報処理装置のデバッグ機構 | |
| JPH02161538A (ja) | 情報処理装置のデバッグ機構 | |
| JPH0427574B2 (ja) | ||
| JPS58125152A (ja) | デ−タ処理装置 | |
| JPH05120080A (ja) | フアームウエア実行履歴記憶方式 | |
| JPH0527967A (ja) | 計算機システム |