JPH11163219A - 高周波複合回路基板およびその製造方法 - Google Patents
高周波複合回路基板およびその製造方法Info
- Publication number
- JPH11163219A JPH11163219A JP9324967A JP32496797A JPH11163219A JP H11163219 A JPH11163219 A JP H11163219A JP 9324967 A JP9324967 A JP 9324967A JP 32496797 A JP32496797 A JP 32496797A JP H11163219 A JPH11163219 A JP H11163219A
- Authority
- JP
- Japan
- Prior art keywords
- strip line
- circuit board
- insulating layer
- composite circuit
- frequency composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 高周波複合回路基板が薄型化すると、ストリ
ップライン型共振器を含む回路の回路Ｑ値を高くするの
に限界があるという問題があった。 【解決手段】 セラミックまたはガラスセラミックから
成る絶縁層１０ａ〜１０ｈを複数積層して成る絶縁基体
１内に一対のアース電極１７ａ、１７ｃを平行に設け、
このアース電極１７ａ、１７ｃ間にストリップライン１
７ｂを設けてストリップライン型共振器Ｘを形成した高
周波複合回路基板であって、上記アース電極１７ａ、１
７ｃとストリップライン１７ｂを上記絶縁層１０ａ〜１
０ｈの積層方向に形成した。
ップライン型共振器を含む回路の回路Ｑ値を高くするの
に限界があるという問題があった。 【解決手段】 セラミックまたはガラスセラミックから
成る絶縁層１０ａ〜１０ｈを複数積層して成る絶縁基体
１内に一対のアース電極１７ａ、１７ｃを平行に設け、
このアース電極１７ａ、１７ｃ間にストリップライン１
７ｂを設けてストリップライン型共振器Ｘを形成した高
周波複合回路基板であって、上記アース電極１７ａ、１
７ｃとストリップライン１７ｂを上記絶縁層１０ａ〜１
０ｈの積層方向に形成した。
Description
【０００１】
【発明の属する技術分野】本発明は高周波複合回路基板
およびその製造方法に関し、例えば電圧制御発振器（Ｖ
ＣＯ）、ミキサ部、フィルター素子、発振子、コイル、
コンデンサ等の複数の回路機能が内部に形成された高周
波複合回路基板およびその製造方法に関するものであ
る。
およびその製造方法に関し、例えば電圧制御発振器（Ｖ
ＣＯ）、ミキサ部、フィルター素子、発振子、コイル、
コンデンサ等の複数の回路機能が内部に形成された高周
波複合回路基板およびその製造方法に関するものであ
る。
【０００２】
【従来の技術および発明が解決しようとする課題】近
年、電子機器は小型軽量化が進んでおり、それに用いら
れる回路基板もその動向に呼応する形で、小型軽量化、
薄型化、表面実装化、複合化が進められている。特に、
携帯通信等の高周波を利用した通信機器においては、セ
ラミックスの優れた誘電特性等と多層化技術から、セラ
ミック回路基板が従来から多用されており、近年では小
型薄型化が進められている。
年、電子機器は小型軽量化が進んでおり、それに用いら
れる回路基板もその動向に呼応する形で、小型軽量化、
薄型化、表面実装化、複合化が進められている。特に、
携帯通信等の高周波を利用した通信機器においては、セ
ラミックスの優れた誘電特性等と多層化技術から、セラ
ミック回路基板が従来から多用されており、近年では小
型薄型化が進められている。
【０００３】しかしながら、絶縁層が複数積層して形成
された高周波回路基板において、その内部にストリップ
ライン型共振器を形成しようとした場合、その基板の薄
層化の要求によって、基板厚みが制限され、回路Ｑを高
くするのに限界が生じるという問題があった。
された高周波回路基板において、その内部にストリップ
ライン型共振器を形成しようとした場合、その基板の薄
層化の要求によって、基板厚みが制限され、回路Ｑを高
くするのに限界が生じるという問題があった。
【０００４】また、従来の高周波複合回路基板は、セラ
ミックやガラスセラミックなどの原料を含有するグリー
ンシートを作成して、このグリーンシートにビアホール
導体となる位置にＮＣパンチや金型などでビアホール用
貫通孔を形成し、次に内部配線パターンに応じてグリー
ンシート上に導電性ペーストを印刷すると共に、ビアホ
ールに導電性ペーストを充填し、次にこれらグリーンシ
ートを複数積層して、この積層成形体と導電性ペースト
を一括して同時に焼成する、いわゆるグリーンシート積
層方式によって形成していた。
ミックやガラスセラミックなどの原料を含有するグリー
ンシートを作成して、このグリーンシートにビアホール
導体となる位置にＮＣパンチや金型などでビアホール用
貫通孔を形成し、次に内部配線パターンに応じてグリー
ンシート上に導電性ペーストを印刷すると共に、ビアホ
ールに導電性ペーストを充填し、次にこれらグリーンシ
ートを複数積層して、この積層成形体と導電性ペースト
を一括して同時に焼成する、いわゆるグリーンシート積
層方式によって形成していた。
【０００５】しかしながら、このグリーンシート積層方
式による製造方法では、グリーンシートの積層方向に電
極を形成しようとすると、絶縁層となるグリーンシート
を作成した後に、ＮＣパンチや金型などで電極用貫通溝
を形成しなければならず、グリーンシートを次工程以降
で取り扱うことが困難であるという問題があった。
式による製造方法では、グリーンシートの積層方向に電
極を形成しようとすると、絶縁層となるグリーンシート
を作成した後に、ＮＣパンチや金型などで電極用貫通溝
を形成しなければならず、グリーンシートを次工程以降
で取り扱うことが困難であるという問題があった。
【０００６】本発明はこのような問題を解決するために
なされたものであり、その目的は、回路基板の薄型化に
ともなって回路Ｑ値を高くするのに限界が生じるという
従来技術の問題点を解消した高周波複合回路基板を提供
することを目的とする。
なされたものであり、その目的は、回路基板の薄型化に
ともなって回路Ｑ値を高くするのに限界が生じるという
従来技術の問題点を解消した高周波複合回路基板を提供
することを目的とする。
【０００７】また、複数のセラミック絶縁層の積層方向
に電極用貫通溝を形成しにくいという従来方法の問題点
を解消した高周波複合回路基板の製造方法を提供するこ
とを目的とする。
に電極用貫通溝を形成しにくいという従来方法の問題点
を解消した高周波複合回路基板の製造方法を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る高周波複合回路基板では、セラミッ
クまたはガラスセラミックから成る絶縁層を複数積層し
て成る絶縁基体内に一対のアース電極を平行に設け、こ
のアース電極間にストリップラインを設けてストリップ
ライン型共振器を形成した高周波複合回路基板におい
て、前記アース電極とストリップラインを前記絶縁層の
積層方向に形成した。
に、請求項１に係る高周波複合回路基板では、セラミッ
クまたはガラスセラミックから成る絶縁層を複数積層し
て成る絶縁基体内に一対のアース電極を平行に設け、こ
のアース電極間にストリップラインを設けてストリップ
ライン型共振器を形成した高周波複合回路基板におい
て、前記アース電極とストリップラインを前記絶縁層の
積層方向に形成した。
【０００９】また、請求項２に係る高周波複合回路基板
の製造方法では、支持基板上に、セラミックまたはガラ
スセラミックから成る絶縁層材料、光硬化可能なモノマ
ー、および有機バインダを含有するスリップ材を塗布し
て乾燥することによって絶縁層を形成する工程と、前記
絶縁層の一部を露光して除去する工程と、この除去部分
に導電性ペーストを充填する工程とを繰り返すことによ
って、前記絶縁層の積層方向にストリップライン型共振
器のストリップラインとアース電極となる導電性ペース
トが連続して充填された積層成形体を形成した後に焼成
する。
の製造方法では、支持基板上に、セラミックまたはガラ
スセラミックから成る絶縁層材料、光硬化可能なモノマ
ー、および有機バインダを含有するスリップ材を塗布し
て乾燥することによって絶縁層を形成する工程と、前記
絶縁層の一部を露光して除去する工程と、この除去部分
に導電性ペーストを充填する工程とを繰り返すことによ
って、前記絶縁層の積層方向にストリップライン型共振
器のストリップラインとアース電極となる導電性ペース
トが連続して充填された積層成形体を形成した後に焼成
する。
【００１０】
【作用】請求項１に係る高周波複合回路基板によれば、
絶縁層の積層方向に一対のアース電極とストリップライ
ンとから成るストリップライン型共振器を形成すること
により、複合回路基板を薄型化したままでストリップラ
インとアース電極間の距離を大きくすることができ、も
って回路Ｑ値の高いストリップライン型共振器を内蔵す
る高周波複合回路基板を得ることができる。
絶縁層の積層方向に一対のアース電極とストリップライ
ンとから成るストリップライン型共振器を形成すること
により、複合回路基板を薄型化したままでストリップラ
インとアース電極間の距離を大きくすることができ、も
って回路Ｑ値の高いストリップライン型共振器を内蔵す
る高周波複合回路基板を得ることができる。
【００１１】また、請求項２に係る高周波複合回路の製
造方法では、光硬化可能なモノマーを含有するスリップ
材で絶縁層成形体を作成し、露光処理と現像（エッチン
グ）処理を施して導電性ペーストを充填もしくは塗布す
ることを繰り返して積層成形体を形成して焼成すること
によって、高周波複合回路基板を形成するので、ストリ
ップライン型共振器を絶縁層の積層方向に形成すること
ができ、製品の薄型化と高い回路Ｑ値を得ることができ
る高周波複合回路基板を容易に形成できる。
造方法では、光硬化可能なモノマーを含有するスリップ
材で絶縁層成形体を作成し、露光処理と現像（エッチン
グ）処理を施して導電性ペーストを充填もしくは塗布す
ることを繰り返して積層成形体を形成して焼成すること
によって、高周波複合回路基板を形成するので、ストリ
ップライン型共振器を絶縁層の積層方向に形成すること
ができ、製品の薄型化と高い回路Ｑ値を得ることができ
る高周波複合回路基板を容易に形成できる。
【００１２】
【発明の実施の形態】本発明の高周波複合回路基板を図
面を用いて詳細に説明する。図１および図２は本発明の
高周波複合回路基板を示すものであり、符号１は絶縁基
体を示している。この絶縁基体１は誘電体としての機能
を有するものである。
面を用いて詳細に説明する。図１および図２は本発明の
高周波複合回路基板を示すものであり、符号１は絶縁基
体を示している。この絶縁基体１は誘電体としての機能
を有するものである。
【００１３】この絶縁基体１の側壁部には、入出力端
子、電源端子、グランド端子等の端面電極２が形成され
ている。この端面電極２はリード端子として形成しても
良い。この絶縁基体１の表面には表面電極３が形成され
ており、この表面電極３には厚膜抵抗体４、抵抗器、コ
ンデンサ等のチップ部品６が接続されている。さらに、
絶縁基体１には凹状のキャビティ部Ｃが形成され、この
キャビティ部Ｃには半導体ベアチップ７が配置され、こ
の半導体ベアチップ７はワイヤＷを介して表面電極３に
接続されている。
子、電源端子、グランド端子等の端面電極２が形成され
ている。この端面電極２はリード端子として形成しても
良い。この絶縁基体１の表面には表面電極３が形成され
ており、この表面電極３には厚膜抵抗体４、抵抗器、コ
ンデンサ等のチップ部品６が接続されている。さらに、
絶縁基体１には凹状のキャビティ部Ｃが形成され、この
キャビティ部Ｃには半導体ベアチップ７が配置され、こ
の半導体ベアチップ７はワイヤＷを介して表面電極３に
接続されている。
【００１４】絶縁基体１は、図２に示すように、セラミ
ックなどから成る絶縁層１０ａ〜１０ｈを複数積層して
構成され、また、その内部には内部配線１１やビアホー
ル導体１３、ストリップライン１７ｂ、アース電極１７
ａ、１７ｃが形成されている。このストリップライン１
７ｂとアース電極１７ａ、１７ｃでストリップライン型
共振器Ｘが形成され、内部配線１１やビアホール導体１
３と半導体ベアチップ７などにより、ミキサ部Ｙが形成
される。
ックなどから成る絶縁層１０ａ〜１０ｈを複数積層して
構成され、また、その内部には内部配線１１やビアホー
ル導体１３、ストリップライン１７ｂ、アース電極１７
ａ、１７ｃが形成されている。このストリップライン１
７ｂとアース電極１７ａ、１７ｃでストリップライン型
共振器Ｘが形成され、内部配線１１やビアホール導体１
３と半導体ベアチップ７などにより、ミキサ部Ｙが形成
される。
【００１５】このうち、アース電極１７ａ、１７ｃはグ
ランド（不図示）に接続され、ストリップライン１７ｂ
の一端はグランドに接続され、他端が信号の入出力部と
なる。ストリップライン１７ｂは絶縁基体１の表面部に
導出されたり、内蔵された他の回路に接続される。一
方、アース電極１７ａ、１７ｃは、ストリップライン１
７ｂのシールド的な役割を果たすとともに、ストリップ
ライン１７ｂとの間隔を調整することにより、特性イン
ピーダンス値の制御が可能となり、回路Ｑ値を高くでき
る。
ランド（不図示）に接続され、ストリップライン１７ｂ
の一端はグランドに接続され、他端が信号の入出力部と
なる。ストリップライン１７ｂは絶縁基体１の表面部に
導出されたり、内蔵された他の回路に接続される。一
方、アース電極１７ａ、１７ｃは、ストリップライン１
７ｂのシールド的な役割を果たすとともに、ストリップ
ライン１７ｂとの間隔を調整することにより、特性イン
ピーダンス値の制御が可能となり、回路Ｑ値を高くでき
る。
【００１６】絶縁層１０ａ〜１０ｈは、セラミックまた
はガラスセラミックから成るものである。絶縁層１０ａ
〜１０ｈの厚みは、４０〜１５０μｍとされる。このよ
うな複数の絶縁層１０ａ〜１０ｈ間に形成されている内
部配線１１は、金系、銀系、銅系の金属材料などから成
る。
はガラスセラミックから成るものである。絶縁層１０ａ
〜１０ｈの厚みは、４０〜１５０μｍとされる。このよ
うな複数の絶縁層１０ａ〜１０ｈ間に形成されている内
部配線１１は、金系、銀系、銅系の金属材料などから成
る。
【００１７】また、絶縁層１０ａ〜１０ｈ間の内部配線
１１は、絶縁層１０ａ〜１０ｈの厚み方向に形成された
ビアホール導体１３によって接続されているものもあれ
ば、容量結合などで分布定数的に接続されているものも
ある。このビアホール導体１３も内部配線１１と同様に
金系、銀系、銅系の金属材料から成る。
１１は、絶縁層１０ａ〜１０ｈの厚み方向に形成された
ビアホール導体１３によって接続されているものもあれ
ば、容量結合などで分布定数的に接続されているものも
ある。このビアホール導体１３も内部配線１１と同様に
金系、銀系、銅系の金属材料から成る。
【００１８】そして、絶縁基体１には、絶縁層１０ａ〜
１０ｈの積層方向にストリップライン型共振器１７（１
７ａ〜１７ｃ）が形成されている。このストリップライ
ン型共振器１７（１７ａ〜１７ｃ）は、ビアホール導体
１３と同様に金系、銀系、銅系の金属材料などから成
る。このストリップライン型共振器１７（１７ａ〜１７
ｃ）は、図２に示すように、絶縁層１０の積層方向に形
成するため、絶縁基体１の厚みとは無関係にストリップ
ライン１７ｂとアース電極１７ａ、１７ｃ間の距離を大
きくすることができ、回路Ｑ値の向上が図れる。
１０ｈの積層方向にストリップライン型共振器１７（１
７ａ〜１７ｃ）が形成されている。このストリップライ
ン型共振器１７（１７ａ〜１７ｃ）は、ビアホール導体
１３と同様に金系、銀系、銅系の金属材料などから成
る。このストリップライン型共振器１７（１７ａ〜１７
ｃ）は、図２に示すように、絶縁層１０の積層方向に形
成するため、絶縁基体１の厚みとは無関係にストリップ
ライン１７ｂとアース電極１７ａ、１７ｃ間の距離を大
きくすることができ、回路Ｑ値の向上が図れる。
【００１９】次に、請求項２に係る高周波複合回路基板
の製造方法を図３および図４に基づいて説明する。
の製造方法を図３および図４に基づいて説明する。
【００２０】先ず、セラミックなどのスリップ材を作成
する。スリップ材は、例えばセラミック原料粉末と、光
硬化可能なモノマー、例えばポリオキシエチル化トリメ
チロールプロパントリアクリレートと、有機バインダ、
例えばアルキルメタクリレートと、可塑剤とを、有機溶
剤、例えばエチルカルビトールアセテートに混合し、ボ
ールミルで約４８時間混練して作製される。セラミック
原料粉末としては、金属元素として少なくともＭｇ、Ｔ
ｉ、Ｃａを含有する複合酸化物であって、その金属元素
酸化物による組成式を（１−ｘ）ＭｇＴｉＯ3 −ｘＣａ
ＴｉＯ3 （但し、式中ｘは重量比を表し、０．０１≦ｘ
≦０．１５）で表される主成分１００重量部に対して、
硼素含有化合物をＢ2 Ｏ3 換算で３〜３０重量部、アル
カリ金属含有化合物をアルカリ金属炭酸塩換算で１〜２
５重量部添加含有して成るものが用いられる。
する。スリップ材は、例えばセラミック原料粉末と、光
硬化可能なモノマー、例えばポリオキシエチル化トリメ
チロールプロパントリアクリレートと、有機バインダ、
例えばアルキルメタクリレートと、可塑剤とを、有機溶
剤、例えばエチルカルビトールアセテートに混合し、ボ
ールミルで約４８時間混練して作製される。セラミック
原料粉末としては、金属元素として少なくともＭｇ、Ｔ
ｉ、Ｃａを含有する複合酸化物であって、その金属元素
酸化物による組成式を（１−ｘ）ＭｇＴｉＯ3 −ｘＣａ
ＴｉＯ3 （但し、式中ｘは重量比を表し、０．０１≦ｘ
≦０．１５）で表される主成分１００重量部に対して、
硼素含有化合物をＢ2 Ｏ3 換算で３〜３０重量部、アル
カリ金属含有化合物をアルカリ金属炭酸塩換算で１〜２
５重量部添加含有して成るものが用いられる。
【００２１】なお、この実施例では溶剤系スリップ材を
作成しているが、親水性の官能基を付加した光硬化可能
なモノマー、例えば多官能基メタクリレートモノマー、
有機バインダ、例えばカルボキシル変性アルキルメタク
リレートを用いて、イオン交換水で混練した水系スリッ
プ材を作成してもよい。
作成しているが、親水性の官能基を付加した光硬化可能
なモノマー、例えば多官能基メタクリレートモノマー、
有機バインダ、例えばカルボキシル変性アルキルメタク
リレートを用いて、イオン交換水で混練した水系スリッ
プ材を作成してもよい。
【００２２】また、ビアホール導体１３、内部配線１１
およびストリップライン型共振器１７となる導電性ペー
ストを作成する。導電性ペーストは、低融点で且つ低抵
抗の金属材料である例えば銀粉末と、硼珪酸系低融点ガ
ラス、例えばＢ2 Ｏ3 −ＳｉＯ2 −ＢａＯガラス、Ｃａ
Ｏ−Ｂ2 Ｏ3 −ＳｉＯ2 ガラス、ＣａＯ−Ａｌ2 Ｏ3−
Ｂ2 Ｏ3 −ＳｉＯ2 ガラスと、有機バインダ、例えばエ
チルセルロースとを、有機溶剤、例えば２、２、４−ト
リメチル−１、３−ペンタジオールモノイソブチレート
に混合し、３本ローラーにより均質混練して作成され
る。
およびストリップライン型共振器１７となる導電性ペー
ストを作成する。導電性ペーストは、低融点で且つ低抵
抗の金属材料である例えば銀粉末と、硼珪酸系低融点ガ
ラス、例えばＢ2 Ｏ3 −ＳｉＯ2 −ＢａＯガラス、Ｃａ
Ｏ−Ｂ2 Ｏ3 −ＳｉＯ2 ガラス、ＣａＯ−Ａｌ2 Ｏ3−
Ｂ2 Ｏ3 −ＳｉＯ2 ガラスと、有機バインダ、例えばエ
チルセルロースとを、有機溶剤、例えば２、２、４−ト
リメチル−１、３−ペンタジオールモノイソブチレート
に混合し、３本ローラーにより均質混練して作成され
る。
【００２３】次に、図３（ａ）に示すように、まず、支
持基板３３上にスリップ材をドクターブレード法によっ
て塗布して乾燥することにより、図２中の絶縁層１０ｈ
となる絶縁層成形体３５ｈを形成する。支持基板３３と
してはマイラーフィルムなどを用いることができる。こ
の支持基板３３は焼成工程前に取り外される。塗布後の
乾燥条件は６０〜８０℃で２０分乾燥であり、薄層化し
て乾燥された絶縁層成形体３５ｈの厚みは４０μｍ程度
である。
持基板３３上にスリップ材をドクターブレード法によっ
て塗布して乾燥することにより、図２中の絶縁層１０ｈ
となる絶縁層成形体３５ｈを形成する。支持基板３３と
してはマイラーフィルムなどを用いることができる。こ
の支持基板３３は焼成工程前に取り外される。塗布後の
乾燥条件は６０〜８０℃で２０分乾燥であり、薄層化し
て乾燥された絶縁層成形体３５ｈの厚みは４０μｍ程度
である。
【００２４】この絶縁層成形体３５ｈ上に、図２中の内
部配線１１ａとなる内部配線パターンを印刷して乾燥す
る。具体的には、図３（ｂ）に示すように、導電性ペー
ストをスクリーン印刷することにより、内部配線パター
ン３６ａが形成される。
部配線１１ａとなる内部配線パターンを印刷して乾燥す
る。具体的には、図３（ｂ）に示すように、導電性ペー
ストをスクリーン印刷することにより、内部配線パター
ン３６ａが形成される。
【００２５】次に、下から２層目となる絶縁層１０ｇを
形成する。具体的には、図３（ｃ）に示すように、絶縁
層成形体３５ｈ上の内部配線パターン３６ａを全て被覆
するように、セラミックのスリップ材を塗布して絶縁層
１０ｇとなる絶縁層成形体３５ｇを形成する。
形成する。具体的には、図３（ｃ）に示すように、絶縁
層成形体３５ｈ上の内部配線パターン３６ａを全て被覆
するように、セラミックのスリップ材を塗布して絶縁層
１０ｇとなる絶縁層成形体３５ｇを形成する。
【００２６】この後、絶縁層成形体３５ｇにストリップ
ライン型共振器用貫通溝およびビアホール用貫通孔を形
成する。ストリップライン型共振器用貫通溝およびビア
ホール用貫通孔は、露光処理、現像（エッチング）処
理、洗浄・乾燥処理により形成される。なお、ストリッ
プライン型共振器やビアホール導体の形成が不要な絶縁
層については、このような貫通溝と貫通孔の形成や、そ
れに続く導電性ペーストの充填工程は省略される。
ライン型共振器用貫通溝およびビアホール用貫通孔を形
成する。ストリップライン型共振器用貫通溝およびビア
ホール用貫通孔は、露光処理、現像（エッチング）処
理、洗浄・乾燥処理により形成される。なお、ストリッ
プライン型共振器やビアホール導体の形成が不要な絶縁
層については、このような貫通溝と貫通孔の形成や、そ
れに続く導電性ペーストの充填工程は省略される。
【００２７】露光処理は、図３（ｄ）に示すように、絶
縁層成形体３５ｇ上にストリップライン型共振器用貫通
溝およびビアホール用貫通孔が形成される領域が遮光さ
れるようなフォトターゲット３７を載置して、超高圧水
銀灯（１０ｍＷ／ｃｍ2 ）を光源として用いて露光す
る。これにより、貫通溝と貫通孔以外の領域では、スリ
ップ材中の光硬化可能なモノマーが光重合反応を起こ
す。従って、貫通溝や貫通孔部分のみが現像処理によっ
て除去可能な溶化部となる。なお、実際には、フォトタ
ーゲット３７を絶縁層成形体に接触させて露光した方が
露光精度は向上する。また、最適露光時間は絶縁層成形
体の厚み、ストリップライン型共振器用貫通溝の幅、ビ
アホール用貫通孔の直径などで決まる。露光装置は所謂
写真製版技術に用いられる一般的なものでよい。なお、
４０μｍ程度の絶縁層成形体３５ｇは、超高圧水銀灯
（１０ｍＷ／ｃｍ2 ）を５〜１０秒程度照射すれば露光
を行うことができる。
縁層成形体３５ｇ上にストリップライン型共振器用貫通
溝およびビアホール用貫通孔が形成される領域が遮光さ
れるようなフォトターゲット３７を載置して、超高圧水
銀灯（１０ｍＷ／ｃｍ2 ）を光源として用いて露光す
る。これにより、貫通溝と貫通孔以外の領域では、スリ
ップ材中の光硬化可能なモノマーが光重合反応を起こ
す。従って、貫通溝や貫通孔部分のみが現像処理によっ
て除去可能な溶化部となる。なお、実際には、フォトタ
ーゲット３７を絶縁層成形体に接触させて露光した方が
露光精度は向上する。また、最適露光時間は絶縁層成形
体の厚み、ストリップライン型共振器用貫通溝の幅、ビ
アホール用貫通孔の直径などで決まる。露光装置は所謂
写真製版技術に用いられる一般的なものでよい。なお、
４０μｍ程度の絶縁層成形体３５ｇは、超高圧水銀灯
（１０ｍＷ／ｃｍ2 ）を５〜１０秒程度照射すれば露光
を行うことができる。
【００２８】現像処理は、フォトターゲット３７を除去
した後、絶縁層成形体３５ｇの溶化部をスプレー現像法
やパドル現像法などによって、ストリップ材を現像液で
部分的に除去するもので、具体的には１、１、１−トリ
クロロエタンを用いてスプレー法などで現像する。その
後、必要に応じて洗浄および乾燥を行ない、図３（ｅ）
に示すように、ストリップライン型共振器１７のアース
電極１７ａ、１７ｃ用の貫通溝３８を形成する。
した後、絶縁層成形体３５ｇの溶化部をスプレー現像法
やパドル現像法などによって、ストリップ材を現像液で
部分的に除去するもので、具体的には１、１、１−トリ
クロロエタンを用いてスプレー法などで現像する。その
後、必要に応じて洗浄および乾燥を行ない、図３（ｅ）
に示すように、ストリップライン型共振器１７のアース
電極１７ａ、１７ｃ用の貫通溝３８を形成する。
【００２９】次に、ストリップライン型共振器１７のア
ース電極１７ａ、１７ｃ用の貫通溝３８に導電性ペース
トを充填することにより、ストリップライン型共振器の
アース電極１７ａ、１７ｃとなる導体部材を形成する。
貫通溝３８に相当する部位のみに印刷可能なスクリーン
を用いたスクリーン印刷法によってストリップライン型
共振器１７のアース電極１７ａ、１７ｂとなる導体部材
を形成した後、５０℃で１０分間乾燥する。
ース電極１７ａ、１７ｃ用の貫通溝３８に導電性ペース
トを充填することにより、ストリップライン型共振器の
アース電極１７ａ、１７ｃとなる導体部材を形成する。
貫通溝３８に相当する部位のみに印刷可能なスクリーン
を用いたスクリーン印刷法によってストリップライン型
共振器１７のアース電極１７ａ、１７ｂとなる導体部材
を形成した後、５０℃で１０分間乾燥する。
【００３０】この絶縁層成形体３５ｇにアース電極１７
ａ、１７ｃ用の導電部材を形成する方法と同様に、図３
（ｆ）に示すように、絶縁層成形体３５ｆにアース電極
１７ａ、１７ｃ用の導電部材を形成する。
ａ、１７ｃ用の導電部材を形成する方法と同様に、図３
（ｆ）に示すように、絶縁層成形体３５ｆにアース電極
１７ａ、１７ｃ用の導電部材を形成する。
【００３１】次に、絶縁層成形体３５ｆの表面に、導電
性ペーストを用いて内部配線１１となるパターンを印刷
する。印刷方法は、例えばスクリーン印刷方法で行な
う。具体的には、図３（ｆ）に示すように、図２の絶縁
層１０ｆと絶縁層１０ｅとの間に配置される内部配線１
１を、図３（ｆ）に示す絶縁層成形体３５ｈ上に形成し
た内部配線パターン３６ａと同様のスクリーン印刷法に
て形成して乾燥することにより、内部配線パターン３６
を形成する。
性ペーストを用いて内部配線１１となるパターンを印刷
する。印刷方法は、例えばスクリーン印刷方法で行な
う。具体的には、図３（ｆ）に示すように、図２の絶縁
層１０ｆと絶縁層１０ｅとの間に配置される内部配線１
１を、図３（ｆ）に示す絶縁層成形体３５ｈ上に形成し
た内部配線パターン３６ａと同様のスクリーン印刷法に
て形成して乾燥することにより、内部配線パターン３６
を形成する。
【００３２】そして、絶縁層用スリップ材の塗布工程と
乾燥工程を繰り返し、図４に示すような８層の絶縁層成
形体（３５ａ〜３５ｈ）を有する積層成形体４１を形成
する。
乾燥工程を繰り返し、図４に示すような８層の絶縁層成
形体（３５ａ〜３５ｈ）を有する積層成形体４１を形成
する。
【００３３】この後、表面電極３となる導体膜４０を最
上層の絶縁層成形体３５ａの表面に印刷して形成する。
これは、各絶縁層成形体３５ａ〜３５ｈ、内部配線１１
となる配線パターン３６、ビアホール導体１３およびス
トリップライン型共振器となる導体部材１７ａ〜１７ｃ
の一括焼成時に、表面電極３となる導体膜をも一括的に
焼成しようとするものである。
上層の絶縁層成形体３５ａの表面に印刷して形成する。
これは、各絶縁層成形体３５ａ〜３５ｈ、内部配線１１
となる配線パターン３６、ビアホール導体１３およびス
トリップライン型共振器となる導体部材１７ａ〜１７ｃ
の一括焼成時に、表面電極３となる導体膜をも一括的に
焼成しようとするものである。
【００３４】次に、必要に応じて、積層成形体４１の形
状をプレスで整えたり、分割溝を形成したり、支持基板
３３を取り外す。
状をプレスで整えたり、分割溝を形成したり、支持基板
３３を取り外す。
【００３５】次に、焼成を行う。焼成は、脱バインダー
工程と、本焼成工程から成る。脱バインダー工程は、概
ね６００℃以下の温度領域であり、絶縁層成形体３５ａ
〜３５ｈおよび内部配線パターン３６、導体部材に含ま
れている有機バインダ、光硬化可能なモノマーを消失す
る過程であり、本焼成工程は、ピーク温度８５０〜１０
５０℃、例えばピーク温度９００℃で３０分焼成する。
工程と、本焼成工程から成る。脱バインダー工程は、概
ね６００℃以下の温度領域であり、絶縁層成形体３５ａ
〜３５ｈおよび内部配線パターン３６、導体部材に含ま
れている有機バインダ、光硬化可能なモノマーを消失す
る過程であり、本焼成工程は、ピーク温度８５０〜１０
５０℃、例えばピーク温度９００℃で３０分焼成する。
【００３６】これにより、図２に示したように、８層の
絶縁層１０ａ〜１０ｈからなる絶縁基体１内に、ストリ
ップライン型共振器１７（１７ａ〜１７ｃ）、内部配線
１１、ビアホール導体１３が形成され、さらに表面電極
３が形成された高周波複合回路基板が得られる。
絶縁層１０ａ〜１０ｈからなる絶縁基体１内に、ストリ
ップライン型共振器１７（１７ａ〜１７ｃ）、内部配線
１１、ビアホール導体１３が形成され、さらに表面電極
３が形成された高周波複合回路基板が得られる。
【００３７】その後、表面処理として、図１に示すよう
な、厚膜抵抗体４や厚膜保護膜の印刷、焼きつけ、メッ
キ処理、さらに半導体ベアチップ７やチップ部品６の接
合を行う。
な、厚膜抵抗体４や厚膜保護膜の印刷、焼きつけ、メッ
キ処理、さらに半導体ベアチップ７やチップ部品６の接
合を行う。
【００３８】なお、図１においては、絶縁基体１の上面
側のみに表面電極３、厚膜抵抗体４、チップ部品６が形
成されているが、絶縁基体１の下面側にも形成してもよ
い。このときの高周波複合回路基板の製造方法として
は、絶縁層成形体３５ｈを塗布したときに、下面側に延
びるビアホール導体を形成するために、露光処理と現像
処理を行う必要がある。
側のみに表面電極３、厚膜抵抗体４、チップ部品６が形
成されているが、絶縁基体１の下面側にも形成してもよ
い。このときの高周波複合回路基板の製造方法として
は、絶縁層成形体３５ｈを塗布したときに、下面側に延
びるビアホール導体を形成するために、露光処理と現像
処理を行う必要がある。
【００３９】また、表面電極３は、絶縁層１０ａ〜１０
ｈの焼成された積層体の表面に印刷して、所定雰囲気で
焼きつけを行っても構わない。例えば内部配線１１に銀
系導体を用い、表面電極３として銅系導体を用いる場
合、絶縁層成形体３５ａ〜３５ｈと内部配線１１の配線
パターンから成る積層成形体を酸化性雰囲気又は中性雰
囲気で焼成し、焼成された積層体の表面に銅系導体を印
刷し、中性雰囲気又は還元性雰囲気において７８０℃
（ＡｇとＣｕの共晶点）以下の温度で焼成する。
ｈの焼成された積層体の表面に印刷して、所定雰囲気で
焼きつけを行っても構わない。例えば内部配線１１に銀
系導体を用い、表面電極３として銅系導体を用いる場
合、絶縁層成形体３５ａ〜３５ｈと内部配線１１の配線
パターンから成る積層成形体を酸化性雰囲気又は中性雰
囲気で焼成し、焼成された積層体の表面に銅系導体を印
刷し、中性雰囲気又は還元性雰囲気において７８０℃
（ＡｇとＣｕの共晶点）以下の温度で焼成する。
【００４０】また、支持基板３３としてアルミナセラミ
ック基板を用いた場合には、焼成前に取り外すことな
く、多層セラミック回路基板の下部層としてそのまま残
存させても構わない。この場合、支持基板３３であるア
ルミナセラミック基板にビアホール導体や内部配線パタ
ーンを予め形成しても良い。
ック基板を用いた場合には、焼成前に取り外すことな
く、多層セラミック回路基板の下部層としてそのまま残
存させても構わない。この場合、支持基板３３であるア
ルミナセラミック基板にビアホール導体や内部配線パタ
ーンを予め形成しても良い。
【００４１】上述の実施例では、内部配線１１として、
金系、銀系、銅系の低融点金属材料を用いた低温焼成複
合回路基板で説明したが、内部配線１１としてタングス
テン、モリブデンなどの高融点金属材料を用いた１３０
０℃前後で焼成される複合回路基板であっても構わな
い。
金系、銀系、銅系の低融点金属材料を用いた低温焼成複
合回路基板で説明したが、内部配線１１としてタングス
テン、モリブデンなどの高融点金属材料を用いた１３０
０℃前後で焼成される複合回路基板であっても構わな
い。
【００４２】
【実施例】図２に示すような、ストリップライン１７ｂ
を平行に配置された二つのアース電極１７ａ、１７ｂか
ら等距離の位置に形成し、この二つのアース電極１７
ａ、１７ｃ間の間隔を種々変更して９００ＭＨｚ時のＱ
値を測定した。なお、ストリップライン１７ｂの線幅は
０．５ｍｍで、絶縁層１０ａ〜１０ｈは、εｒ（誘電
率）＝１９、Ｑ〔２ＧＨｚ〕＝８０００である。
を平行に配置された二つのアース電極１７ａ、１７ｂか
ら等距離の位置に形成し、この二つのアース電極１７
ａ、１７ｃ間の間隔を種々変更して９００ＭＨｚ時のＱ
値を測定した。なお、ストリップライン１７ｂの線幅は
０．５ｍｍで、絶縁層１０ａ〜１０ｈは、εｒ（誘電
率）＝１９、Ｑ〔２ＧＨｚ〕＝８０００である。
【００４３】その結果、アース電極１７ａ、１７ｃの間
隔が１ｍｍのときは、Ｑ＝１０５、１．２ｍｍのとき
は、Ｑ＝１１０、１．５ｍｍのときは、Ｑ＝１２５、２
ｍｍのときは、Ｑ＝１４０、３ｍｍのときは、Ｑ＝１７
１、４ｍｍのときは、Ｑ＝１９８であった。
隔が１ｍｍのときは、Ｑ＝１０５、１．２ｍｍのとき
は、Ｑ＝１１０、１．５ｍｍのときは、Ｑ＝１２５、２
ｍｍのときは、Ｑ＝１４０、３ｍｍのときは、Ｑ＝１７
１、４ｍｍのときは、Ｑ＝１９８であった。
【００４４】このことから、ストリップライン１７ｂと
アース電極１７ａ、１７ｃを絶縁層１０ａ〜１０ｈの積
層方向に形成すると、アース電極１７ａ、１７ｃの間隔
を広くとることができ、回路Ｑ値も高いことがわかっ
た。
アース電極１７ａ、１７ｃを絶縁層１０ａ〜１０ｈの積
層方向に形成すると、アース電極１７ａ、１７ｃの間隔
を広くとることができ、回路Ｑ値も高いことがわかっ
た。
【００４５】
【発明の効果】請求項１に係る発明によれば、絶縁層の
積層方向にストリップライン型共振器を形成することに
より、複合回路基板を薄層化したままでストリップライ
ンとアース電極間の距離を大きくすることができ、もっ
て回路Ｑ値の高いストリップライン型共振器を内蔵した
高周波複合回路基板を得ることができる。
積層方向にストリップライン型共振器を形成することに
より、複合回路基板を薄層化したままでストリップライ
ンとアース電極間の距離を大きくすることができ、もっ
て回路Ｑ値の高いストリップライン型共振器を内蔵した
高周波複合回路基板を得ることができる。
【００４６】また、請求項２に係る発明によれば、光硬
化可能なモノマーを含有するスリップ材で絶縁層成形体
を作成し、露光処理と現像（エッチング）処理を施して
導電性ペーストを充填もしくは塗布することを繰り返し
て積層体を形成して焼成することによって、高周波複合
回路基板を作製するので、絶縁層の積層方向にストリッ
プライン型共振器を容易に形成することができ、製品の
薄型化と高い回路Ｑ値を得ることができる。
化可能なモノマーを含有するスリップ材で絶縁層成形体
を作成し、露光処理と現像（エッチング）処理を施して
導電性ペーストを充填もしくは塗布することを繰り返し
て積層体を形成して焼成することによって、高周波複合
回路基板を作製するので、絶縁層の積層方向にストリッ
プライン型共振器を容易に形成することができ、製品の
薄型化と高い回路Ｑ値を得ることができる。
【００４７】特に、ビアホール導体となる貫通孔がフォ
トターゲットを用いて、露光と現像処理によって作成さ
れるために、フォトターゲットのパターンによって複数
種類の径の貫通孔を任意に形成することができる。これ
は、例えば多層セラミック回路基板中にアース導体の内
部配線を用いる場合、導電率を考慮して孔径を任意に設
定できるため、極めて有益である。
トターゲットを用いて、露光と現像処理によって作成さ
れるために、フォトターゲットのパターンによって複数
種類の径の貫通孔を任意に形成することができる。これ
は、例えば多層セラミック回路基板中にアース導体の内
部配線を用いる場合、導電率を考慮して孔径を任意に設
定できるため、極めて有益である。
【００４８】また、従来の製造方法、すなわち、金型や
ＮＣパンチの打ち抜きや、スリップ材の印刷パターンに
よる接続では得ることができない径、例えば８０μｍで
さらに相対位置精度の高い貫通孔の形成が可能であるた
め、高密度の内部配線パターンを有する多層セラミック
回路基板を容易に製造できる。
ＮＣパンチの打ち抜きや、スリップ材の印刷パターンに
よる接続では得ることができない径、例えば８０μｍで
さらに相対位置精度の高い貫通孔の形成が可能であるた
め、高密度の内部配線パターンを有する多層セラミック
回路基板を容易に製造できる。
【００４９】さらに、絶縁層となるスリップ材の塗布に
より絶縁層成形体が形成されるため、絶縁層成形体の表
面が内部配線の配線パターンの積層状態にかかわらず常
に平面状態が維持でき、絶縁層成形体上に配線パターン
を形成するにあたって、非常に精度が高くなる。
より絶縁層成形体が形成されるため、絶縁層成形体の表
面が内部配線の配線パターンの積層状態にかかわらず常
に平面状態が維持でき、絶縁層成形体上に配線パターン
を形成するにあたって、非常に精度が高くなる。
【図１】請求項１に係る高周波複合回路基板の斜視図で
ある。
ある。
【図２】図１のＡ−Ａ線における断面図である。
【図３】請求項２に係る高周波複合回路基板の製造方法
を説明する工程図である。
を説明する工程図である。
【図４】請求項２に係る高周波複合回路基板の製造方法
における積層成形体を示す断面図である。
における積層成形体を示す断面図である。
１・・・絶縁基体、２・・・端面電極、３・・・表面電
極、４・・・厚膜抵抗体、６・・・チップ部品、７・・
・半導体ベアチップ、１０ａ〜１０ｈ・・・絶縁層、１
１・・・内部配線、１３・・・ビアホール導体、１７・
・・ストリップライン型共振器、３５ａ〜３５ｈ・・・
絶縁層成形体、３６・・・内部配線パターン、３７・・
・フォトターゲット、４１・・・積層成形体、Ｘ、Ｙ・
・・回路機能
極、４・・・厚膜抵抗体、６・・・チップ部品、７・・
・半導体ベアチップ、１０ａ〜１０ｈ・・・絶縁層、１
１・・・内部配線、１３・・・ビアホール導体、１７・
・・ストリップライン型共振器、３５ａ〜３５ｈ・・・
絶縁層成形体、３６・・・内部配線パターン、３７・・
・フォトターゲット、４１・・・積層成形体、Ｘ、Ｙ・
・・回路機能
Claims (2)
- 【請求項１】 セラミックまたはガラスセラミックから
成る絶縁層を複数積層して成る絶縁基体内に一対のアー
ス電極を平行に設け、このアース電極間にストリップラ
インを設けてストリップライン型共振器を形成した高周
波複合回路基板において、前記アース電極とストリップ
ラインを前記絶縁層の積層方向に形成したことを特徴と
する高周波複合回路基板。 - 【請求項２】 支持基板上に、セラミックまたはガラス
セラミックから成る絶縁層材料、光硬化可能なモノマ
ー、および有機バインダを含有するスリップ材を塗布し
て乾燥することによって絶縁層を形成する工程と、前記
絶縁層の一部を露光して除去する工程と、この除去部分
に導電性ペーストを充填する工程とを繰り返すことによ
って、前記絶縁層の積層方向にストリップライン型共振
器のストリップラインとアース電極となる導電性ペース
トが連続して充填された積層成形体を形成した後に焼成
する高周波複合回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32496797A JP3563580B2 (ja) | 1997-11-26 | 1997-11-26 | 高周波複合回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32496797A JP3563580B2 (ja) | 1997-11-26 | 1997-11-26 | 高周波複合回路基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163219A true JPH11163219A (ja) | 1999-06-18 |
| JP3563580B2 JP3563580B2 (ja) | 2004-09-08 |
Family
ID=18171634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32496797A Expired - Fee Related JP3563580B2 (ja) | 1997-11-26 | 1997-11-26 | 高周波複合回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563580B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906411B1 (en) | 2000-06-29 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Multilayer substrate module and portable wireless terminal |
-
1997
- 1997-11-26 JP JP32496797A patent/JP3563580B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906411B1 (en) | 2000-06-29 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Multilayer substrate module and portable wireless terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3563580B2 (ja) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002015939A (ja) | 積層型電子部品およびその製法 | |
| JP3236782B2 (ja) | セラミック基板及びその製造方法並びに分割回路基板 | |
| JP3563580B2 (ja) | 高周波複合回路基板およびその製造方法 | |
| JP2000277916A (ja) | 基板および分割基板 | |
| JP3550283B2 (ja) | 高周波複合回路基板 | |
| JPH10275979A (ja) | セラミック基板および分割回路基板 | |
| JP2005311156A (ja) | コンデンサを内蔵したセラミック多層基板 | |
| JP2001044644A (ja) | 多層回路基板およびその製法 | |
| JPH11312855A (ja) | コンデンサ内蔵基板 | |
| JP3236769B2 (ja) | セラミック基板及びその製造方法並びに分割回路基板 | |
| JP3651925B2 (ja) | 積層コンデンサ基板の製造方法 | |
| JP3667948B2 (ja) | 高周波複合回路ブロック | |
| JP2004031699A (ja) | セラミック回路基板及びその製造方法 | |
| JPH11186733A (ja) | 高周波複合回路ブロック | |
| JP2000188481A (ja) | セラミック回路基板 | |
| JP3389383B2 (ja) | 高周波複合回路ブロックおよびその製造方法 | |
| JP4610113B2 (ja) | セラミック多層基板の製法 | |
| JP2005191310A (ja) | ビア導体形成用導電ペーストおよびこれを用いた回路基板の製造方法 | |
| JPH11163192A (ja) | セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置 | |
| JP3591805B2 (ja) | 高周波回路基板 | |
| JP3500244B2 (ja) | セラミック基板の製造方法 | |
| JP2001185851A (ja) | 多層基板の製法 | |
| JP3323083B2 (ja) | セラミック積層体の製造方法 | |
| KR100476027B1 (ko) | 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법 | |
| JPH11135680A (ja) | 電子部品表面実装用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040603 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |