JPH11163128A - 配線交差部、配線交差部の製造方法、抵抗体、抵抗体の抵抗値調整方法及び薄膜デバイス - Google Patents

配線交差部、配線交差部の製造方法、抵抗体、抵抗体の抵抗値調整方法及び薄膜デバイス

Info

Publication number
JPH11163128A
JPH11163128A JP32369397A JP32369397A JPH11163128A JP H11163128 A JPH11163128 A JP H11163128A JP 32369397 A JP32369397 A JP 32369397A JP 32369397 A JP32369397 A JP 32369397A JP H11163128 A JPH11163128 A JP H11163128A
Authority
JP
Japan
Prior art keywords
wiring
resistance
substrate
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32369397A
Other languages
English (en)
Inventor
Sayuri Muramatsu
小百合 村松
Akio Murata
明夫 村田
Akio Kuroe
章郎 黒江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP32369397A priority Critical patent/JPH11163128A/ja
Publication of JPH11163128A publication Critical patent/JPH11163128A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 交差部の配線を段差なく形成することによっ
て、場所による性能のばらつきがない配線交差部を提供
する 【解決手段】 ガラス基板１１に形成されたネガパター
ン１２内に磁性膜からなる第一配線１５が最大膜厚２ミ
クロンで形成されている。第一配線１５の上面は、基板
１１の上面と実質上面一となるように平滑化されてお
り、その上に、第一配線１５と交差して形成され、銅を
材料とする導体膜からなる第二配線１６がその下面が実
質上段差なく形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に形成され
た配線交差部、配線交差部の製造方法、抵抗体、抵抗体
の抵抗値調整方法及びそれらの配線交差部または抵抗体
を備える薄膜デバイスに関するものである。
【０００２】
【従来の技術】従来、薄膜で配線を形成する場合には、
以下の方法が主であった。まず、シリコンなどの基板に
銅などの導体をめっき、スパッタリング等の方法で製膜
し、ポジ型フォトレジストを用いてパターンを形成す
る。ポジ型フォトレジストはスピナーを用いて基板上に
一定の膜厚でコーティングされ、マスクを接触若しくは
一定距離に近づけた後に紫外線を照射し、現像液にて現
像する事でパターン化されるものである。その後、ウェ
ットエッチング或いはイオンミリング等のドライエッチ
ング法により導体金属をパターン化するという方法であ
る。
【０００３】
【発明が解決しようとする課題】ところが、前記方法に
よると基板とパターンの間にパターンの厚さに相当する
段差が生じる。従って、数種類のパターンが交差するパ
ターン構成の場合、上部に配置されるパターンは段差の
上にパターン化されることになる。一般に基板に段差が
あると、ポジ型フォトレジストをスピンコーティングし
た際に凸部分上のポジ型フォトレジストの厚さが平坦部
上のポジ型フォトレジストの厚さに比べて薄くなる傾向
にあり、段差が大きくなる程ポジ型フォトレジストの膜
厚の差も大きくなる。ポジ型フォトレジストのパターン
は紫外線照射量が等しい場合は膜厚が厚いと広くなる傾
向にあるため、基板に段差がある場合、パターンの幅が
場所により異なってしまう。
【０００４】配線が抵抗線である場合は、抵抗線の抵抗
値が導体の膜厚や幅、長さによって決定されるため、上
記のような配線交差部においては、幅が狭くなる凸部分
上で発熱や断線、抵抗値の変化等の問題が発生する。ま
た、スパッタリング時の膜厚の条件制御や面内分布、ポ
ジ型フォトレジストのパターン化やエッチング時の条件
制御、面内分布等から目的とする抵抗値を達成できない
ことがあり、確実な抵抗値の調整方法が望まれている。
【０００５】本発明は、このような従来の配線交差部の
配線の幅および厚さが場所により異なるという課題を考
慮し、交差部の配線を段差なく形成することによって、
場所による性能のばらつきがない配線交差部およびその
製造方法を提供することを目的とするものである。
【０００６】また、本発明は、このような従来の抵抗線
がその形成工程で生ずる諸問題によって、設計した抵抗
値を達成できないという課題を考慮し、形成工程後に抵
抗値を調整することが可能な抵抗体およびその抵抗値調
整方法を提供することを目的とするものである。
【０００７】さらに、本発明は、性能の場所によるばら
つきのない配線交差部、または、形成工程後に抵抗値を
調整することが可能な抵抗体を備えることによって、信
頼性のある薄膜デバイスを提供することを目的とするも
のである。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の本発明は、基板上に形成された第一の配
線と、前記基板上に前記第一の配線上を交差して形成さ
れた第二の配線とを備え、前記第二の配線は、実質上段
差なく形成されていることを特徴とする配線交差部であ
る。
【０００９】請求項７の本発明は、基板上に第一の配線
を形成する第一配線形成工程と、前記第一配線形成工程
の後、前記基板の前記第一の配線が形成されている面を
平滑に加工する平滑加工工程と、前記平滑加工工程の
後、前記基板上に前記第一の配線上を交差して第二の配
線を形成する第二配線形成工程とを含むことを特徴とす
る配線交差部の製造方法である。
【００１０】請求項１４の本発明は、主抵抗部と、前記
主抵抗部から分岐した、少なくとも１本の副抵抗部とを
備え、前記副抵抗部の１本あたりの抵抗値は、前記主抵
抗部の抵抗値より大きいことを特徴とする抵抗体であ
る。
【００１１】請求項１９の本発明は、本発明の抵抗体を
形成した後、前記副抵抗部の一部を選択的にまたは全部
を切断することによって、前記並列接続抵抗値を調整す
ることを特徴とする抵抗値調整方法である。
【００１２】請求項２１の本発明は、本発明の配線交差
部、もしくは、本発明の抵抗体を備えることを特徴とす
る薄膜デバイスである。
【００１３】
【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照して説明する。
【００１４】（第１の実施の形態）図１は、本発明の第
１の実施の形態における配線交差部の断面概略図であ
る。ガラス基板１１に形成されたネガパターン１２内に
磁性膜からなる第一配線１５が最大膜厚２ミクロンで形
成されている。第一配線１５の上面は、基板１１の上面
と実質上面一となるように平滑化されており、その上
に、第一配線１５と交差して形成され、銅を材料とする
導体膜からなる第二配線１６がその下面が実質上段差な
く形成されている。
【００１５】次に、本実施の形態における配線交差部の
製造方法を図面を参照して説明する。
【００１６】図２は、本発明の第１の実施の形態におけ
る配線交差部の製造方法を製造工程に従って示す断面概
略図である。
【００１７】まず、ガラス基板１１を用意する（図２
（ａ））。次に、基板１１上に、ドライ或いはケミカル
エッチングにより、ネガパターン１２を形成する（図２
（ｂ））。次に、少なくともネガパターン１２内を覆う
ように、基板１１上に、磁性膜１３をスパッタリングに
より３ミクロンの膜厚で形成する（図２（ｃ））。次
に、ラッピングにより磁性膜１３の上面を基板１１の上
面と実質上面一となるように最大膜厚が２ミクロンにな
るまで平滑化することによって、第一配線１５を形成す
る。（図２（ｄ））。次に、第一配線１５および基板１
１上に、銅を材料とする導体膜１４をスパッタリングに
より１ミクロンの膜厚で形成する（図２（ｅ））。最後
に、導体膜１４をイオンミリング処理によりパターン化
することによって、第二配線１６を形成し、本実施の形
態における配線交差部が得られる（図２（ｆ））。
【００１８】本実施の形態における配線交差部の製造方
法において、重要なポイントは、ラッピング処理の取り
しろのため、磁性膜１３の製膜時の膜厚を最終的に目標
とする膜厚より厚くする事である。本実施の形態におい
ては、ラッピングの取りしろを１ミクロンとしたが、ラ
ッピング処理の精度やその他の条件次第で変更してもよ
い。
【００１９】以上のように、本実施の形態における配線
交差部においては、交差部の配線を段差なく形成するこ
とができるので、場所による性能のばらつきをなくすこ
とができる。また、配線が抵抗線である場合は、交差部
において、抵抗線の幅が狭くなる凸部分が生じないた
め、発熱や断線、抵抗値の変化等の問題を防止すること
ができる。また、薄膜デバイスの製造に本実施の形態の
製造方法を使用することで配線に関する歩留まりの向上
を図ることが出来る。
【００２０】（第２の実施の形態）次に、本発明の第２
の実施の形態を図面を参照して説明する。
【００２１】図３は、本発明の第２の実施の形態におけ
る配線交差部の断面概略図である。ガラス基板２１に形
成された磁性膜からなる第一配線２５が最大膜厚２ミク
ロンで形成されている。基板２１上の第一配線２５が形
成されている部分以外には、アルミナ膜からなる絶縁層
２６が、その上面が第一配線２５の上面と実質上面一と
なるように形成されている。その上に、第一配線２５と
交差して形成され、銅を材料とする導体膜からなる第二
配線２７がその下面が実質上段差なく形成されている。
【００２２】次に、本実施の形態における配線交差部の
製造方法を図面を参照して説明する。
【００２３】図４は、本発明の第２の実施の形態におけ
る配線交差部の製造方法を製造工程に従って示す断面概
略図である。
【００２４】まず、ガラス基板２１を用意する（図４
（ａ））。次に、基板２１上に、スパッタリングにより
厚さ３ミクロンの磁性膜２２を形成する（図４
（ｂ））。次に、磁性膜２２をイオンミリング処理によ
りパターン化することによって、第一配線２５を形成す
る（図４（ｃ））。次に、基板２１上および第一配線２
５上に、スパッタリングにより、絶縁膜２６となる厚さ
５ミクロンのアルミナ膜２３を形成する。（図４
（ｄ））。次に、ラッピングにより磁性膜２２の上面を
基板２１表面に露出させ、その表面が基板２１の上面と
実質上面一となるように最大膜厚が２ミクロンになるま
で平滑化した後、その上に、銅を材料とする導体膜２４
をスパッタリングにより１ミクロンの膜厚で形成する
（図４（ｅ））。最後に、導体膜２４をイオンミリング
処理によりパターン化することによって、第二配線２７
を形成し、本実施の形態における配線交差部が得られる
（図４（ｆ））。
【００２５】第１の実施の形態と同様に、本実施の形態
における配線交差部の製造方法において、重要なポイン
トは、ラッピング処理の取りしろのため、磁性膜２２お
よびアルミナ膜２３の製膜時の膜厚を最終的に目標とす
る膜厚より厚くする事である。本実施の形態において
は、ラッピングの取りしろを１ミクロンとしたが、ラッ
ピング処理の精度やその他の条件次第で変更してもよ
い。
【００２６】以上のように、本実施の形態における配線
交差部においては、交差部の配線を段差なく形成するこ
とができるので、場所による性能のばらつきをなくすこ
とができる。また、配線が抵抗線である場合は、交差部
において、抵抗線の幅が狭くなる凸部分が生じないた
め、発熱や断線、抵抗値の変化等の問題を防止すること
ができる。また、薄膜デバイスの製造に本実施の形態の
製造方法を使用することで配線に関する歩留まりの向上
を図ることが出来る。
【００２７】（第３の実施の形態）次に、本発明の第３
の実施の形態を図面を参照して説明する。
【００２８】図５は、本発明の第３の実施の形態におけ
る配線交差部の断面概略図である。ガラス基板３１に形
成されたネガパターン３２内に磁性層膜０．２ミクロン
とＳｉＯ2 膜０．１ミクロンを交互に積層した多層膜か
らなる第一配線３６が最大膜厚２ミクロンで形成されて
いる。第一配線３６の上面は、基板１１の上面と実質上
面一となるように平滑化されており、その上に、０．３
ミクロンの膜厚のＳｉＯ2 膜である絶縁膜３４を介し
て、第一配線３６と交差して形成され、銅を材料とする
導体膜からなる第二配線３７がその下面が実質上段差な
く形成されている。
【００２９】次に、本実施の形態における配線交差部の
製造方法を図面を参照して説明する。
【００３０】図６は、本発明の第３の実施の形態におけ
る配線交差部の製造方法を製造工程に従って示す断面概
略図である。
【００３１】まず、ガラス基板３１を用意する（図６
（ａ））。次に、基板３１上に、ドライ或いはケミカル
エッチングにより、ネガパターン３２を形成する（図６
（ｂ））。次に、少なくともネガパターン３２内を覆う
ように、基板３１上に、磁性層膜０．２ミクロンとＳｉ
Ｏ2 膜０．１ミクロンがスパッタリングによりそれぞれ
１０層、合わせて３ミクロン積層された多層膜３３をス
パッタリングにより形成する（図６（ｃ））。次に、ラ
ッピングにより多層膜３３の上面を基板３１の上面と実
質上面一となるように最大膜厚が２ミクロンになるまで
平滑化することによって、第一配線３６を形成する。
（図６（ｄ））。次に、第一配線３６および基板３１上
に、０．３ミクロンの膜厚のＳｉＯ2 膜である絶縁膜３
４をスパッタリングにより形成する（図６（ｅ））。こ
の上に、銅を材料とする導体膜３５をスパッタリングに
より１ミクロンの膜厚で形成する（図６（ｆ））。最後
に、導体膜３５をイオンミリング処理によりパターン化
することによって、第二配線３７を形成し、本実施の形
態における配線交差部が得られる（図６（ｇ））。
【００３２】本実施の形態において、ガラス基板をパタ
ーン化した後に多層膜を製膜すると、図７に示すように
導体膜５３と絶縁膜５４からなる多層膜である第一配線
３６のパターン化後に導体膜５３の断面が表面に露出す
る。その上部に導体膜である第二配線３７を直接形成す
ると、多層化された導体膜５３間が短絡され、問題が起
きる。そこで第一配線３６のパターン上に絶縁膜３４を
配置し、短絡を防いでいるものである。
【００３３】以上のように、本実施の形態における配線
交差部においては、交差部の配線を段差なく形成するこ
とができるので、場所による性能のばらつきをなくすこ
とができる。また、配線が抵抗線である場合は、交差部
において、抵抗線の幅が狭くなる凸部分が生じないた
め、発熱や断線、抵抗値の変化等の問題を防止すること
ができる。また、薄膜デバイスの製造に本実施の形態の
製造方法を使用することで配線に関する歩留まりの向上
を図ることが出来る。
【００３４】なお、本実施の形態において、多層膜３３
は磁性膜とＳｉＯ2 膜をそれぞれ１０層製膜したものと
して説明したが、他の材質でも良く、層の数もこれに限
るものではない。また、例えば最上層の絶縁膜を他の層
よりも厚くしてラッピング処理の為の取りしろとしても
良い。
【００３５】（第４の実施の形態）次に、本発明の第４
の実施の形態を図面を参照して説明する。
【００３６】図８は、本発明の第４の実施の形態におけ
る配線交差部の断面概略図である。本実施の形態が上述
した第３の実施の形態と異なるのは、絶縁膜３４が基板
３１上のネガパターン３２の周辺部および第一配線３６
上にのみ形成されていることに関する点のみである。し
たがって、本実施の形態において、第３の実施の形態と
同様の物については、同一符号を付与し、説明を省略す
る。また、特に説明のないものについては、第３の実施
の形態と同じとする。
【００３７】本実施の形態においては、絶縁膜３４が基
板３１上に部分的にしか形成されていないため、その上
に形成された第二配線３７は、その下面が実際は段差が
ついて形成されているが、絶縁膜３４の膜厚が０．３ミ
クロンと薄いため、この段差は、実質上、交差部の配線
に場所による性能のばらつきを与えるものではない。
【００３８】次に、本実施の形態における配線交差部の
製造方法を図面を参照して説明する。
【００３９】図９は、本発明の第４の実施の形態におけ
る配線交差部の製造方法を製造工程に従って示す断面概
略図である。図９（ａ）から図９（ｄ）については、第
３の実施の形態において説明した、図６（ａ）から図６
（ｄ）と同じであるため、説明を省略する。
【００４０】第一配線３６を形成した（図９（ｄ））
後、多層膜３３および基板３１上に、０．３ミクロンの
膜厚のＳｉＯ2 膜である絶縁膜３４をスパッタリングに
より形成し、それをイオンミリング処理により、少なく
とも第一配線３６を覆うようにパターン化する（図９
（ｅ））。この上に、銅を材料とする導体膜３５をスパ
ッタリングにより１ミクロンの膜厚で形成する（図９
（ｆ））。最後に、導体膜３５をイオンミリング処理に
よりパターン化することによって、第二配線３７を形成
し、本実施の形態における配線交差部が得られる（図９
（ｇ））。
【００４１】なお、本発明の基板は、上述した第１〜第
４の実施の形態において、ガラスであるとして説明した
が、これに限るものではなく、他の材質のものでも良
い。
【００４２】また、本発明の第一の配線および第二の配
線は、上述した第１〜第４の実施の形態において、磁性
膜、導体膜、磁性層膜とＳｉＯ2 膜を交互に積層した多
層膜のいずれかであるとして説明したが、これに限ら
ず、基板上に形成された配線でありさえすればよい。
【００４３】また、上述した第１〜第４の実施の形態に
おける配線交差部の製造方法において説明した各膜の製
膜方法は、上記実施の形態に記載したものに限られるも
のではなく、各層の蒸着やスパッター、メッキ等様々な
薄膜製法を用いてもよい。
【００４４】また、薄膜ヘッド等の薄膜デバイスに、第
１〜第４の実施の形態における抵抗体および抵抗体の抵
抗値調整方法を用いることによって、抵抗体に関する歩
留まりの向上を図ることが出来る。
【００４５】（第５の実施の形態）次に、本発明の第５
の実施の形態を図面を参照して説明する。
【００４６】図１０は、本発明の第５の実施の形態にお
ける抵抗体が基板上に設置されている状態を示す平面概
略図である。
【００４７】本実施の形態における抵抗体６１は、主抵
抗部６２と、主抵抗部６２から分岐したｎ本の副抵抗部
６３から構成される。銅を材料として形成された電極端
子６４に、各副抵抗部６３が主抵抗部６２と共に接続さ
れることによって、主抵抗部６２および各副抵抗部６３
は、並列回路を構成している。
【００４８】なお、本実施の形態における抵抗体６１
が、図１０に示すように、交差部１０において下部パタ
ーン６５と交差している場合は、この交差部１０の構成
は、例えば、第１の実施の形態の配線交差部の構成と同
じであってもよい。
【００４９】各副抵抗部６３の１本あたりの抵抗値
ｒ1 ，・・・，ｒn は、主抵抗部６２の抵抗値Ｒ1 より
大きく設定されており、主抵抗部６２の抵抗値Ｒ1 は、
本抵抗体により最終的に設定しようとしている抵抗値Ｒ
0 よりも大きく設定されている。以上により、抵抗体６
１の抵抗値Ｒは数１により表される。
【００５０】
【数１】
【００５１】本実施の形態における抵抗体６１では、抵
抗値ｒ1 ，・・・，ｒn は等しくｒであるとして説明す
る。この場合、抵抗体６１の抵抗値Ｒは数２により表さ
れる。
【００５２】
【数２】
【００５３】また、本実施の形態においては、主抵抗部
６２と副抵抗部６３の膜厚と長さを等しくし、それぞれ
の幅により各抵抗部の抵抗値を設定している。なお、主
抵抗部６２の抵抗値Ｒ1 は調整目標抵抗値Ｒ0 の２倍、
副抵抗部６３の１本あたりの抵抗値ｒはＲ0 の２０倍、
副抵抗部の本数ｎは、３０であり、全ての副抵抗部６３
を切断しない場合の抵抗値Ｒは、調整目標抵抗値Ｒ0 の
２分の１の抵抗値になるように設定されているとして、
以下の説明を行う。
【００５４】次に、本実施の形態における抵抗体の抵抗
値調整方法を説明する。
【００５５】まず、本実施の形態における抵抗体６１
を、図１０に示すように、ガラス基板上に導体膜として
タンタルをスパッタリングにより製膜し、ポジ型フォト
レジストを用いてパターンを形成し、イオンミリング処
理によりパターン化して、抵抗体６１を形成し、各抵抗
部を所定の電極等、例えば、銅を材料として形成された
電極端子６４に接続する。この後、抵抗体６１の抵抗値
を測定し、測定結果に応じて、副抵抗部６３を適当数切
断することによって、抵抗値Ｒが調整目標抵抗値Ｒ0 に
なるように調整する。なお、副抵抗部６３の切断にはレ
ーザーを用いる。
【００５６】以上により、本実施の形態における抵抗体
及び抵抗体の抵抗値調整方法は、抵抗体の形成工程で諸
問題が生ずることによって、実際の抵抗値と設計した抵
抗値との間に誤差が生ずる場合においても、抵抗体形成
工程後に抵抗値を調整することが可能であるので、最終
的には設計した抵抗値が得られるものである。
【００５７】また、薄膜ヘッド等の薄膜デバイスに、本
実施の形態における抵抗体および抵抗体の抵抗値調整方
法を用いることによって、抵抗体に関する歩留まりの向
上を図ることが出来る。
【００５８】なお、本発明の抵抗体の製法や膜厚および
ガラス基板の材質は、ここに記載したものに限られるも
のではない。また、本発明の抵抗体の製膜方法は、蒸着
やスパッター、メッキ等様々な薄膜製法を用いてもよ
い。
【００５９】また、本発明の抵抗体は、本実施の形態に
おける形状、副抵抗部の本数、主抵抗部及び副抵抗部の
抵抗値等に限定されるものではなく、要するに、主抵抗
部と、前記主抵抗部から分岐した、少なくとも１本の副
抵抗部とを備え、前記副抵抗部の１本あたりの抵抗値が
前記主抵抗部の抵抗値より大きい抵抗体でありさえすれ
ばよい。
【００６０】なお、上述した第１〜第５の実施の形態に
おいては、本発明の配線交差部、配線交差部の製造方
法、抵抗体および抵抗体の抵抗値調整方法を中心に説明
したが、本発明の薄膜デバイスは、本発明の配線交差
部、もしくは、本発明の抵抗体を備えるものであり、そ
れによって、信頼性の向上を図ったものである。
【００６１】
【発明の効果】以上説明したところから明らかなよう
に、請求項１の本発明は、交差部の配線を段差なく形成
することによって、場所による性能のばらつきがない配
線交差部を提供することができる。
【００６２】また、請求項７の本発明は、交差部の配線
を段差なく形成することによって、場所による性能のば
らつきがない配線交差部の製造方法を提供することがで
きる。
【００６３】また、請求項１４の本発明は、形成工程後
に抵抗値を調整することが可能な抵抗体およびその抵抗
値調整方法を提供することができる。
【００６４】また、請求項１９の本発明は、形成工程後
に抵抗値を調整することが可能な抵抗体の抵抗値調整方
法を提供することができる。
【００６５】さらに、請求項２１の本発明は、性能の場
所によるばらつきのない配線交差部、または、形成工程
後に抵抗値を調整することが可能な抵抗体を備えること
によって、信頼性のある薄膜デバイスを提供することが
できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における配線交差部
の断面概略図である。
【図２】本発明の第１の実施の形態における配線交差部
の製造方法を製造工程に従って示す断面概略図である。
【図３】本発明の第２の実施の形態における配線交差部
の断面概略図である。
【図４】本発明の第２の実施の形態における配線交差部
の製造方法を製造工程に従って示す断面概略図である。
【図５】本発明の第３の実施の形態における配線交差部
の断面概略図である。
【図６】本発明の第３の実施の形態における配線交差部
の製造方法を製造工程に従って示す断面概略図である。
【図７】本発明の第３の実施の形態における配線交差部
において、絶縁膜を省略した場合の断面概略図である。
【図８】本発明の第４の実施の形態における配線交差部
の断面概略図である。
【図９】本発明の第４の実施の形態における配線交差部
の製造方法を製造工程に従って示す断面概略図である。
【図１０】本発明の第５の実施の形態における抵抗体が
基板上に設置されている状態を示す平面概略図である。
【符号の説明】
１１、２１、３１ 基板 １２、３２ ネガパターン １３、２２ 磁性膜 １４、２４、３５ 導体膜 １５、２５、３６ 第一配線 １６、２７、３７ 第二配線 ２３、３４ 絶縁膜 ２６ 絶縁層 ３３ 多層膜 ５３ 多層膜中の磁性膜 ５４ 多層膜中のＳｉＯ２膜 ６１ 抵抗体 ６２ 主抵抗部 ６３ 副抵抗部 ６４ 電極端子 ６５ 下部パターン

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された第一の配線と、前記
    基板上に前記第一の配線上を交差して形成された第二の
    配線とを備え、前記第二の配線は、実質上段差なく形成
    されていることを特徴とする配線交差部。
  2. 【請求項２】 前記基板上に形成された凹形状のネガパ
    ターンを備え、前記第一の配線は、前記ネガパターン内
    に形成されており、前記基板の上面と前記第一の配線の
    上面とは実質上面一であることを特徴とする請求項１に
    記載の配線交差部。
  3. 【請求項３】 前記基板上に絶縁層を備え、前記絶縁層
    は、その上面が前記第一の配線の上面と実質上面一とな
    り、少なくとも前記第二の配線の下に配置されるように
    形成されていることを特徴とする請求項１に記載の配線
    交差部。
  4. 【請求項４】 前記第一の配線と前記第二の配線とを絶
    縁する絶縁膜を備えることを特徴とする請求項１〜３の
    いずれかに記載の配線交差部。
  5. 【請求項５】 前記絶縁膜は、少なくとも前記第一の配
    線と前記第二の配線とが重なっている部分に形成され、
    その膜厚は、前記第二の配線に実質上段差を与えない厚
    みであることを特徴とする請求項４に記載の配線交差
    部。
  6. 【請求項６】 前記第一の配線は、多層膜から形成され
    ていることを特徴とする請求項４または５に記載の配線
    交差部。
  7. 【請求項７】 基板上に第一の配線を形成する第一配線
    形成工程と、前記第一配線形成工程の後、前記基板の前
    記第一の配線が形成されている面を平滑に加工する平滑
    加工工程と、前記平滑加工工程の後、前記基板上に前記
    第一の配線上を交差して第二の配線を形成する第二配線
    形成工程とを含むことを特徴とする配線交差部の製造方
    法。
  8. 【請求項８】 前記平滑加工工程は、ラッピング処理に
    よって行われることを特徴とする請求項７に記載の配線
    交差部の製造方法。
  9. 【請求項９】 前記第二配線形成工程は、前記基板上に
    直接もしくは前記第一の配線を介して第二の配線膜を形
    成する工程と、前記第二の配線膜をパターン化すること
    によって前記第二の配線を形成する工程とを有すること
    を特徴とする請求項７または８に記載の配線交差部の製
    造方法。
  10. 【請求項１０】 前記第一配線形成工程は、前記基板に
    凹形状のネガパターンを形成する工程と、前記基板上
    に、少なくとも前記ネガパターンを覆うように、第一の
    配線膜を形成する工程とを有することを特徴とする請求
    項７〜９のいずれかに記載の配線交差部の製造方法。
  11. 【請求項１１】 前記第一配線形成工程は、前記基板上
    に第一の配線膜を形成する工程と、前記第一の配線膜を
    パターン化することによって前記第一の配線を形成する
    工程とを有し、前記平滑加工工程は、前記基板上に、少
    なくとも前記第一の配線を覆うように、絶縁層を形成す
    る工程と、前記第一の配線の表面を露出さすように、前
    記絶縁層を研磨することによって、前記基板の前記第一
    の配線が形成されている面を平滑に加工する工程とを有
    することを特徴とする請求項７〜９のいずれかに記載の
    配線交差部の製造方法。
  12. 【請求項１２】 前記平滑加工工程と前記第二配線形成
    工程との間に、前記基板上に、少なくとも前記第一の配
    線を覆うように、絶縁膜を形成する絶縁膜形成工程を含
    むことを特徴とする請求項７〜１１のいずれかに記載の
    配線交差部の製造方法。
  13. 【請求項１３】 前記第二配線形成工程の前に、前記絶
    縁膜をパターン化する絶縁膜パターン化工程を含むこと
    を特徴とする請求項１２に記載の配線交差部の製造方
    法。
  14. 【請求項１４】 主抵抗部と、前記主抵抗部から分岐し
    た、少なくとも１本の副抵抗部とを備え、前記副抵抗部
    の１本あたりの抵抗値は、前記主抵抗部の抵抗値より大
    きいことを特徴とする抵抗体。
  15. 【請求項１５】 前記副抵抗部の出力側の端部は、前記
    主抵抗部と直接接続されておらず、前記主抵抗部の出力
    側の端部と接続される電極、または前記電極と接続され
    た別の電極に接続されることによって、前記主抵抗部お
    よび前記副抵抗部が並列回路を構成することを特徴とす
    る請求項１４に記載の抵抗体。
  16. 【請求項１６】 前記副抵抗部の端部は、前記主抵抗部
    と直接接続されており、前記主抵抗部および前記副抵抗
    部は、並列回路を構成していることを特徴とする請求項
    １４に記載の抵抗体。
  17. 【請求項１７】 前記主抵抗部の抵抗値は、前記主抵抗
    部および前記副抵抗部の全部または一部を並列接続して
    得られる並列接続抵抗値より高いことを特徴とする請求
    項１４〜１６のいずれかに記載の抵抗体。
  18. 【請求項１８】 前記副抵抗部の全部または一部を選択
    的に切断することによって、前記主抵抗部および前記副
    抵抗部が構成する回路の全抵抗値が調整され、前記主抵
    抗部の抵抗値は、前記全抵抗値の調整後の値より高いこ
    とを特徴とする請求項１４〜１７のいずれかに記載の抵
    抗体。
  19. 【請求項１９】 請求項１４〜１８のいずれかに記載の
    抵抗体を形成した後、前記副抵抗部の一部を選択的にま
    たは全部を切断することによって、前記並列接続抵抗値
    を調整することを特徴とする抵抗値調整方法。
  20. 【請求項２０】 前記第一の配線または前記第二の配線
    は、請求項１４〜１８のいずれかに記載の抵抗体の前記
    主抵抗部および／または前記副抵抗部であることを特徴
    とする請求項１〜６のいずれかに記載の配線交差部。
  21. 【請求項２１】 請求項１〜６、２０のいずれかに記載
    の配線交差部、もしくは、請求項１４〜１８のいずれか
    に記載の抵抗体を備えることを特徴とする薄膜デバイ
    ス。
JP32369397A 1997-11-26 1997-11-26 配線交差部、配線交差部の製造方法、抵抗体、抵抗体の抵抗値調整方法及び薄膜デバイス Pending JPH11163128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32369397A JPH11163128A (ja) 1997-11-26 1997-11-26 配線交差部、配線交差部の製造方法、抵抗体、抵抗体の抵抗値調整方法及び薄膜デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32369397A JPH11163128A (ja) 1997-11-26 1997-11-26 配線交差部、配線交差部の製造方法、抵抗体、抵抗体の抵抗値調整方法及び薄膜デバイス

Publications (1)

Publication Number Publication Date
JPH11163128A true JPH11163128A (ja) 1999-06-18

Family

ID=18157553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32369397A Pending JPH11163128A (ja) 1997-11-26 1997-11-26 配線交差部、配線交差部の製造方法、抵抗体、抵抗体の抵抗値調整方法及び薄膜デバイス

Country Status (1)

Country Link
JP (1) JPH11163128A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795339B2 (en) * 2002-02-18 2004-09-21 Renesas Technology Corp. Thin film magnetic memory device having communication function, and distribution management system and manufacturing step management system each using thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795339B2 (en) * 2002-02-18 2004-09-21 Renesas Technology Corp. Thin film magnetic memory device having communication function, and distribution management system and manufacturing step management system each using thereof

Similar Documents

Publication Publication Date Title
JPH11163128A (ja) 配線交差部、配線交差部の製造方法、抵抗体、抵抗体の抵抗値調整方法及び薄膜デバイス
JPS6211068B2 (ja)
JP3759381B2 (ja) 電子回路基板
JP2001210573A (ja) アライメントマークの形成方法
JP2765244B2 (ja) 磁気抵抗効果素子及びその製造方法
JP2002033560A (ja) 電子回路基板の製造方法
JPH01144656A (ja) 多層配線構造およびその製造方法
JPS5935165B2 (ja) 多層薄膜コイルの製法
JPH03142466A (ja) 半導体装置の製造方法及びそれに用いられるマスク
JPH0447368B2 (ja)
JP2830636B2 (ja) 半導体装置の製造方法
JPH056342B2 (ja)
JPH0621240A (ja) 半導体装置の配線接続構造及びその製造方法
JPH01189939A (ja) 半導体集積回路
JP2927032B2 (ja) 薄膜磁気ヘッドの製造方法
JPH083887B2 (ja) 薄膜磁気ヘッドの製造方法
JPS592351A (ja) 半導体装置の製造方法
JPH11354634A (ja) 配線基板、抵抗線基板、薄膜デバイス、フォトレジストの形成方法および配線基板の製造方法
JPH05218212A (ja) 半導体装置の製造方法
JPH11251144A (ja) チップインダクタおよびその製造方法
JPS63278361A (ja) 半導体装置と半導体装置の抵抗トリミング法
GB2026797A (en) Microelectronic circuit and method of manufacture
JPS6030118B2 (ja) 混成薄膜集積回路のパタ−ン形成方法
JPS59163838A (ja) 半導体装置の製造方法
JPS63219141A (ja) 半導体素子の多層配線形成方法