JPH1115810A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】ＡＤ変換中の割り込み要求に起因する電源変動
によるノイズを防止して変換精度の劣化要因を除去する
とともに、割り込み入力有無の判断処理の時間を短縮
し、ＡＤ変換後の処理負荷を低減する。 【解決手段】ＡＤ変換動作中に待機状態に設定したＣＰ
Ｕに対する割り込み信号の発生を示す変換フラグＦを発
生する変換中割り込みフラグ発生回路１を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロコンピュー
タに関し、特にＡＤ変換器を内蔵するマイクロコンピュ
ータに関する。

【０００２】

【従来の技術】この種のマイクロコンピュータは、内蔵
するＡＤ変換器がマイクロコンピュータの外部からの入
力アナログ信号を、別の外部からの基準電圧と比較し、
この基準電圧との比率に基づく値のディジタルデータに
変換する。

【０００３】この種の従来のマイクロコンピュータは、
中央処理装置（ＣＰＵ）の動作による電源変動ノイズが
ＡＤ変換結果の精度悪化をもたらすことを回避するため
に、ＡＤ変換器以外の動作を停止、又は、最小限の動作
状態にしていた。具体的には、ＡＤ変換器の変換動作を
指示した後にＣＰＵをＨＡＬＴ，ＳＴＯＰ等の待機状態
にすることや、また変換指示後、変換終了までＮＯＰ等
のＣＰＵ内部動作のみの命令を実行させること等をソフ
トウエアで制御・実施していた。

【０００４】例えば、特開平５−３０７６１８号公報
（文献１）記載の従来のマイクロコンピュータは、ＣＰ
Ｕ動作中にＡＤ変換を行うとＣＰＵに対し待機信号を出
力することによりこのＣＰＵを待機状態に設定する。

【０００５】しかし、ＣＰＵの動作モードには割り込み
動作があり待機状態であってもこの入力により待機状態
が解除されＣＰＵは動作を開始する。すなわち、割り込
みは、ＣＰＵの動作に対して非同期入力のため待機状態
であっても入力される。ＣＰＵは、割り込みが入力され
ると待機状態を解除し割り込み処理を行う。また、割り
込みの受付禁止状態（以下、ＤＩ状態）にすると、で割
り込み入力があっても待機状態が解除されなくなる。し
かし、割り込みがあったことを示す割り込み要求フラグ
をセットする必要がありこのセット動作のためＣＰＵは
動作する。これらの動作により電源変動が起こりノイズ
が発生しＡＤ精度が悪化していた。

【０００６】以上のように理想的なＡＤ変換結果を得る
には、ＡＤ変換中は待機状態で、かつ、待機中に割り込
み入力がないことが条件である。しかし、ＡＤ変換中に
もし割り込み入力があった場合でもそれを知る割り込み
要求フラグの状態（０ｏｒ１）を確認することにより理
想的な環境でＡＤ変換を行ったかが判断できる。通常、
この割り込み要求フラグは、数〜数十の割り込み要因に
対して同数を用意しているため割り込み入力有無の判断
処理に多くのプログラムとその実行時間を必要とする。

【０００７】プログラムの実行時間を考えると、ＡＤ変
換開始から割り込み有無処理の確認終了までＡＤ変換以
外のプログラム実行をしていないことになり、以降の処
理の負荷が大きくなる。

【０００８】

【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータは、割り込み動作があり待機状態であっ
てもこの入力により上記待機状態が解除されＣＰＵが動
作を開始することと、また割り込み受付禁止状態では上
記待機状態は解除されないものの、割り込みの存在を示
す割り込み要求フラグをセットする必要がありこのセッ
ト動作のためＣＰＵが動作することとに起因する電源変
動によりノイズが発生しＡＤ変換精度が悪化するという
欠点があった。

【０００９】また、割り込み入力の有無の確認のため割
り込み要求フラグの状態を確認する必要があるが、この
割り込み入力有無の判断処理に多くのプログラムとその
実行時間を必要とするという欠点があった。

【００１０】さらに、ＡＤ変換開始から割り込み有無処
理の確認終了までＡＤ変換以外のプログラム実行をして
いないことになり、以降の処理の負荷が大きくなるとい
う欠点があった。

【００１１】本発明の目的は、ＡＤ変換中の割り込み要
求に起因する電源変動によるノイズを防止して変換精度
の劣化要因を除去するとともに、割り込み入力有無の判
断処理の時間を短縮し、ＡＤ変換後の処理負荷を低減し
たマイクロコンピュータを提供することにある。

【００１２】

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、外部からのアナログ信号をディジタル信号に
変換するＡＤ変換器と、演算や制御を行うとともに前記
ＡＤ変換器のＡＤ変換動作中に外部信号により待機状態
に設定可能な中央処理装置とを備えるマイクロコンピュ
ータにおいて、前記ＡＤ変換器のＡＤ変換動作中に前記
待機状態に設定した前記ＣＰＵに対する割り込み信号が
発生した場合にこの割り込み信号の発生を示す変換中割
り込みフラグを発生する変換中割り込みフラグ発生手段
を備えて構成されている。

【００１３】

【発明の実施の形態】次に、本発明の実施の形態を特徴
付ける変換中割り込みフラグ発生回路１をブロックで示
す図１を参照すると、この図に示す本実施の形態のマイ
クロコンピュータは、スタート信号ＳＡの供給に応答し
てＡＤ変換を開始しＡＤ変換中はＬレベルのＡＤ変換終
了後はＨレベルの終了信号Ｅを出力するＡＤ変換器１１
と、終了信号Ｅを反転して入力する反転入力端子と待機
要求信号ＲＢを入力する非反転入力端子とを有しこれら
信号Ｅ，ＲＢの供給を受けＡＤ変換／待機信号ＡＢを出
力する２入力のＡＮＤゲート１２と、スタート信号ＳＡ
と待機選択信号ＢＣとの供給を受け待機要求信号ＲＢを
出力する２入力のＡＮＤゲート１３と、複数の割り込み
信号Ｉの１つの入力に応答して割り込み発生信号ＩＣを
出力する割り込みコントローラ１４と、データを伝達す
る内部バス１５と、ＡＤ変換／待機信号ＡＢと割り込み
発生信号ＩＣとの供給に応答して変換割り込みフラグ信
号ＦＳを出力する２入力のＡＮＤゲート１６と、リセッ
ト信号Ｒでリセットされ変換割り込み信号ＦＳの供給に
応答して変換フラグＦを出力するラッチ回路１７とを備
える。

【００１４】次に、図１を参照して本実施の形態の動作
について説明すると、まず、ＡＤ変換器１１は、スター
ト信号ＳＡの供給に応答してＡＤ変換を開始する。スタ
ート信号ＳＡと待機選択信号ＢＣは、ＡＮＤゲート１３
に供給され、ＡＮＤゲート１３はこれら信号ＳＡ，ＢＣ
のＨレベルに応答して待機要求信号ＲＢを出力する。こ
のとき、ＡＤ変換器１１は、ＡＤ変換動作中には、ＡＤ
変換中であることを示すＬレベルの終了信号Ｅを出力
し、ＡＮＤゲート１２に供給する。ＡＮＤゲート１２は
反転端子に終了信号Ｅの、非反転端子に待機要求信号の
それぞれの供給を受けＡＤ変換中であることを示すＡＤ
変換／待機信号ＡＢを出力する。

【００１５】ここで、ＣＰＵ（図示せず）がＡＤ変換中
であるが、待機を選択しない場合は、外部から供給する
待機選択信号ＢＣをＬレベルのノンアクティブに設定す
ることにより、ＡＮＤゲート１３は出力の待機要求選択
信号ＲＢをＬレベルとする。この待機要求選択信号ＲＢ
のＬレベルに応答してＡＮＤゲート１２はＡＤ変換／待
機信号ＡＢをＬレベルとして出力する。この待機要求選
択信号ＲＢのＬレベルに応答してＣＰＵは動作可能とな
る。

【００１６】割り込みコントローラ１４には、複数の割
り込み信号Ｉが入力されており、この内の一つ以上の割
り込み信号Ｉの入力があった場合、割り込み入力があっ
たことを通知する割り込み通知ＤＩを出力し内部バス１
５を経由してＣＰＵに伝達する。また、割り込みコント
ローラ１４は割り込み発生信号ＩＣを出力し、ＡＮＤゲ
ート１６に供給する。ＡＮＤゲート１６は、割り込み発
生信号ＩＣとＡＤ変換／待機信号ＡＢとの供給に応答し
て変換割り込み信号ＦＳを生成し、ラッチ回路１７に出
力する。ラッチ回路１７は、ＲＳ型のフリップフロップ
で構成されＡＤ変換中はＡＮＤゲート１６の出力である
変換割り込み信号ＦＳをラッチし、変換フラグＦとして
出力する。このラッチデータである変換フラグＦは、ラ
ッチデータの読み出しにより発生するリセット信号によ
りリセットされる。ＡＤ変換中に割り込みが発生したか
の確認は、変換フラグＦのレベルにより確認できる。

【００１７】ＡＤ変換中に待機を選択しない場合、ＡＤ
変換終了時には、割り込みが発生してもＡＮＤゲート１
６の出力する変換割り込み信号ＦＳがＬレベルのため割
り込み有無を示す変換フラグＦはＬレベルとなる。

【００１８】また、待機を選択した場合、割り込みが発
生すると変換割り込み信号ＦＳがＨレベルとなり、この
変換割り込み信号ＦＳのＨレベルに応答してラッチ回路
１７は変換フラグＦをＨレベルとすることにより、待機
時のＡＤ変換中に割り込みが発生したことがわかる。

【００１９】次に、本実施の形態の動作フローをフロー
チャートで示す図２を参照すると、まず、ＡＤ変換器１
１のＡＤ変換中の待機モードの選択するか（ステップＳ
１）の処理は、マイコンの動作初期設定として行うが、
初期設定以降の状態変化に応じて行うことも何ら支障な
い。

【００２０】ステップＳ１で、待機を選択しなければ
（Ｎｏ）、次の初期設定ルーチンに移行する。待機を選
択すれば（Ｙｅｓ）ＡＤ変換スタート待ち（ステップＳ
２）となるが、以下の処理は、通常サブルーチンや割り
込み処理で処理する。

【００２１】ステップＳ２で、変換スタート要求がなけ
れば（Ｎｏ）要求があるまで待つが、通常は他の処理す
なわちプログラム実行を行う。変換スタート要求がある
（Ｙｅｓ）場合、ＡＤ変換をスタートさせ終了待ち（ス
テップＳ３）に移行する。終了しなければＮｏとして終
了待ちとなる。

【００２２】ステップＳ３で、終了したならＹｅｓとし
てＡＤ変換中に割り込みが発生したか（ステップＳ４）
に移行し、割り込み有無の確認を行う。

【００２３】ステップＳ４で、割り込みがない場合は、
Ｎｏとして今回のＡＤ変換がノイズが少ない望まれる環
境で得られた値として有効となる。Ｙｅｓの場合は、再
度ＡＤ変換を行うか（ステップＳ５）に移行しその判断
を行う。

【００２４】ステップＳ５で、Ｙｅｓであれば今回のＡ
Ｄ変換を無効として再度ＡＤ変換を行うためＡＤ変換ス
タート（ステップＳ２）へ移行する。Ｎｏであればノイ
ズによる影響を受けているがＡＤ変換値を有効として次
の処理ルーチンに移行する。

【００２５】

【発明の効果】以上説明したように、本発明のマイクロ
コンピュータは、ＡＤ変換動作中に待機状態に設定した
ＣＰＵに対する割り込み信号の発生を示す変換中割り込
みフラグを発生する変換中割り込みフラグ発生手段を備
えることにより、ＡＤ変換をＣＰＵの待機状態の最小の
ノイズ環境で行うことができ、さらに、ＡＤ変換中に割
り込みが発生しノイズによる変換精度に不安があれば変
換割り込みフラグの値により割り込みの有無が確認でき
るので、ＡＤ変換に最適なノイズ環境が自動的に設定さ
れ、割り込みがＡＤ変換中の割り込み発生の有無の確認
を高速にできることのため、プログラム処理の煩雑さを
少なくでき、高精度のＡＤ変換値を得られるという効果
がある。

【図面の簡単な説明】

【図１】本発明のマイクロコンピュータの一実施の形態
を特徴付ける変換中割り込みフラグ発生回路を示すブロ
ック図である。

【図２】本実施の形態のマイクロコンピュータにおける
動作の一例を示すフローチャートである。

【符号の説明】

１ 変換中割り込みフラグ発生回路 １１ ＡＤ変換器 １２，１３，１６ ＡＮＤゲート １４ 割り込みコントローラ １５ 内部バス １７ ラッチ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 外部からのアナログ信号をディジタル信
   号に変換するＡＤ変換器と、演算や制御を行うとともに
   前記ＡＤ変換器のＡＤ変換動作中に外部信号により待機
   状態に設定可能な中央処理装置とを備えるマイクロコン
   ピュータにおいて、 前記ＡＤ変換器のＡＤ変換動作中に前記待機状態に設定
   した前記ＣＰＵに対する割り込み信号が発生した場合に
   この割り込み信号の発生を示す変換中割り込みフラグを
   発生する変換中割り込みフラグ発生手段を備えることを
   特徴とするマイクロコンピュータ。
2. 【請求項２】 前記変換中割り込みフラグ発生手段が、
   スタート信号の供給に応答して前記ＡＤ変換を開始しＡ
   Ｄ変換中は第１のレベルでＡＤ変換終了後は第２のレベ
   ルの終了信号を出力する前記ＡＤ変換器と、 前記終了信号と前記待機要求信号との論理演算を行いＡ
   Ｄ変換／待機信号を出力する第１の論理ゲートと、 前記スタート信号と前記ＣＰＵを前記待機状態に設定す
   ることを示す待機選択信号との論理演算を行い前記待機
   要求信号を出力する第２の論理ゲートと、 複数の前記割り込み信号の１つの入力に応答して割り込
   み発生信号を出力する割り込みコントローラと、 前記ＡＤ変換／待機信号と前記割り込み発生信号との論
   理演算を行い変換割り込みフラグ信号を出力する第３の
   論理ゲートと、 リセット信号でリセットされ前記変換割り込み信号の供
   給に応答して前記変換中割り込みフラグを出力するラッ
   チ回路とを備えることを特徴とする請求項１記載のマイ
   クロコンピュータ。