JP2940309B2 - プログラム開発用マイクロコンピュータ - Google Patents
プログラム開発用マイクロコンピュータInfo
- Publication number
- JP2940309B2 JP2940309B2 JP4176151A JP17615192A JP2940309B2 JP 2940309 B2 JP2940309 B2 JP 2940309B2 JP 4176151 A JP4176151 A JP 4176151A JP 17615192 A JP17615192 A JP 17615192A JP 2940309 B2 JP2940309 B2 JP 2940309B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- execution
- signal
- break
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
上で実行されるプログラムを開発するためのプログラム
開発用マイクロコンピュータに関する。
上で実行されるプログラムを開発するためのプログラム
開発用マイクロコンピュータに関する。
【０００２】
【従来の技術】一般に、マイクロコンピュータ上で動作
するプログラムの開発は、プログラムの実行動作がマイ
クロコンピュータと同一であり、且つ、プログラムが所
定のフローに従って動作しているかを確認するために、
ある特定命令でのプログラム実行の中断機能（以下、ブ
レーク機能という）、プログラム実行中断時のメモリ内
容の読み出し及び変更機能等のプログラムのデバッグを
容易に行なえるような機能をもつプログラム開発支援ツ
ール（以下、ＩＥという）が用いられる。
するプログラムの開発は、プログラムの実行動作がマイ
クロコンピュータと同一であり、且つ、プログラムが所
定のフローに従って動作しているかを確認するために、
ある特定命令でのプログラム実行の中断機能（以下、ブ
レーク機能という）、プログラム実行中断時のメモリ内
容の読み出し及び変更機能等のプログラムのデバッグを
容易に行なえるような機能をもつプログラム開発支援ツ
ール（以下、ＩＥという）が用いられる。
【０００３】ＩＥでは、このような機能を実現するため
に、通常のマイクロコンピュータの機能に内部ステータ
スの出力機能、ブレーク機能用のブレーク信号等のプロ
グラムのデバッグをサポートするための機能を付加した
プログラム開発用のマイクロコンピュータ（以下、エバ
チップという）が用いられる。
に、通常のマイクロコンピュータの機能に内部ステータ
スの出力機能、ブレーク機能用のブレーク信号等のプロ
グラムのデバッグをサポートするための機能を付加した
プログラム開発用のマイクロコンピュータ（以下、エバ
チップという）が用いられる。
【０００４】以下に、従来のエバチップにおいて、ブレ
ーク信号によりプログラム実行を中断させる場合のエバ
チップの動作について説明する。
ーク信号によりプログラム実行を中断させる場合のエバ
チップの動作について説明する。
【０００５】エバチップは、プログラムを実行するため
の命令コードをメモリから読出し、実行を行なってい
る。ＩＥは、エバチップのプログラム実行を途中で中断
する場合には、エバチップが命令コードを読み出すタイ
ミングでブレーク信号にアクティブレベルを入力する。
エバチップは、命令コードを読み出した時にブレーク信
号がアクティブである場合に、その命令コードに対応す
る命令を実行した後、命令実行を中断する。
の命令コードをメモリから読出し、実行を行なってい
る。ＩＥは、エバチップのプログラム実行を途中で中断
する場合には、エバチップが命令コードを読み出すタイ
ミングでブレーク信号にアクティブレベルを入力する。
エバチップは、命令コードを読み出した時にブレーク信
号がアクティブである場合に、その命令コードに対応す
る命令を実行した後、命令実行を中断する。
【０００６】しかし、プログラム中の複数の箇所から呼
び出されるサブルーチンの先頭で命令実行を中断する場
合には、従来のエバチップでは、ブレーク信号にアクテ
ィブレベルが入力した時に取込んだ命令を実行した後に
命令実行を中断するため、サブルーチンの先頭の命令の
読出し時にブレーク信号をアクティブにしたのでは間に
合わず、サブルーチンを呼び出す箇所全てを調べ、それ
らの命令コードをエバチップが取込む時にブレーク信号
にアクティブレベルを入力する必要がある。
び出されるサブルーチンの先頭で命令実行を中断する場
合には、従来のエバチップでは、ブレーク信号にアクテ
ィブレベルが入力した時に取込んだ命令を実行した後に
命令実行を中断するため、サブルーチンの先頭の命令の
読出し時にブレーク信号をアクティブにしたのでは間に
合わず、サブルーチンを呼び出す箇所全てを調べ、それ
らの命令コードをエバチップが取込む時にブレーク信号
にアクティブレベルを入力する必要がある。
【０００７】
【発明が解決しようとする課題】従来例で述べたよう
に、従来のエバチップでは、サブルーチンの先頭で命令
実行を中断する場合には、サブルーチンを呼び出す箇所
全てを調べ、それらの命令コードをエバチップが読み出
す時にブレーク信号にアクティブレベルを入力する必要
がある。
に、従来のエバチップでは、サブルーチンの先頭で命令
実行を中断する場合には、サブルーチンを呼び出す箇所
全てを調べ、それらの命令コードをエバチップが読み出
す時にブレーク信号にアクティブレベルを入力する必要
がある。
【０００８】しかし、プログラム内でサブルーチンを呼
び出す箇所を調べるには、プログラム全体を調べる必要
があるため、非常に手間がかかる作業であり、実際問題
として実現するのは困難である。
び出す箇所を調べるには、プログラム全体を調べる必要
があるため、非常に手間がかかる作業であり、実際問題
として実現するのは困難である。
【０００９】また、サブルーチンの呼び出し先をプログ
ラム実行中に動的に変更するようなプログラムでは、サ
ブルーチンを呼び出す箇所を調べることが不可能であ
り、サブルーチンの先頭で命令実行を中断することには
全く対応ができないという問題がある。
ラム実行中に動的に変更するようなプログラムでは、サ
ブルーチンを呼び出す箇所を調べることが不可能であ
り、サブルーチンの先頭で命令実行を中断することには
全く対応ができないという問題がある。
【００１０】一方、近年プログラムをＣ言語等の高級言
語で記述するケースが増えているが、Ｃ言語で書いたプ
ログラムをデバッグする場合には、Ｃ言語で書いた各関
数の先頭でプログラムを一旦中断し、その時のプログラ
ムの実行の状態を調べる手法が多く用いられる。
語で記述するケースが増えているが、Ｃ言語で書いたプ
ログラムをデバッグする場合には、Ｃ言語で書いた各関
数の先頭でプログラムを一旦中断し、その時のプログラ
ムの実行の状態を調べる手法が多く用いられる。
【００１１】しかし、Ｃ言語での関数はサブルーチンと
して構成されており、既に述べたように従来のエバチッ
プではサブルーチンの先頭で命令実行を中断することは
できないため、高級言語のデバッグに従来のエバチップ
では対応できず、高級言語が普及するに伴い、大きな問
題となっている。
して構成されており、既に述べたように従来のエバチッ
プではサブルーチンの先頭で命令実行を中断することは
できないため、高級言語のデバッグに従来のエバチップ
では対応できず、高級言語が普及するに伴い、大きな問
題となっている。
【００１２】本発明の目的は、デバッグを容易に行なう
ことによりプログラム開発の効率を向上させるプログラ
ム開発用マイクロコンピュータを提供することにある。
ことによりプログラム開発の効率を向上させるプログラ
ム開発用マイクロコンピュータを提供することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るプログラム開発用マイクロコンピュー
タは、命令実行を行なう命令実行手段と、記憶手段から
命令を読み出す命令読出し手段と、特定の端子入力にア
クティブレベルが入力した場合に前記命令実行手段にお
ける命令実行を中断させる実行制御手段とを有し、命令
実行の中断は、特定端子入力へのアクティブレベルの入
力と同時に読み込んだ命令の実行前に行なうか、或いは
命令の実行後に行なうかを外部からの制御で行ない、前
記実行制御手段が前記命令実行手段における命令実行処
理を中断させるタイミングを、前記端子入力へのアクテ
ィブレベルの入力と同時に前記命令読出し手段が読み出
した命令を前記命令実行手段が実行する前、及び実行し
た後の双方の内から選択可能としたものである。
め、本発明に係るプログラム開発用マイクロコンピュー
タは、命令実行を行なう命令実行手段と、記憶手段から
命令を読み出す命令読出し手段と、特定の端子入力にア
クティブレベルが入力した場合に前記命令実行手段にお
ける命令実行を中断させる実行制御手段とを有し、命令
実行の中断は、特定端子入力へのアクティブレベルの入
力と同時に読み込んだ命令の実行前に行なうか、或いは
命令の実行後に行なうかを外部からの制御で行ない、前
記実行制御手段が前記命令実行手段における命令実行処
理を中断させるタイミングを、前記端子入力へのアクテ
ィブレベルの入力と同時に前記命令読出し手段が読み出
した命令を前記命令実行手段が実行する前、及び実行し
た後の双方の内から選択可能としたものである。
【００１４】
【００１５】
【００１６】
【作用】実行制御手段が命令実行手段における命令実行
処理を中断させるタイミングを、端子入力へのアクティ
ブレベルの入力と同時に命令読出し手段が読み出した命
令を命令実行手段が実行する前、及び実行した後の双方
のうちから選択可能とし、エバチップのブレーク信号入
力による命令中断を命令の実行前に行なう。
処理を中断させるタイミングを、端子入力へのアクティ
ブレベルの入力と同時に命令読出し手段が読み出した命
令を命令実行手段が実行する前、及び実行した後の双方
のうちから選択可能とし、エバチップのブレーク信号入
力による命令中断を命令の実行前に行なう。
【００１７】これにより、サブルーチンの先頭での命令
実行の中断を実現することを可能とする。
実行の中断を実現することを可能とする。
【００１８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１９】（実施例１）図１は、本発明の実施例１に
係るエバチップを含むシステムを示すブロック図であ
る。
係るエバチップを含むシステムを示すブロック図であ
る。
【００２０】図１に示すシステムは、エバチップ１００
と、命令コードを格納するメモリ１６０とから構成され
る。
と、命令コードを格納するメモリ１６０とから構成され
る。
【００２１】エバチップ１００は、命令の実行を行なう
ＣＰＵ１１０と、ＡＮＤゲート１５１，１５４，１５８
と、ＳＲ−ＦＦ１５２と、Ｄ−ＦＦ１５３と、ＯＲゲー
ト１５４と、ＣＰＵ１１０の命令実行により設定可能な
命令前ブレーク指定フラグ１３０とから構成される。
ＣＰＵ１１０と、ＡＮＤゲート１５１，１５４，１５８
と、ＳＲ−ＦＦ１５２と、Ｄ−ＦＦ１５３と、ＯＲゲー
ト１５４と、ＣＰＵ１１０の命令実行により設定可能な
命令前ブレーク指定フラグ１３０とから構成される。
【００２２】ＣＰＵ１１０とメモリ１６０は、ＣＰＵ１
１０が実行する命令コードを読み出すためのアドレスデ
ータバス１４０により接続されている。
１０が実行する命令コードを読み出すためのアドレスデ
ータバス１４０により接続されている。
【００２３】ＣＰＵ１１０は、出力信号としてエバチッ
プ内部の動作クロックであるＣＬＫ信号１５７と、命令
の実行開始タイミングで“１”となるＭＳＴＲＴ信号１
２０を出力しており、また、ＣＰＵ１１０への入力信号
としてブレーク要求信号１５６が入力している。
プ内部の動作クロックであるＣＬＫ信号１５７と、命令
の実行開始タイミングで“１”となるＭＳＴＲＴ信号１
２０を出力しており、また、ＣＰＵ１１０への入力信号
としてブレーク要求信号１５６が入力している。
【００２４】ＣＰＵ１１０は、ＭＳＴＲＴ信号１２０が
“１”の期間にブレーク要求信号１５６が“１”であれ
ば、その時点で命令実行を中断する。
“１”の期間にブレーク要求信号１５６が“１”であれ
ば、その時点で命令実行を中断する。
【００２５】また、ＡＮＤゲート１５１には、エバチッ
プ１００の外部から入力しているブレーク信号１５０と
命令前ブレーク指定フラグ１３０の負論理の信号が入力
しており、ＡＮＤゲート１５４には、ブレーク信号１５
０と命令前ブレーク指定フラグ１３０が入力しており、
ＡＮＤゲート１５８にはＡＮＤゲート１５１の出力の負
論理の信号とＭＳＴＲＴ信号１２０が入力している。
プ１００の外部から入力しているブレーク信号１５０と
命令前ブレーク指定フラグ１３０の負論理の信号が入力
しており、ＡＮＤゲート１５４には、ブレーク信号１５
０と命令前ブレーク指定フラグ１３０が入力しており、
ＡＮＤゲート１５８にはＡＮＤゲート１５１の出力の負
論理の信号とＭＳＴＲＴ信号１２０が入力している。
【００２６】ＳＲ−ＦＦ１５２にはクロック入力として
ＣＬＫ信号１５７の負論理の信号が、セット側の入力と
してＡＮＤゲート１５１の出力が、リセット側の入力と
してＡＮＤゲート１５８の出力が入力している。従って
ＳＲ−ＦＦ１５２の出力は、ＣＬＫ１５７の立ち下がり
のタイミングでＡＮＤゲート１５１が“１”の場合は
“１”に、ＡＮＤゲート１５８が“１”の場合は“０”
に変化し、それ以外の場合は出力は変化しない。
ＣＬＫ信号１５７の負論理の信号が、セット側の入力と
してＡＮＤゲート１５１の出力が、リセット側の入力と
してＡＮＤゲート１５８の出力が入力している。従って
ＳＲ−ＦＦ１５２の出力は、ＣＬＫ１５７の立ち下がり
のタイミングでＡＮＤゲート１５１が“１”の場合は
“１”に、ＡＮＤゲート１５８が“１”の場合は“０”
に変化し、それ以外の場合は出力は変化しない。
【００２７】Ｄ−ＦＦ１５３にはクロックとしてＣＬＫ
信号１５７が、データ入力としてＳＲ−ＦＦ１５２の出
力が入力しており、ＣＬＫ１５７の立ち上がりのタイミ
ングでＳＲ−ＦＦ１５２の出力値をラッチする。
信号１５７が、データ入力としてＳＲ−ＦＦ１５２の出
力が入力しており、ＣＬＫ１５７の立ち上がりのタイミ
ングでＳＲ−ＦＦ１５２の出力値をラッチする。
【００２８】ＯＲゲート１５５にはＤ−ＦＦ１５３の出
力とＡＮＤゲート１５４の出力が入力しており、ＯＲゲ
ート１５５の出力はブレーク要求信号１５６としてＣＰ
Ｕ１１０に入力している。
力とＡＮＤゲート１５４の出力が入力しており、ＯＲゲ
ート１５５の出力はブレーク要求信号１５６としてＣＰ
Ｕ１１０に入力している。
【００２９】次に、図２，図３，図４のタイミングチャ
ートを用いて、ブレーク信号１５０に“０”及び“１”
が入力した場合のエバチップ１００の動作について説明
する。
ートを用いて、ブレーク信号１５０に“０”及び“１”
が入力した場合のエバチップ１００の動作について説明
する。
【００３０】図２のタイミングチャートはＣＰＵ１１０
が命令コードを読み出したタイミングでブレーク信号１
５０が“０”である場合のタイミングチャートである。
が命令コードを読み出したタイミングでブレーク信号１
５０が“０”である場合のタイミングチャートである。
【００３１】ＣＰＵ１１０はｔ１１のタイミングで命令
の実行を開始し、ｔ１１からｔ１２の期間ＭＳＴＲＴ信
号１２０を“１”にする。同時にＣＰＵ１１０はアドレ
スデータバス１４０を経由してメモリ１６０から命令コ
ードを読み出す。
の実行を開始し、ｔ１１からｔ１２の期間ＭＳＴＲＴ信
号１２０を“１”にする。同時にＣＰＵ１１０はアドレ
スデータバス１４０を経由してメモリ１６０から命令コ
ードを読み出す。
【００３２】ブレーク信号１５０が“０”であるため、
ＡＮＤゲート１５１，１５４は命令前ブレーク指定フラ
グ１３０の値に係わらず共に“０”を出力する。
ＡＮＤゲート１５１，１５４は命令前ブレーク指定フラ
グ１３０の値に係わらず共に“０”を出力する。
【００３３】ＳＲ−ＦＦ１５２はＡＮＤゲート１５１が
“０”であるため、“０”を出力し続け、その結果Ｄ−
ＦＦ１５３も“０”を出力し続ける。
“０”であるため、“０”を出力し続け、その結果Ｄ−
ＦＦ１５３も“０”を出力し続ける。
【００３４】ＯＲゲート１５５はＤ−ＦＦ１５３とＡＮ
Ｄゲート１５４の出力が共に“０”であるため、ブレー
ク要求信号１５６に“０”を出力する。
Ｄゲート１５４の出力が共に“０”であるため、ブレー
ク要求信号１５６に“０”を出力する。
【００３５】この結果ＣＰＵ１１０は、アドレスデータ
バス１４０上の命令コードをｔ１３のタイミングまで実
行する。そして、ＣＰＵ１１０は、再びｔ１３からｔ１
４の期間にＭＳＴＲＴ信号１２０を“１”にする。この
場合も、ブレーク信号１５０が“０”であるため、ＣＰ
Ｕ１１０は同様に通常のアドレスデータバス１４０上の
命令コードを実行し、通常の命令実行が行なわれる。
バス１４０上の命令コードをｔ１３のタイミングまで実
行する。そして、ＣＰＵ１１０は、再びｔ１３からｔ１
４の期間にＭＳＴＲＴ信号１２０を“１”にする。この
場合も、ブレーク信号１５０が“０”であるため、ＣＰ
Ｕ１１０は同様に通常のアドレスデータバス１４０上の
命令コードを実行し、通常の命令実行が行なわれる。
【００３６】図３のタイミングチャートはＣＰＵ１１０
が命令コードを読み出したタイミングでブレーク信号１
５０が“１”であり、命令前ブレーク指定フラグ１３０
が“０”である場合のタイミングチャートである。
が命令コードを読み出したタイミングでブレーク信号１
５０が“１”であり、命令前ブレーク指定フラグ１３０
が“０”である場合のタイミングチャートである。
【００３７】ＣＰＵ１１０はｔ２１のタイミングで命令
の実行を開始し、ｔ２１からｔ２３の期間ＭＳＴＲＴ信
号１２０を“１”にする。同時にＣＰＵ１１０はアドレ
スデータバス１４０を経由してメモリ１６０から命令コ
ードを読み出す。
の実行を開始し、ｔ２１からｔ２３の期間ＭＳＴＲＴ信
号１２０を“１”にする。同時にＣＰＵ１１０はアドレ
スデータバス１４０を経由してメモリ１６０から命令コ
ードを読み出す。
【００３８】この時ブレーク信号１５０に“１”が入力
されると、命令前ブレーク指定フラグ１３０が“０”で
あるため、ＡＮＤゲート１５１は“１”を出力し、ＡＮ
Ｄゲート１５４は“０”を出力する。
されると、命令前ブレーク指定フラグ１３０が“０”で
あるため、ＡＮＤゲート１５１は“１”を出力し、ＡＮ
Ｄゲート１５４は“０”を出力する。
【００３９】ＳＲ−ＦＦ１５２はｔ２２のＣＬＫ信号１
５７が立ち下がるタイミングでＡＮＤゲート１５１が
“１”であるため“１”を出力し、次にＭＳＴＲＴ信号
１２０が出力されＡＮＤゲート１５８が“１”を出力す
るｔ２５のタイミングまで、“１”を出力し続ける。
５７が立ち下がるタイミングでＡＮＤゲート１５１が
“１”であるため“１”を出力し、次にＭＳＴＲＴ信号
１２０が出力されＡＮＤゲート１５８が“１”を出力す
るｔ２５のタイミングまで、“１”を出力し続ける。
【００４０】Ｄ−ＦＦ１５３は、ＳＲ−ＦＦがｔ２２か
らｔ２５の間“１”を出力するため、ｔ２３からｔ２６
の間“１”を出力する。ＯＲゲート１５５はＤ−ＦＦ１
５３がｔ２３からｔ２６の間“１”となるため、ｔ２３
からｔ２６の間ブレーク要求信号１５６に“１”を出力
する。
らｔ２５の間“１”を出力するため、ｔ２３からｔ２６
の間“１”を出力する。ＯＲゲート１５５はＤ−ＦＦ１
５３がｔ２３からｔ２６の間“１”となるため、ｔ２３
からｔ２６の間ブレーク要求信号１５６に“１”を出力
する。
【００４１】この結果ＣＰＵ１１０は、ｔ２１からｔ２
３のＭＳＴＲＴ信号１２０が“１”の期間は、ブレーク
要求信号１５６が“０”であるため、アドレスデータバ
ス１４０上の命令コードをｔ２４のタイミングまで実行
する。
３のＭＳＴＲＴ信号１２０が“１”の期間は、ブレーク
要求信号１５６が“０”であるため、アドレスデータバ
ス１４０上の命令コードをｔ２４のタイミングまで実行
する。
【００４２】次に、ＭＳＴＲＴ信号１２０が“１”とな
るｔ２４からｔ２６の期間は、ブレーク要求信号１５６
が“１”であるため、ＣＰＵ１１０は命令実行を中断す
る。
るｔ２４からｔ２６の期間は、ブレーク要求信号１５６
が“１”であるため、ＣＰＵ１１０は命令実行を中断す
る。
【００４３】以上述べたように、ブレーク信号１５０が
“１”であり、命令前ブレーク指定フラグ１３０が
“０”である場合には、エバチップ１００は従来例で述
べたエバチップと同様に、ブレーク信号１５０がアクテ
ィブになった命令コードに対応する命令を実行した後、
命令実行を中断する。
“１”であり、命令前ブレーク指定フラグ１３０が
“０”である場合には、エバチップ１００は従来例で述
べたエバチップと同様に、ブレーク信号１５０がアクテ
ィブになった命令コードに対応する命令を実行した後、
命令実行を中断する。
【００４４】図４のタイミングチャートはＣＰＵ１１０
が命令コードを読み出したタイミングでブレーク信号１
５０が“１”であり、命令前ブレーク指定フラグ１３０
が“１”である場合のタイミングチャートである。
が命令コードを読み出したタイミングでブレーク信号１
５０が“１”であり、命令前ブレーク指定フラグ１３０
が“１”である場合のタイミングチャートである。
【００４５】ＣＰＵ１１０はｔ３１のタイミングで命令
の実行を開始し、ｔ３１からｔ３２の期間にＭＳＴＲＴ
信号１２０を“１”にする。同時にＣＰＵ１１０はアド
レスデータバス１４０を経由してメモリ１６０から命令
コードを読み出す。
の実行を開始し、ｔ３１からｔ３２の期間にＭＳＴＲＴ
信号１２０を“１”にする。同時にＣＰＵ１１０はアド
レスデータバス１４０を経由してメモリ１６０から命令
コードを読み出す。
【００４６】この時ブレーク信号１５０に“１”が入力
されると、命令前ブレーク指定フラグ１３０が“１”で
あるため、ＡＮＤゲート１５１は“０”を出力し、ＡＮ
Ｄゲート１５４は“１”を出力する。
されると、命令前ブレーク指定フラグ１３０が“１”で
あるため、ＡＮＤゲート１５１は“０”を出力し、ＡＮ
Ｄゲート１５４は“１”を出力する。
【００４７】ＳＲ−ＦＦ１５２はＡＮＤゲート１５１が
“０”であるため、“０”を出力し続け、その結果Ｄ−
ＦＦ１５３も“０”を出力し続ける。ＯＲゲート１５５
はＡＮＤゲート１５８がｔ３１からｔ３２の間“１”と
なるため、ｔ３１からｔ３２の間ブレーク要求信号１５
６に“１”を出力する。
“０”であるため、“０”を出力し続け、その結果Ｄ−
ＦＦ１５３も“０”を出力し続ける。ＯＲゲート１５５
はＡＮＤゲート１５８がｔ３１からｔ３２の間“１”と
なるため、ｔ３１からｔ３２の間ブレーク要求信号１５
６に“１”を出力する。
【００４８】この結果、ＣＰＵ１１０がＭＳＴＲＴ信号
１２０に“１”を出力しているｔ３１からｔ３２の期間
にブレーク要求信号１５６が“１”となるため、ＣＰＵ
１１０は命令実行を中断する。
１２０に“１”を出力しているｔ３１からｔ３２の期間
にブレーク要求信号１５６が“１”となるため、ＣＰＵ
１１０は命令実行を中断する。
【００４９】以上述べたように、ブレーク信号１５０が
“１”であり、命令前ブレーク指定フラグ１３０が
“１”である場合にはエバチップ１００は、ブレーク信
号１５０がアクティブになった命令コードを実行する前
に命令実行を中断する。
“１”であり、命令前ブレーク指定フラグ１３０が
“１”である場合にはエバチップ１００は、ブレーク信
号１５０がアクティブになった命令コードを実行する前
に命令実行を中断する。
【００５０】以上述べた構成のエバチップを用いること
により、ブレーク信号にアクティブレベルが入力した時
に取込んだ命令を実行する前に命令実行を中断すること
ができる。
により、ブレーク信号にアクティブレベルが入力した時
に取込んだ命令を実行する前に命令実行を中断すること
ができる。
【００５１】尚、本実施例では命令コードを直接メモリ
から読み出す場合について述べたが、命令キューを内蔵
するＣＰＵにおいても、命令キューの幅を１ビット増や
し、ブレーク信号を命令キューから命令コードを読み出
すタイミングと同時に読み出すことで、同じ効果を得る
ことができる。
から読み出す場合について述べたが、命令キューを内蔵
するＣＰＵにおいても、命令キューの幅を１ビット増や
し、ブレーク信号を命令キューから命令コードを読み出
すタイミングと同時に読み出すことで、同じ効果を得る
ことができる。
【００５２】（実施例２）図５は、本発明の実施例２を
示すブロック図である。
示すブロック図である。
【００５３】図５に示すエバチップ１００は、ブレーク
信号１５０の入力時に命令の実行前に命令実行を中断す
るか否かを指定する方法を、実施例１における命令前ブ
レーク指定フラグから、エバチップ外部からの入力信号
である命令前ブレーク指定信号２３０に変更した以外
は、図１のエバチップと同一の構成である。
信号１５０の入力時に命令の実行前に命令実行を中断す
るか否かを指定する方法を、実施例１における命令前ブ
レーク指定フラグから、エバチップ外部からの入力信号
である命令前ブレーク指定信号２３０に変更した以外
は、図１のエバチップと同一の構成である。
【００５４】本実施例におけるエバチップは、命令前ブ
レーク指定信号２３０に“０”を入力した場合は、実施
例１の図３と同様に、ブレーク信号１５０に“１”を入
力すると、エバチップ１００はブレーク信号１５０と同
時に読み込んだ命令を実行した後、命令実行を中断す
る。
レーク指定信号２３０に“０”を入力した場合は、実施
例１の図３と同様に、ブレーク信号１５０に“１”を入
力すると、エバチップ１００はブレーク信号１５０と同
時に読み込んだ命令を実行した後、命令実行を中断す
る。
【００５５】また、命令前ブレーク指定信号２３０に
“１”を入力した場合は、実施例１の図４と同様に、ブ
レーク信号１５０に“１”を入力すると、エバチップ１
００はブレーク信号１５０と同時に読み込んだ命令を実
行する前に、命令実行を中断する。
“１”を入力した場合は、実施例１の図４と同様に、ブ
レーク信号１５０に“１”を入力すると、エバチップ１
００はブレーク信号１５０と同時に読み込んだ命令を実
行する前に、命令実行を中断する。
【００５６】このように、命令実行の中断をブレーク信
号入力と同時に読み込んだ命令の実行前に行なうか、命
令の実行後に行なうかを外部からの制御で直接行なうこ
とができるため、ブレーク信号を入力する場合毎に命令
中断を命令実行前又は実行後に行なうかを任意に設定で
き、プログラムのデバッグ時の自由度を高くすることが
できる。
号入力と同時に読み込んだ命令の実行前に行なうか、命
令の実行後に行なうかを外部からの制御で直接行なうこ
とができるため、ブレーク信号を入力する場合毎に命令
中断を命令実行前又は実行後に行なうかを任意に設定で
き、プログラムのデバッグ時の自由度を高くすることが
できる。
【００５７】
【発明の効果】以上述べたように、本発明では、エバチ
ップのブレーク信号入力による命令中断を命令の実行前
に行なうことを可能としたため、本エバチップを用いＩ
Ｅを構成することで、サブルーチンの先頭での命令実行
の中断を実現することが可能となり、Ｃ言語等の高級言
語で記述したプログラムを開発する場合のデバッグを容
易に行なうことができるようになり、プログラム開発の
効率を向上させることができる。
ップのブレーク信号入力による命令中断を命令の実行前
に行なうことを可能としたため、本エバチップを用いＩ
Ｅを構成することで、サブルーチンの先頭での命令実行
の中断を実現することが可能となり、Ｃ言語等の高級言
語で記述したプログラムを開発する場合のデバッグを容
易に行なうことができるようになり、プログラム開発の
効率を向上させることができる。
【図１】本発明の実施例１を示すブロック図である。
【図２】実施例１のエバチップの動作のタイミングチャ
ートである。
ートである。
【図３】実施例１のエバチップの動作のタイミングチャ
ートである。
ートである。
【図４】実施例１のエバチップの動作のタイミングチャ
ートである。
ートである。
【図５】本発明の実施例２を示すブロック図である。
１００ エバチップ １１０ ＣＰＵ １２０ ＭＳＴＲＴ信号 １３０ 命令前ブレーク指定フラグ １４０ アドレスデータバス １５０ ブレーク信号 １５１，１５４，１５８ ＡＮＤゲート １５２ ＳＲ−ＦＦ １５３ Ｄ−ＦＦ １５５ ＯＲゲート １５６ ブレーク要求信号 １５７ ＣＬＫ信号 ２３０ 命令前ブレーク指定信号
Claims (1)
- 【請求項１】 命令実行を行なう命令実行手段と、 記憶手段から命令を読み出す命令読出し手段と、 特定の端子入力にアクティブレベルが入力した場合に前
記命令実行手段における命令実行を中断させる実行制御
手段とを有し、命令実行の中断は、特定端子入力へのアクティブレベル
の入力と同時に読み込んだ命令の実行前に行なうか、或
いは命令の実行後に行なうかを外部からの制御で行な
い、 前記実行制御手段が前記命令実行手段における命令実行
処理を中断させるタイミングを、前記端子入力へのアク
ティブレベルの入力と同時に前記命令読出し手段が読み
出した命令を前記命令実行手段が実行する前、及び実行
した後の双方の内から選択可能としたものであることを
特徴とするプログラム開発用マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176151A JP2940309B2 (ja) | 1992-06-10 | 1992-06-10 | プログラム開発用マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176151A JP2940309B2 (ja) | 1992-06-10 | 1992-06-10 | プログラム開発用マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05342037A JPH05342037A (ja) | 1993-12-24 |
| JP2940309B2 true JP2940309B2 (ja) | 1999-08-25 |
Family
ID=16008557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4176151A Expired - Fee Related JP2940309B2 (ja) | 1992-06-10 | 1992-06-10 | プログラム開発用マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940309B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100381024B1 (ko) * | 1999-06-28 | 2003-04-23 | 주식회사 하이닉스반도체 | 마이크로프로세서 개발 시스템의 기능을 효율적으로 지원하기위한 회로 |
| JP2008033849A (ja) * | 2006-08-01 | 2008-02-14 | Hitachi Ltd | 障害解析システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282377A (ja) * | 1988-09-19 | 1990-03-22 | Nec Corp | 半導体集積回路 |
| JP2808757B2 (ja) * | 1989-12-04 | 1998-10-08 | 日本電気株式会社 | デバッグ用マイクロプロセッサ |
-
1992
- 1992-06-10 JP JP4176151A patent/JP2940309B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05342037A (ja) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4749556B2 (ja) | 割込強制レジスタを含む柔軟な割込コントローラ | |
| EP0497380A2 (en) | Microcomputer having a watchdog timer | |
| EP0238090A2 (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
| US4961161A (en) | Arithmetic processor performing mask and trap operations for exceptions | |
| US5155821A (en) | Command performing order change-over system in data processor | |
| US5361348A (en) | Debug circuit of a signal processor | |
| JPH0193837A (ja) | デバッグ用マイクロプロセッサ | |
| EP0267613A2 (en) | Micro processor capable of being connected with coprocessor | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| JPH10505444A (ja) | 処理システム、プロセッサ、命令ストリーム格納用メモリ及びコンパイラ | |
| JPH1078889A (ja) | マイクロコンピュータ | |
| US6877113B2 (en) | Break determining circuit for a debugging support unit in a semiconductor integrated circuit | |
| JP2940309B2 (ja) | プログラム開発用マイクロコンピュータ | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| JPH07311686A (ja) | コンピュータシステム、およびその中でシステム管理割込を発生し処理するための方法 | |
| JPH08272770A (ja) | マイクロコントローラディベロップメントシステム | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JP2675506B2 (ja) | マイクロプロセッサ装置 | |
| JP3489174B2 (ja) | 半導体集積回路 | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JP3120841B2 (ja) | インサーキットエミュレータ | |
| KR870006484A (ko) | 마이크로 프로세서를 이용한 공정제어방법 및 장치 | |
| JPH11212945A (ja) | マイクロコンピュータおよびそのメモリ | |
| JP2002007140A (ja) | 記録媒体、システム開発装置及びマイクロコンピュータ | |
| JPH0795288B2 (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |