JPH11150096A - 犠牲領域を除去することを含む集積構造体の製造方法 - Google Patents

犠牲領域を除去することを含む集積構造体の製造方法

Info

Publication number
JPH11150096A
JPH11150096A JP10195724A JP19572498A JPH11150096A JP H11150096 A JPH11150096 A JP H11150096A JP 10195724 A JP10195724 A JP 10195724A JP 19572498 A JP19572498 A JP 19572498A JP H11150096 A JPH11150096 A JP H11150096A
Authority
JP
Japan
Prior art keywords
layer
forming
region
semiconductor material
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10195724A
Other languages
English (en)
Inventor
Pietro Montanini
モンタニーニ ピエトロ
Marco Ferrera
フェレーラ マルコ
Castoldi Laura
カストルディ ラウラ
Germi Iraria
ジェルミ イラリア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP97830345A external-priority patent/EP0890978B1/en
Priority claimed from EP97830406A external-priority patent/EP0895276A1/en
Priority claimed from EP97830407A external-priority patent/EP0895090B1/en
Priority claimed from EP97830537A external-priority patent/EP0911606A1/en
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JPH11150096A publication Critical patent/JPH11150096A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/097—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by vibratory elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B81C2201/0177—Epitaxy, i.e. homo-epitaxy, hetero-epitaxy, GaAs-epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 長時間及び／又は高濃度の非常に攻撃的な溶
液が必要とされる場合にも犠牲領域の完全な除去を可能
にする集積構造体の製造方法を提供する。 【解決手段】 半導体材料の集積構造体の場合について
言えば、半導体材料の基板１上にシリコン酸化物の犠牲
領域６を形成し、擬似エピタキシャル層８を成長させ、
電気回路10、11を形成し、シリコン炭化物層21を堆積さ
せ、形成しようとするマイクロ構造体27の微細構成を含
むエッチングマスク23を形成するようこのシリコン炭化
物層をホトリソグラフィーにより画定し、エッチングマ
スク23を用いて、マイクロ構造体の横の輪郭を形成する
よう擬似エピタキシャル層８に犠牲領域６までのトレン
チ25を形成し、このトレンチ25を通して犠牲領域６を除
去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、犠牲領域を除去す
ることを含む集積構造体を製造するための方法に関す
る。詳しくは、この方法は、マイクロセンサー、マイク
ロアクチュエータ及びマイクロメカニズムといったよう
な集積マイクロ構造体の製造を指向する。
【０００２】
【従来の技術】近年、マイクロ構造体（超小形構造体）
を製造する方法が提案されており、それらは、集積回路
の製造に特有であってマイクロ集積構造体と関連の制御
エレクトロニクスとを単一のチップに集積するのを可能
にするプロセスと科学技術工程とを基にしている。
【０００３】例えば、ヨーロッパ特許出願公開第８２２
５７９号明細書には、単結晶シリコンの基板の上に埋込
まれる犠牲領域を形成し、次に、その埋込まれる犠牲層
の上に多結晶構造体を有しほかのところに単結晶構造体
を有する擬似エピタキシャル層を成長させ、この擬似エ
ピタキシャル層の単結晶構造体の部分に回路の電子構成
部品を集積し、擬似エピタキシャル層の多結晶構造体の
部分に、所望のマイクロ集積構造体の形状を画定するよ
うトレンチを形成し、そして、静的な、動的な又は動力
学的なマイクロ構造体として使用できる懸架体を形成す
るよう、トレンチ自体を通して、埋込まれた犠牲領域を
エッチングする方法が記載されている。
【０００４】トレンチを堀る作業と埋め込まれた犠牲領
域を除去する作業は、二つのエッチングプロセス、すな
わち厚いシリコン層（擬似エピタキシャル層の厚さは一
般的に８〜９μｍである）を通しての第一のエッチング
と濃フッ酸を使用しての第二のエッチング、を必要とす
る。従って、これらの作業はいくらか複雑であり、特
に、非常に攻撃的な溶液での第二の湿式エッチングプロ
セスはパッドにおける既に露出された金属領域に関し問
題を引き起こす。実際、マイクロ構造体を画定しそして
パッドの金属領域を保護するために単一のマスク用レジ
スト層を使って行った試験では、トレンチを形成するの
に使用した機械（ＡＭＴ製のＭＸＴ機械）がレジスト層
に関し十分選択性でないことから、否定的な結果が得ら
れた。
【０００５】同様に、二重のレジストマスク、すなわち
所望のマイクロ構造体のデザインを持つ活性領域の窒化
物の上に画定された第一のものと、形成すべきマイクロ
構造体の上方の大きな窓を除き、パッドを含めて、デバ
イス全体を覆う第二のもの、を使用すると、意に満たな
い結果が得られた。
【０００６】同じ問題が、攻撃的な及び／又は長時間の
エッチングプロセスにより犠牲層又は一つの領域を除去
することが必要とされる場合に生じる。実際、現在のレ
ジストマスクは数分より長い時間又は高濃度（例えば濃
度４９％までのフッ酸）を採用するエッチング操作に十
分耐えることができない。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
は、長時間及び／又は高濃度の非常に攻撃的な溶液が必
要とされる場合にも犠牲領域の完全な除去を可能にする
よう既知の方法を改善することである。
【０００８】
【課題を解決するための手段】本発明によれば、請求項
１に明示されるように、集積構造体を製造するための方
法が提供される。
【０００９】以下において、エピタキシャル成長させた
多結晶シリコンの領域に形成した懸架体（ｓｕｓｐｅｎ
ｄｅｄ ｍａｓｓ）を含む集積構造体を製造するための
方法を、非限定の例として説明する。とは言え、下記で
検討するように、本発明は説明される例には限定され
ず、マイクロエレクトロニクス産業で使用される半導体
材料、金属及びその他の材料の領域を、犠牲領域の除去
のためエッチングする際に保護するために、炭化シリコ
ンのマスクを使用することにまで一般に及ぶ。
【００１０】
【発明の実施の形態】ここで説明する方法は、先に要約
されており、そしてここでは種々の層と領域が一定の比
率どおりには示されていない図１〜５を参照して手短に
説明される、既知の方法のものと同様である初期工程を
含む。
【００１１】最初に、単結晶シリコンの基板１の上に酸
化シリコン層２を形成し、この酸化シリコン層２の上に
窒化シリコン層３を堆積させ、そして所望のマイクロ構
造体を形成しようとする帯域において光学手法の工程と
窒化物をエッチングする工程を行う。こうして、図１に
よる中間構造体が得られる。続いて、窒化ケイ素層３で
マスクされた局所酸化の工程を行い、その結果厚さが例
えば２μｍの酸化シリコンの犠牲領域６を形成する（図
２）。
【００１２】次に、窒化ケイ素層３を除去し、厚さが例
えば４５００Åの多結晶シリコン層を堆積させ、光学手
法と化学エッチングの工程により犠牲層の上の帯域を除
くポリシリコン層と、そして基板１上の酸化シリコン層
２を除去する。それによって、図３では７で表示され
る、多結晶シリコン層の残りの部分が、次のエピタキシ
ャル成長工程のための種を形成する。プロセスにより想
定される場合には、トップ／ボトム手法を使って埋め込
まれた構造体及び／又は接合分離領域を形成するためド
ーピング種を注入する工程を、それ自体は既知で図示さ
れてはいないやり方でもって実施する。
【００１３】次いで、エピタキシャル成長を行って、犠
牲領域６の上の多結晶領域８’とそのはかの場所の単結
晶領域８”を含む、厚さが例えば８μｍの擬似エピタキ
シャル層８を形成する。こうして、図４において９で示
されたウエーハが得られる。次に、単結晶領域８”内の
導電性領域と分離領域、並びにウエーハ９の上の導電性
領域、接続領域及び分離領域を形成することを含む、電
子部品を形成するための標準的な処理工程を行い、例え
ば、図５によれば、模式的に示されたＭＯＳトランジス
タ１２及びバイポーラトランジスタ１３の部分を形成す
るポケット１０、１１を、単結晶領域８”に形成する。
【００１４】第一の誘電体層１５（例えばＢＰＳＧ−ホ
ウ素リンケイ素ガラス）を堆積させ、金属領域を形成
し、そして図６には一つが見えている１８のコンタクト
パッドを画定し、第二の誘電体層１６（例えばＰＳＧ−
リンケイ素ガラス）そして次にパッシベーティング層１
７（例えば酸窒化物）を堆積させ、次いで特別な光学手
法と化学エッチングの工程によって、第二の誘電体層１
６の一部とパッシベーティング層１７の一部をパッド１
８の領域から（図５の左側に見ることができるよう
に）、また形成しようとするマイクロ構造体の上の帯域
（多結晶領域８’の上）から除去する。第一の誘電体層
１５は、マイクロ構造体を形成しなくてはならない帯域
を保護するため多結晶領域８’の上に計画的に残され
て、図５による構造体が得られ、これはその後ウエーハ
のために想定される電気的試験にかけらる。
【００１５】次に、バリヤ層２０、例えば厚さ１０００
ÅのＴＥＯＳから得られる酸化物、を堆積させ、次いで
光学手法と化学エッチングの工程により、マイクロ構造
体を形成しなくてはならない帯域に窓２０ａを形成する
ようにバリヤ層２０を除去し、同時に第一の誘電体層１
５の露出された部分も除去して、図６による中間構造体
を得る。
【００１６】次に、まず厚さが例えば７５００Åの、シ
リコン炭化物を含む、第一のマスク層２１を、続いて厚
さが例えば４０００Åの、好ましくはＴＥＯＳから得ら
れる酸化物を含む、第二のマスク層２２を、堆積させ
る。次いで、マイクロ構造体を画定するための光学手法
の工程をレジストマスクを使って行い、そうして次に、
マイクロ構造体のための所望のリソグラフ形状に対応す
る第一及び第二のマスク層２１及び２２の部分を除去す
る。それにより、マスク層２２と２１はハードマスク２
３を形成する。次に、得られたばかりのハードマスク２
３を使用して、所望のマイクロ構造体の側面の輪郭を形
成するトレンチを形成するため多結晶領域８’のシリコ
ンをエッチングする。この化学エッチング工程はシリコ
ン酸化物の犠牲領域６で自動的に中止される。こうして
エッチングの終わりに、多結晶領域８’のトレンチが２
５で示されている図８による構造体が得られる。
【００１７】その後、犠牲領域６を形成している酸化シ
リコンを濃フッ酸を用いるエッチングで除去し、この工
程の間に、第二のマスク層２２を形成している酸化物も
除去する。こうして、図９による構造体が得られ、それ
には犠牲領域６の代わりに、底部でマイクロ構造体の懸
架体（２７により指示される）の輪郭を形成している空
隙２６がある。
【００１８】次に、第二のマスク層２１を六フッ化イオ
ウ（ＳＦ6 ）溶液にさらして多結晶領域８’とバリヤ層
２０の表面からシリコン炭化物を除去し、この工程の間
は、バリヤ層２０がシリコン炭化物エッチング混合物に
よりエッチングされるであろうシリコン窒化物のパッシ
ベーティング層１７を保護する。最後に、バリヤ層２０
を除去して、図１０による最終的な構造体が得られる。
【００１９】説明した方法では、図示されたバリヤ層２
０は、シリコン炭化物を除去するエッチングの終了点を
与える機能を有するが、犠牲領域６の除去の間多結晶領
域８’と第一のシリコン炭化物のマスク層２１との界面
でフッ酸の浸透を避けるように、マイクロ構造体を形成
しようとする帯域から前もって除去しなくてはならず、
その結果、バリヤ層２０（そして第一の誘電体層１５、
図６）を除去するのに使用されるマスクは、マイクロ構
造体の帯域を露出させるがパッシベーティング層１７を
全面で覆うような寸法を持つ窓２０ａを画定しなくては
ならない。
【００２０】第二のマスク層２２は、エッチングされる
面積（ハードマスク２３で被覆されていない）がウエー
ハの全面積のうちのかなりの部分（約５％より多く）に
相当し又は露出された面積が非常に集中している帯域が
ある場合にも、トレンチ２５の正確な形成を可能にする
という機能を有し、実際にこれらの条件下では、第二の
マスク層２２がないとエッチングされた材料が再度堆積
するという問題が起こりかねない。従って、第二のマス
ク層２２は、先に説明したように犠牲領域６のエッチン
グの際にフッ酸により完全に除去されるので、処理工程
を複雑にすることあるいは除去の問題を生じさせること
なく良好なトレンチのエッチングを保証する。とは言
え、上述の面積の条件が存在せず、又はエッチング手法
が既存の微細構成（ｔｏｐｏｇｒａｐｈｙ）にかかわり
なくトレンチの正確なエッチングを確実にする場合に
は、第二のマスク層２２なしですまし、トレンチのエッ
チングと犠牲領域を除去するためのエッチングの両方を
シリコン炭化物層だけを使って行うことが可能である。
【００２１】トレンチを形成する工程と犠牲領域を除去
する工程の間ウエーハの機能的に重要な露出された領域
（パッド金属領域）を保護するのにシリコン炭化物を使
用することは、エレクトロニクス産業にとって普通でな
い深さまで普通でない量の材料（シリコン酸化物）を除
去することが必要であるにもかかわらず、攻撃的な化学
エッチング溶液、例えばフッ酸を使い、優れたエッチン
グの輪郭を保証し且つ集積デバイスの重要な部品に対す
る損傷を回避するのを可能にする。
【００２２】特に、炭化ケイ素のマスクは、フッ酸を最
高で１時間最高で４９％までの濃度で使用するエッチン
グの場合にも、層とその下にある領域をうまく保護する
のを保証することができる。
【００２３】基本的に、シリコン炭化物を使用するとマ
イクロ機械加工の要件をマイクロエレクトロニクスのそ
れらと組み合わせて優れた結果を得ることが可能である
ということが示された。
【００２４】上で説明した方法では、シリコン炭化物層
２１の厚さは、シリコン炭化物層それ自体を堆積させる
前のウエーハの平坦性に本質的に依存する。特に、上述
の厚さ（７５００Å）は、不連続性が存在する場合にシ
リコン炭化物層自体の弱い箇所にフッ酸が浸透するのを
確実に防止するものであり、それゆえに、平らな表面の
ウエーハの場合には有意に減少させることができる。
【００２５】最後に、ここで説明及び例示した方法には
多くの改変と変更を行ってもよく、それらは全て、特許
請求の範囲で明示される本発明の範囲内に入るものであ
ることは明らかである。特に、非常に攻撃的な酸で犠牲
領域をエッチングするためのマスクとしてシリコン炭化
物を使用することは、上で説明したプロセス以外のプロ
セスにも適用可能であり、例えば、本発明は、単結晶シ
リコンの２枚のウエーハの間に含まれるシリコン酸化物
層が犠牲領域を（部分的に）形成する（例えばヨーロッ
パ特許出願公開第８２２３９８号明細書参照）、あるい
は犠牲領域が別の手法で作製される、例えば堆積させた
酸化物により又は基板の特別なくぼみに形成された酸化
物領域により形成される、ＳＯＩ基板を使用する方法に
適用可能である。本方法はまた、回路の電子部品を形成
するための方法の終わりに、それ自体は基板の上に形成
された犠牲酸化物領域の上に堆積させた多結晶シリコン
により形成される懸架構造体に、さもなければ犠牲領域
が多孔質シリコンを酸化することにより得られる場合
に、適用することも可能である。シリコン炭化物のマス
クはまた、シリコン酸化物と異なる材料の埋め込まれた
領域を除去するために、また、酸素プラズマといったよ
うなフッ酸以外のエッチング剤の場合、例えば、犠牲領
域がアルカリ性の薬剤で除去されるポリマー材料を含む
金属材料の懸架構造体の場合にも使用することができ
る。
【図面の簡単な説明】
【図１】既知の方法のうちの一工程の際の半導体材料の
ウエーハの断面を示す図である。
【図２】既知の方法のうちのもう一つの工程の際の半導
体材料のウエーハの断面を示す図である。
【図３】既知の方法のうちの更にもう一つの工程の際の
半導体材料のウエーハの断面を示す図である。
【図４】既知の方法のうちのなおもう一つの工程の際の
半導体材料のウエーハの断面を示す図である。
【図５】既知の方法のうちの更にまたもう一つの工程の
際の半導体材料のウエーハの断面を示す図である。
【図６】本発明による方法のうちの一工程の際の、図１
〜５のものと同様の断面を示す図である。
【図７】本発明による方法のうちのもう一つの工程の際
の、図１〜５のものと同様の断面を示す図である。
【図８】本発明による方法のうちの更にもう一つの工程
の際の、図１〜５のものと同様の断面を示す図である。
【図９】本発明による方法のうちのなおもう一つの工程
の際の、図１〜５のものと同様の断面を示す図である。
【図１０】本発明による方法のうちの更にまたもう一つ
の工程の際の、図１〜５のものと同様の断面を示す図で
ある。
【符号の説明】
１…シリコン基板 ６…犠牲領域 ８…擬似エピタキシャル層 ９…ウエーハ １０、１１…ポケット １２…ＭＯＳトランジスタ １３…バイポーラトランジスタ １６…第二の誘電体層 １７…パッシベーティング層 １８…コンタクトパッド ２０…バリヤ層 ２０ａ…窓 ２１…第一のマスク層 ２２…第二のマスク層 ２３…ハードマスク ２５…トレンチ
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ９７８３０５３７：３ (32)優先日 1997年10月23日 (33)優先権主張国 ヨーロッパ特許庁（ＥＰ） (31)優先権主張番号 ９８８３０２６６：７ (32)優先日 1998年４月30日 (33)優先権主張国 ヨーロッパ特許庁（ＥＰ） (72)発明者 ラウラ カストルディ イタリア国，20081 アビアテグラッソ, ビアレ カッタネオ，31 (72)発明者 イラリア ジェルミ イタリア国，20134 ミラノ，ビア ロン チ，30

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも半導体材料の基板（１）と犠
    牲領域（６）とを含むウエーハ（９）を作製する工程、 このウエーハ（９）の上にエッチングマスク（２３）を
    形成する工程、及びこのエッチングマスク（２３）を使
    って上記犠牲領域（６）を除去する工程、を含む集積構
    造体の製造方法であって、当該エッチングマスク（２
    ３）がシリコン炭化物を含むことを特徴とする集積構造
    体の製造方法。
  2. 【請求項２】 前記犠牲領域（６）がシリコン酸化物を
    含むことを特徴とする、請求項１記載の方法。
  3. 【請求項３】 犠牲領域（６）を除去する前記工程をフ
    ッ酸を用いる化学エッチングにより行うことを特徴とす
    る、請求項１又は２記載の方法。
  4. 【請求項４】 前記ウエーハ（９）が半導体材料層
    （８）も含み、そして前記犠牲領域（６）が前記基板と
    この半導体材料層との間に含まれる、集積マイクロ構造
    体を製造するための方法であり、 前記エッチングマスク（２３）を前記半導体材料層
    （８）の上に形成し、そしてこのマスクが形成しようと
    するマイクロ構造体（２７）の微細構成を含むこと、 前記エッチングマスク（２３）を使って、当該マイクロ
    構造体の側面の輪郭を形成するよう、前記半導体材料層
    （８）に前記犠牲領域（６）まで達するトレンチ（２
    ５）を形成すること、 そしてこのトレンチ（２５）を通して前記犠牲領域
    （６）を除去すること、を特徴とする、請求項１から３
    までのいずれか一つに記載の方法。
  5. 【請求項５】 エッチングマスク（２３）を形成する前
    記工程が、シリコン炭化物層（２１）を形成しこのシリ
    コン炭化物層をホトリソグラフィーにより画定する工程
    を含むことを特徴とする、請求項１から４までのいずれ
    か一つに記載の方法。
  6. 【請求項６】 シリコン炭化物層（２１）を形成する前
    記工程の前に、前記ウエーハ上に形成した動作領域（１
    ８）を選択的に覆いそして前記マイクロ構造体（２７）
    を収容する前記半導体材料層（８）の帯域に開口（２０
    ａ）を有するバリヤ領域（２０）を形成する工程を行う
    ことを特徴とする、請求項４及び５記載の方法。
  7. 【請求項７】 バリヤ領域（２０）を形成する前記工程
    が、前記ウエーハ（９）上にバリヤ層を堆積させる工程
    とこのバリヤ層の選択的な部分を除去する工程を含むこ
    とを特徴とする、請求項６記載の方法。
  8. 【請求項８】 前記バリヤ層（２０）がＴＥＯＳから堆
    積させたシリコン酸化物を含むことを特徴とする、請求
    項６又は７記載の方法。
  9. 【請求項９】 シリコン炭化物層（２１）を形成する前
    記工程後且つホトリソグラフィ−により画定する前記工
    程前に、マスク層（２２）を形成する工程を行い、そし
    てホトリソグラフィーにより画定する前記工程がこのマ
    スク層の一部分を選択的に除去する工程も含むことを特
    徴とする、請求項５から８までのいずれか一つに記載の
    方法。
  10. 【請求項１０】 前記マスク層（２０）がシリコン酸化
    物を含むことを特徴とする、請求項９記載の方法。
  11. 【請求項１１】 前記シリコン酸化物をＴＥＯＳから堆
    積させることを特徴とする、請求項１０記載の方法。
  12. 【請求項１２】 ウエーハ（９）を作製する前記工程
    が、 前記基板上に酸化物の領域（６）を形成する工程、 前記第二の半導体材料層（８）をエピタキシャル成長さ
    せる工程、を含むことを特徴とする、請求項４から１１
    までのいずれか一つに記載の方法。
  13. 【請求項１３】 エッチング層（２３）を形成する前記
    工程の前に、 前記半導体材料層（８）に集積エレクトロニクス部品
    （１０〜１３）を作る工程、 前記ウエーハ（９）上に導電性材料のコンタクトパッド
    （１８）を形成する工程、 前記ウエーハ（９）上にパッシベーティング層（１６、
    １７）を形成する工程、 前記パッド（１８）上のこのパッシベーティング層（１
    ６、１７）に開口を作る工程、を行うことを特徴とす
    る、請求項４から１１までのいずれか一つに記載の方
    法。
JP10195724A 1997-07-10 1998-07-10 犠牲領域を除去することを含む集積構造体の製造方法 Pending JPH11150096A (ja)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
EP97830345:1 1997-07-10
EP97830345A EP0890978B1 (en) 1997-07-10 1997-07-10 Process for manufacturing high-sensitivity capacitive and resonant integrated sensors, particularly accelerometers and gyroscopes, and relative sensors
EP97830406A EP0895276A1 (en) 1997-07-31 1997-07-31 Process for manufacturing integrated microstructures of single-crystal semiconductor material
EP97830407A EP0895090B1 (en) 1997-07-31 1997-07-31 Process for manufacturing high-sensitivity accelerometric and gyroscopic integrated sensors, and sensor thus produced
EP97830407:9 1997-07-31
EP97830537A EP0911606A1 (en) 1997-10-23 1997-10-23 Integrated angular speed sensor device and production method thereof
EP98830266:7 1998-04-30
EP97830537:3 1998-04-30
EP97830406:1 1998-04-30
EP98830266A EP0922944B1 (en) 1997-07-10 1998-04-30 Method for manufacturing integrated structures including removing a sacrificial region

Publications (1)

Publication Number Publication Date
JPH11150096A true JPH11150096A (ja) 1999-06-02

Family

ID=27808693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10195724A Pending JPH11150096A (ja) 1997-07-10 1998-07-10 犠牲領域を除去することを含む集積構造体の製造方法

Country Status (4)

Country Link
US (1) US6197655B1 (ja)
EP (1) EP0922944B1 (ja)
JP (1) JPH11150096A (ja)
DE (1) DE69817518D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007105852A (ja) * 2005-10-17 2007-04-26 Seiko Epson Corp Ｍｅｍｓ素子

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915513A1 (en) * 1997-10-23 1999-05-12 STMicroelectronics S.r.l. High quality factor, integrated inductor and production method thereof
DE19752208A1 (de) * 1997-11-25 1999-06-02 Bosch Gmbh Robert Thermischer Membransensor und Verfahren zu seiner Herstellung
JP3214441B2 (ja) * 1998-04-10 2001-10-02 日本電気株式会社 半導体装置及びその製造方法
DE69934392T2 (de) * 1999-03-22 2007-09-27 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung einer mikrointegrierten Struktur mit vergrabener Verdrahtung, speziell eines Mikroaktuators für ein Festplattenlaufwerk
JP3430091B2 (ja) * 1999-12-01 2003-07-28 Ｎｅｃエレクトロニクス株式会社 エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
DE10244785A1 (de) * 2002-09-26 2004-04-08 Robert Bosch Gmbh Verfahren und mikromechanisches Bauelement
US6693355B1 (en) 2003-05-27 2004-02-17 Motorola, Inc. Method of manufacturing a semiconductor device with an air gap formed using a photosensitive material
EP1617178B1 (en) * 2004-07-12 2017-04-12 STMicroelectronics Srl Micro-electro-mechanical structure having electrically insulated regions and manufacturing process thereof
FR2887243B1 (fr) * 2005-06-15 2008-02-15 Altis Semiconductor Snc Procede de fabrication d'objets sub-micrometriques suspendus et application a la caracterisation mecanique desdits objets
CN103983276B (zh) * 2014-04-29 2017-01-04 北京航天控制仪器研究所 一种基于导航基准系的三框架四轴惯性平台误差标定方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1548520A (en) * 1976-08-27 1979-07-18 Tokyo Shibaura Electric Co Method of manufacturing a semiconductor device
US5369544A (en) * 1993-04-05 1994-11-29 Ford Motor Company Silicon-on-insulator capacitive surface micromachined absolute pressure sensor
US5438015A (en) * 1994-05-11 1995-08-01 United Microelectronics Corp. Silicon-on-insulator technique with buried gap
US5516710A (en) * 1994-11-10 1996-05-14 Northern Telecom Limited Method of forming a transistor
DE69632950T2 (de) * 1996-07-31 2005-08-25 Stmicroelectronics S.R.L., Agrate Brianza Integrierte Mikrostrukturen aus Halbleitermaterial und ein Verfahren zu deren Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007105852A (ja) * 2005-10-17 2007-04-26 Seiko Epson Corp Ｍｅｍｓ素子

Also Published As

Publication number Publication date
EP0922944A2 (en) 1999-06-16
EP0922944A3 (en) 1999-11-10
DE69817518D1 (de) 2003-10-02
EP0922944B1 (en) 2003-08-27
US6197655B1 (en) 2001-03-06

Similar Documents

Publication Publication Date Title
US6395618B2 (en) Method for manufacturing integrated structures including removing a sacrificial region
US20080050920A1 (en) Method of manufacturing semiconductor device
US5262346A (en) Nitride polish stop for forming SOI wafers
JPH09507965A (ja) 絶縁微細構造上のアンダーカット・シリコンのための基板アンカー
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPH06216230A (ja) Ｓｏｉウエハ上のトレンチ構造及び製造方法
JPH11150096A (ja) 犠牲領域を除去することを含む集積構造体の製造方法
US5882981A (en) Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material
US4654119A (en) Method for making submicron mask openings using sidewall and lift-off techniques
JPS61137338A (ja) 半導体集積回路装置の製造方法
EP1028466A1 (en) Method for manufacturing integrated devices including electromechanical microstructures, without residual stress
US6506663B1 (en) Method for producing an SOI wafer
US6265286B1 (en) Planarization of LOCOS through recessed reoxidation techniques
US6790699B2 (en) Method for manufacturing a semiconductor device
JPH10284771A (ja) 微小装置の製造方法および微小装置
JP2571348B2 (ja) シリコン微細構造におけるストッパーの製造方法
JPH02203549A (ja) 半導体装置の製造方法
US6346429B1 (en) Method for fabricating integrated sensors
JPS62120051A (ja) 半導体装置の製造方法
JPS60140818A (ja) 半導体装置の製造方法
JPS62186551A (ja) 半導体装置の製造方法
JPS595644A (ja) 半導体装置の製造方法
JPH11163119A (ja) 半導体装置の製造方法
KR19990033625A (ko) 반도체 장치의 트렌치 형성 방법 및 그 구조
JPS6025247A (ja) 半導体装置の製造方法