JPH09507965A - 絶縁微細構造上のアンダーカット・シリコンのための基板アンカー - Google Patents

絶縁微細構造上のアンダーカット・シリコンのための基板アンカー

Info

Publication number
JPH09507965A
JPH09507965A JP8501037A JP50103796A JPH09507965A JP H09507965 A JPH09507965 A JP H09507965A JP 8501037 A JP8501037 A JP 8501037A JP 50103796 A JP50103796 A JP 50103796A JP H09507965 A JPH09507965 A JP H09507965A
Authority
JP
Japan
Prior art keywords
silicon
silicon nitride
oxide
oxide layer
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8501037A
Other languages
English (en)
Inventor
ウォーレン,キース・オー
Original Assignee
リットン・システムズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リットン・システムズ・インコーポレーテッド filed Critical リットン・システムズ・インコーポレーテッド
Publication of JPH09507965A publication Critical patent/JPH09507965A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/13Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by measuring the force required to restore a proofmass subjected to inertial forces to a null position
    • G01P15/131Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by measuring the force required to restore a proofmass subjected to inertial forces to a null position with electrostatic counterbalancing means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0828Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】 プルーフマスと少なくとも1つの付随するヒンジとをシリコン基板に形成することによって、加速度計が制作される。この方法は、接着(ボンディング)及びエッチバック・プロセスとを含んでおり、アンカー(646)が形成されて、シリコン基板(606)を酸化物支持基板(626)にブリッジし、選択的又は非選択的なエピタキシャル・プロセスを用いてこのポリシリコン・アンカーを成長させる。

Description

【発明の詳細な説明】 絶縁微細構造上のアンダーカット・シリコンのための基板アンカー この出願は、「静電力平衡型シリコン加速度計」と題する同じ発明者による1 993年7月6日出願の同時継続中の米国特許出願第08/097084号の一 部継続出願である。 発明の分野 本発明は、広くは、例えば加速度計などの精密測定機器において使用する半導 体基板内の微細構造を作成する方法に関する。更に詳しくは、本発明は、エピタ キシャル・シリコン層を酸化した基板ウエハに付着させ、前者が後者に、ボンデ ィング及びエッチバック・プロセスを介して、変換されるようにする方法に関す る。 発明の背景 加速度計は、種々の応用例において利用されてきた。例えば、加速度計は、船 舶又は航空機の加速度又は減速度を決定するのを助け、自動車やバスなどの装置 又はデバイスに印加されている力をモニタするのに用いられる。 典型的な従来技術の加速度計では、振り子型のトランスデューサが用いられて おり、加速度は振り子の変位を観察することにより検出される。一般的には電磁 気的な電流によって、力が振り子に印加され、振り子をその最初の静止位置まで 強いて戻す。この電磁場を発生させるのに要求される電流を測定することによっ て、加速度が決定され得る。加速度と質量との積は、力である。 より現代的な加速度計は、2つの固定された電極の間に位置する可動型の電極 に依存している。これは、Suzuki,Tuchitani,"Semiconductor Capacitance-ty pe Accelerometer with PWM Electrostatic Servo Technique,"Sensors and Act uator,A1-A23(1990)316-319と、欧州特許出願番号EP0338688A1とに 記載されている。このSuzuki他による発明では、シリコンのベースに付属したカ ンチレバーの端部に位置するシリコンの可動型電極を用いる。この可動型電極は 、可動型電極のどちらかの側の上に位置する2つの固定された電極から離間して いる。この装置は、ガラス構造の内部で挟まれており、モニタ回路に電気的に接 続されている。回路は、一般的に、 Suzuki他による論文と特許出願とに示されている。 更なる回路構成は、Stewart他への米国特許第5142921号と、Ferriss他 への米国特許第3877313号とに記載されている。 Stewartへの米国特許第4679434号は、半導体基板が2枚の非導電性の 板によって挟まれているサンドイッチ型の加速度計を開示している。この構成で は、交差したブレードを有するヒンジを用いて、所望の屈曲度と強度とを与えて いる。加速度計は、それを信号処理回路と共にハイブリッド・パッケージの中に 設置することによって、信号処理回路の近くに維持される。 Stewartの加速度計とSuzukiの加速度計とにおいては、共に、3つの部分から 成る構成の複雑な組み立てが要求される。固定された電極を可動の電極に対して 適切に整合し方向付けることが、デバイスの適切な動作には必要となる。この整 合と組み立てとは、このデバイスの物理的なサイズのために一層困難である。可 動の電極は、必然的に極端に薄く、屈曲に関しても非常に脆弱である。 更にデリケートなのが、Suzukiのカンチレバー又はStewartのヒンジであり、 これらは共に、粗く取り扱うことによって、容易に折れたり曲がったりする。Su zukiのカンチレバーはStewartのヒンジでは、3つの層を整合する間に中間の基 板の両側を清浄に保つことが困難であり、3つのウエハを重ねたものの中間のウ エハを押さえる又は保持することも難しい。 更に大きな危険として、カンチレバー部材の結晶構造の内部の微小なクラック (マイクロクラック)の形成がある。これらのマイクロクラックは、組み立ての間 には検出されないままであり得るが、動作の最中に故障を生じて、クラックが拡 がるにつれて誤った計測を生じ始め、及び/又は、導電性が低減することがある 。 Stewartによる交差したブレードの設計は、可動の電極の横方向の安定性を与 え、それにより、可動の電極が垂直方向の軸によって屈曲することが可能になる 。これは、ねじれ(トーション)又は回転(ツイスト)の力により生じる異常に対す る感度を低下させる。Stewartによる交差したブレードは、シリコン結晶構造の 中で終端する鋭い端部を有するグルーブを用いる。この鋭い終端は、マイクロク ラックが生じ始める可能性のある応力点を与えてしまう虞れがある。 Suzukiの設計では、可動の電極の中間の近くに位置する単一のカンチレバーを 用 いる。これは、また、プルーフマス(poofmass)としても知られているものである 。この接点の中央の点が、Suzukiのデバイスに、静電的な負のバネから生じ得る ねじれの不安定性を付与する。この結果として、可動の電極が回転(ツイスト)す る結果として両方の固定された電極に接近するにつれて、誤った計測が生じ得る 。より高い範囲では、負のバネ比率は、ヒンジのねじれバネ比率を容易に上回る 。この構成は、また、マイクロクラックが開始してデバイスの劣化に至る場所を 与える。 Strokeへの米国特許第5115291号では、2つの固定された電極の間のカ ンチレバー上に可動の電極をおくために、4ステップの組み立てプロセスが用い られる。このStrokeによる発明では、可動の電極には、カンチレバーとは別にド ーピングする。Strokeによる発明では、また、可動の電極のすべての4つの側に 位置するカンチレバーを用い、その可動の電極の位置と方向とを維持する。 Suzukiの及び他の類似のデバイスでは、その上に固定された電極が設置される パイレックス(Pyrex)の外側エッジを用いる。パイレックスのガラス又はそれ以 外のタイプのガラスは、例外的な熱伝導体ではなく、シリコンの場合よりも大き さのオーダーが2だけ小さい。パイレックスは、しかし、ガラスの厚さを介して 、温度勾配(gradient)を支持し得る。固定された電極を形成する半導体物質は、 それが設置されているパイレックスよりもはるかに優れた熱伝導特性を有してい る。シリコンとパイレックスとの間の熱伝導係数の不一致は、およそ10パーセ ントである。この差異は、温度が変動する場合に、パイレックスからシリコンへ の応力とこの構造のれじれとを生じさせるのに十分な値である。 従って、ハンドリングを最小に保ち信頼性を維持しながら製造できる加速度計 などのソリッドステート測定機器を作成する必要性が存在している。このような 加速度計の設計及び構造は、露出された応力点が減少されマイクロクラックの形 成を防止又は回避するものであるべきである。 発明の概要 本発明は、従って、最小の数の機械的アセンブリの動作を用いる加速度計など のソリッドステート機器を形成するプロセスに関する。更に、本発明のプロセス によれば、そこからマイクロクラックが生じる露出した応力点を有しないソリッ ドステート加速度計が形成される。また、本発明は、均一で信頼性を保ちながら 製造できる設計を与える。 更に、本発明は、熱歪みを最小にする加速度計の設計を提供する。 好適実施例においては、本発明は、プルーフマスがヒンジの端部に位置する加 速度計などのソリッドステート測定機器を形成する方法を提供する。プルーフマ スは、固定された電極によって頂部及び底部で包囲され、それによって、このプ ルーフマスの動きが外部回路によって検出可能になる。本発明は、1つのシリコ ン・ウエハを用いて形成することができ、これにより、固定された電極とプルー フマス自体とに存在するウエハ間での変動による影響を減少できる。本発明は、 好ましくは、プルーフマスとヒンジとが下にあるシリコン・ウエハから物理的に 分離される前に形成され、それによって、ヒンジとプルーフマスとが、製造に伴 う扱いの間に応力を受けたりそれ以外の損傷を受けることを防止する。 別の実施例では、プルーフマスとヒンジとのトポグラフィは、ヒンジがプルー フマスの一方の側に沿ってプルーフマスのエッジに近接して置かれるようになっ ている。ヒンジは、フレクチュア(撓み)としても知られており、好ましくは、ス ロットをつけられ、プルーフマスの周縁を定義するのに必要な時間においてヒン ジをアンダーカットするための選択的なエッチングのためのアパーチャを与える 。 本発明の更に別の実施例では、ウエハの異なる部分(例えば、左及び右の半分) において相補的なプルーフマス・セクションを形成することによって、質量がプ ルーフマスに追加される。これらの補完的な部分は、次に、合体されて、それ以 外の場合にプルーフマスを形成するのに入手し得るよりも大きな質量を有する単 一のプルーフマスを形成する。プルーフマスをウエハに付着させるヒンジは、本 発明のある実施例では取り除かれ、それによって、ヒンジの長さに沿ってシーム が形成されることを防止し、ヒンジの均一な結晶構造が保証される。これによっ ても、ヒンジは、プルーフマスの(中間平面)ミッドプレーンに非常に近い位置に 保たれる。 図面の簡単な説明 図1は、ウエハ処理の間の本発明の実施例の側面の断面図である。 図2〜図5は、ウエハ製造の連続的なステップの間の、図1の実施例の更なる 側面の断面図である。 図6は、図1から形成された本発明の実施例の側面の断面図であり、この実施 例の相補的な頂部及び底部のアセンブリを示している。 図7は、製造の間の、本発明の別の実施例の側面の断面図である。 図8〜図15は、ウエハ製造の連続的なステップの間の、図7のウエハの更な る側面の断面図である。 図16は、図7〜図15の実施例の側面の断面図であり、本発明のこの実施例 の相補的な頂部及び底部のアセンブリを示している。 図17は、相補的な部分が合わせられた後での、図16に示された実施例の側 面の断面図である。 図18は、ワイヤ・ボンディングの後での、図17に示された実施例の側面の 断面図である。 図19は、本発明の実施例の、拡散層マスクの上面図である。 図20は、図19の実施例におけるダンピング・グルーブを与えるエッチング ・マスクの上面図である。 図21は、図19の実施例に対する拡散マスクの上面図である。 図22は、図19の実施例に対するヒンジ・エッチング・マスクの上面図であ る。 図23は、図19〜図22のマスクのオーバレイの上面図である。 図24は、図19の実施例の合成図であり、ダンピング・グルーブがプルーフ マスの底部表面と交差する様子を示している。 図25〜図28は、ウエハ製造の別の代替的な方法の連続的なステップを受け る実施例の側面断面図を図解する。 図29及び図30は、相補的な上側及び下側のウエハがボンディングされ次い でエッチングされる位置を図解する。 図31は、図30のウエハを示しているが、半分に切断されボンディングされ て、酸化物の中に依然として埋め込まれたほぼ完成したプルーフマスが得られた あとの図解である。 図32は、酸化物がエッチングにより除去され完成したプルーフマスとヒンジ とが無傷で存在する様子を示す。 図33〜図42は、選択的なエピタキシャル・プロセスを用いる別の実施例の ボンディング及びエッチング・バック・プロセスの最初のステップを示す。 図43は、更に別の実施例でのプロセスを示す。 図44〜図47は、図33〜図42に示されたものへの非選択的なエピタキシ ャル・プロセスによる修正を図解している。 好適実施例の説明 本発明の第1の実施例が、図1〜図6に示されている。図1〜図6の好適実施 例に関する以下の説明では、ドーピング、フラットネス(平坦度)、及びこの構造 の種々の寸法について説明する。 これらの特定の特性は、本発明の教示するところに従って変動し得る。変動の 結果として、要素のサイズは様々になり得るし、電気的な特性も変わり得るが、 小さな変動によっては、この装置の動作は妨げられない。 最初に図1を参照すると、好ましくはホウ素であるP形の物質を用いてドーピ ングして1Ω−cmの抵抗値を達成したシリコン・ウエハ12が示されている。 シリコン・ウエハ12は、好ましくは、およそ100mmの直径を有しており、 10.0μmのフラットネスまで研磨され0.3nmRMSの表面仕上げを有す る。 酸化物層14、16は、シリコン・ウエハ12の表面及び裏面上に形成される 。酸化物層14、16は、次の拡散又は注入マスク作業に十分な程度の厚さまで 成長される。 次に図2を参照すると、酸化物層14は、エッチングされて、N形拡散と、シ リコン・ウエハ12の裏面上に置かれるアライメント・マークとのための開口( オープニング)を与える。表面の酸化物層14は、概念的に、3つの酸化物エリ ア18、20、22に分割される。実際には、これは、その中にエッチングによ って生じた小さな開口を有する1つの連続的な酸化物フィルムである。リンなど のN形のドーパント28、30が、次に、開口24、26を介して酸化物層の中 へ拡散される。 図3を参照すると、酸化物層16、18、20、22が、除去される又はエッ チングによって除かれて、新たな酸化物注入マスク・セグメント32、34が、 N形のドーピング・エリア28、30の上に位置している。酸素36が注入され て、商業的にはSIMOXの略称で知られているプロセスによって、N形部分2 8、30に隣接するシリコン・ウエハ12の表面下に埋め込み層を形成する。 シリコン・ウエハ12は、次に、加熱されシリコンのアニーリングがなされ、 注入された酸素36から埋め込み酸化物層を形成する。酸化物層40、42、4 4は、シリコン・ウエハ12の表面下に位置し、シリコン層46、48、50に よって被覆されている。N形の ドーピングされたエリア28、30が、酸化物層の44と42、42と40、を それぞれ分離する。 シリコン物質46、48、50の厳密な厚さは重要ではないが、シリコン層は 、連続的かつ結晶性でなければならず、また、前エピタキシャル・クリーニング と表面酸化物除去とに耐える程度の厚さを有していなければならず、それによっ て、シリコンの追加的な層を、シリコン・ウエハ12の上にエピタキシャル成長 させることが可能になる。 図5によると、更なるエピタキシャル層60、62、64が、埋め込み酸化物 層40、42、44の上に成長される。エピタキシャル・シリコン層は、ホウ素 などのP形のドーパントを用いてドーピングされる。このP形物質のドーピング は、酸化物層からシリコン・ウエハ12の表面に向かう方向で、徐々に減少し、 非エッチング領域67と62の周囲(周縁)とを選択的に形成する際に使用するた めの次のN形のドーピングを可能にする。 図5及び図6に示されているトレンチ68とガード・トレンチ72とが、電気 化学的にエッチングされる。ヒンジ67に隣接する開口66もまた、電気化学的 にエッチングされる。次に、表面とヒンジとを被覆するブランケットP形拡散層 が配置(堆積、デポジット)され、エッチング保護された僅かにN形の領域をP形 に戻す。開口66のエッチングは、側面から達成され、ドーピングの変化がエッ チング・ゾーンを制御する際に補助する。 図6と比較すると、図1〜図5のウエハは、半分に切断されている。ウエハの 表面は、水と過酸化水素とアンモニアとの混合物を用いて水和(ハイドレート)さ れ、表面上にシラノル(silanol)群を形成する。いったん水和されると、ウエハ の相補的な表面が整列され、位置を合わせて接着(ボンド)される。接着のために は、ウエハは、相互に対して清浄で平坦な面が向かい合って位置しなければなら ない。どのようなものであっても粒子が存在していると、相補的なウエハ部分の 接着が妨げられる。いったん組み立てられると、この複合ウエハは、およそ11 00℃で5時間アニーリングされる。アニーリング・プロセスの間に、酸素と水 素とが複合ウエハから除かれる。この5時間のアニーリングは、表面のP形層を 、ヒンジ67に隣接するN形拡散ゾーン30よりも深くするのに十分である。 ワイヤ・ボンド・バイア84が、異方性エッチングされ(anisotropiclly etch ed)、傾斜付きの壁部78、80が形成される。シャドー・マスクされたTiA u層(図示せず)が、典 型的には、電気的接触表面として配置され、それによって、ワイヤ74がそれに ボンディングされる。ワイヤ74は、次に、キャビティ内の地点82にボンディ ングされる。次に、酸化物層42がエッチングにより除かれ、プルーフマス62 を包囲する開口70、71が残る。複合ウエハは、エッチングの前に、チップに 切断され、エッチング剤を除去するために遠心分離機にかけられる。あるいは、 複合ウエハは、イオン除去された水とTブチルアルコールとを用いてパージ処理 され(purged)、それに続いて、真空中でフリーズドライ処理され、完成する。 示されている実施例では、酸化物領域44、40、76は、それぞれ、およそ 0.5ミクロンの厚さである。スペース70、71もまた、これらのエリアに存 在する酸化物42を選択的にエッチングにより除去することにより形成されるの で、高さがおよそ0.5ミクロンであり、ガード・リング・フレームと周囲の固 定された電極とによって形成されるコンデンサは、示されている実施例では、誘 電率が4である。基板のキャパシタンスは、領域72によって減少される。プル ーフマスは、相補的な表面を相互に接着する前の各セクション62はおよそ35 ミクロンの厚さであるから、全体の厚さがおよそ70ミクロンである。同様に、 酸化物層40、76の間の距離は、およそ70ミクロンである。 図1〜図6に示された構造の別の実施例が図7〜図17に図解されている。類 似の開始物質であるP形のドーピングされたシリコン基板112は、表面及び裏 面上に酸化物層114、116が形成されており、これらの層は、拡散を形成す る又はマスクを注入するのに十分な厚さを有している。この開始物質は、先に説 明した実施例の場合と同一である。図8を参照すると、酸化物層114が、N形 のイオン注入又は拡散に対してパターニングされ、アライメント・マークが、基 板112の背面又は底部酸化物層116上にパターニングされる。 パターンは、開口124、126、226、330に対応し、これらを介して 、リン又は他のN形の物質が拡散される。拡散の後で、この酸化物層122、1 18、120、122、220は除かれ(ストリップされ)て、新たな酸化物層が 配置される。この新たな酸化物層は、およそ、5000オングストロームの厚さ である。およそ500オングストロームの深さの薄いCVD窒化シリコン層が、 次に、この新たな酸化物層の表面上に配置される。 図9を参照すると、窒化シリコン層の一部が有効に除去され、位置234、2 38、240に窒化シリコンのパターニングされた層が残る。このパターニング された窒化物の層 は、パターニングされた酸化物の層232、236の上に位置している。 基板の露出したエリアは、次に、図10に示されるように、およそ35マイク ロメータの深さまで、水酸化カリウム・シリコン・エッチングを用いてエッチン グされる。これにより、パターニングされた酸化物セクション232、236の 間に、チャンネル242が形成される。結晶性の面を表す(111)傾斜付きの壁 部244、246が、チャンネル242を包囲する。 図11を参照すると、酸化物層が、次に、除去され、水酸化カリウムが、新た に露出される表面とチャンネル242とを更に2マイクロメータだけエッチング するのに用いられる。残りの構造は、酸化物層セクション232、236のすぐ 上部の別個のセクション234、238、240におけるにおける窒化物層から 構成される。これらの層は、先に基板に拡散又は注入されたN形にドーピングさ れた物質の上に位置する。このN形の物質は、128、230、330に位置し ている。位置330にあるN形の物質は、窒化物層によって保護されておらず、 水酸化カリウムによるエッチングによって、部分的にエッチングされる。 窒化物及び酸化物の層は、図12に示すように、次に、除去され、CVD酸化 物層が配置され、パターニングされる。この層は、およそ8000オングストロ ームの厚さを有しており、260、262、264、266の位置にある。フォ トレジスト・マスクが、好ましくは、スプレー・リングラフィ・プロセスによっ て加えられ、ステップ・カバレージの問題が回避される。配置された酸化物は、 熱成長酸化が基板とN形ドーピングされた領域128、130、230、330 との間の酸化速度の差異に起因して用いられる場合に生じ得る表面ステップを回 避するために用いられる。酸化物の層は、次に、イオン注入された酸化物層をマ スクするのに用いられる。注入された酸化物層は、5時間の間、およそ1300 ℃でアニーリングされ、CVD酸化物が存在しない基板表面の下に存在する。こ れは、図13の、酸化物層270、272、278、274、276として示さ れている。 図14及び図15を参照すると、イオン注入の間にマスクとして用いられた酸 化物は除去され、P形のエピタキシャル層が基板の上に成長される。このエピタ キシャル層は、およそ35マイクロメータの厚さを有し、0.1Ω・cmの導電 率を有する。このエピタキシャル成長が、チャンネル242を満たす。基板の上 のエピタキシャル層は、次に、酸化物層が現れ始めるまで、ラップされる又は削 られ除かれる。酸化物層は、タブ28 0において最初に現れる。エピタキシャル成長層は、このように、いくつかの異 なるセクション292、294、296、298に分割される。 ここで、ウエハは半分にスライスされ、相補的なウエハ表面が合わせられ、水 和され接着され、複合ウエハが形成される。この複合ウエハは、およそ1100 ℃で5時間の間アニーリングされる。図16に示された実施例では、複合ウエハ の頂部の部分は、プルーフマス・セクション295がプルーフマス・セクション 294と相補的になるように、示されている。ヒンジの中央に位置する接着線又 はシームを回避するために、ただ1つのヒンジ296がこの実施例では形成され ている。 図17に示すようにいったん組み立てられると、プルーフマス・セクション2 94、295は、接合され、チャンネル272に包囲された単一のプルーフマス 294、295が形成される。ヒンジ296は、酸化物層278、279に挟ま れている。N形ドーピングされた物質130、131は、振り子アーム296の エッジに隣接する。 図18に示されるように、酸化物層275が除去され、ワイヤ・ボンド・バイ ア178が、複合基板の内部にエッチングされる。これによって、ワイヤ174 が、地点182において、振り子アーム296のP形物質184の延長にボンデ ィングされることが可能になる。酸化物層274は、複合基板を流れる標遊電流 (stray flow of current)を防止する。図17及び図18では、N形の物質30 2、304は、酸化物層276、277が行うように、更に、電気的な絶縁を与 える。 酸化物層272は、選択的なエッチングによって除去され、次に、ギャップは 、遠心分離機を用いて洗浄されエッチング剤を除去する。あるいは、ギャップは 、パージ処理された後に、Tブタノールでフリーズドライ処理される。シャドー ・マスクが用いられ、金属の層が表面184の上に配置され、ワイヤ・ボンディ ング182が基板に接着することが可能になる。 ここまでに説明した実施例は共に、2つのシリコン電極の間に位置する正確に 定義された構成を有する振り子を生じさせる。これらの電極は、所定の量だけ振 り子から正確に分離されている。1枚のウエハを用いそのウエハを半分にスライ スしてデバイスの相補的な頂部と底部とを形成することによって、振り子とその 振り子の側面上のそれぞれの電極との間の距離は均一に保たれ、別のウエハが用 いられる場合に生じる不所望の変動を減少又は除去できる。 本発明による加速度計の整合と組み立てとは、ウエハの両方の部分がソリッド であり、よって、ウエハへのすべての応力を最小化し取り扱いの結果として生じ る振り子への損傷を回避することによって達成される。本発明は、また、汚れや ダストなどの所望でない汚染物が加速度計の内部に含まれ得る可能性を著しく減 少させる、又は、回避する。これにより、動作が均一化され、故障が最小化され 、デバイスの使用可能な寿命が長くなる。 本発明では、また、Stewartへの特許において示されたカンチレバーの鋭いエ ッジが回避される。図1〜図6の実施例の設計を修正してシームのないヒンジを 用いることが好ましい。プルーフマスの周囲の基板に残る酸化物層は、基板内を 流れる標遊電流をブロックするのに用いられる。図6に示されている追加的なト レンチ・ガード72を、固定された電極からの一方から他方へのキャパシタンス を減少させるのに用いることができる。固定された電極からガードへのキャパシ タンスもまた、ソリッドなガード誘電体と比較して減少される。 図19〜図24を参照すると、このデバイスの好適なトポグラフィが示されて いる。図解されているトポグラフィは、正方形のプルーフマスを用いている。ヒ ンジから延長する長さがプルーフマスの幅よりも大きい長方形のプルーフマスが 加速度計において使用された際により優れた特性を与えることも有り得る。 図19を参照すると、開口400を有した、図2に示されたようなN形物質2 8、30を酸化物コーティングされた基板12の内部に拡散又は注入するのに適 切なマスクが、示されている。この同じマスクは、新たな酸化物層32、34を 図3に示されるようなN形の領域28、38の上に配置するのにも用い得る。こ れによって、N形の領域が、酸素のイオン注入の間に保護される。 図20を参照すると、水酸化カリウムのエッチング剤を用いてダンピング・リ ダクション・グルーブを作成するのに適したマスクが示されている。ダンピング ・グルーブは、埋め込み酸化物層に向かう方向に(111)平面上でエッチングさ れる。ダンピング・グルーブは、プルーフマス上に位置する。図23は、プルー フマス上でのダンピング・グルーブ402の相対的な位置を示している。 図21を参照すると、プルーフマス408、ヒンジ412、418、及び周囲 の支持構造を作成するための追加的なマスキングが、示されている。領域422 、424、426、4 28は、除去されてプルーフマス408がウエハの内部に移動することを可能に するエリアを表している。タブ404は、N形にドーピングされた領域であり、 電気化学的なドーパントによる選択的なエッチングの間にエッチングされること を防止する。これらのタブは、内部に位置し埋め込み酸化物と同じ程度の深さの アンダーカットチャンネルの上部で延長するブリッジである。ウエハの2つの相 補的な半分ずつが合わされて接着されるときには、この相補的なブリッジは、そ れぞれのウエハ上のブリッジの間のスペースを被覆し、それによって、頂部及び 底部の固定された電極の間の漂遊(ストレイ)キャパシタンスをガードするシール ドを形成し、結果的に、グランドへの漂遊キャパシタンスだけを生じる。領域4 06、410、432、434は、ワイヤ・ボンディング位置である。メタライ ゼーション層が、ワイヤ・ボンディングを行う前に、これらのエリアに配置され る。 示されている実施例では、2つのヒンジ412、418が、プルーフマス40 8の一方の側に沿って位置している。ヒンジは、プルーフマスの外側のエッジか ら若干だけ内側に入っている。領域420は、ヒンジ418のエッジとプルーフ マス408のエッジとの間に示されている。同様な領域が、ヒンジ412とプル ーフマス408の反対側エッジとの間に位置している。 ヒンジ412は、ヒンジのベースに位置する補強領域415を含む。スペース 416によって分離された複数のフィンガ414が、ヒンジの残りの部分を形成 している。ある実施例では、ヒンジ412は、およそ400ミクロンの幅を有す る。スロットを有するヒンジの使用によって、エッチング溶液が、フィンガ41 4の間のスロットを通過することが可能になる。これにより、ヒンジの下のエリ ア全体が所望でない物質すべてを除去することが保証される。スロット416が 正しい位置にないと、エッチング剤は、ヒンジのエッジの周囲のヒンジの下側部 分にアクセスするだけである。この結果として、エッチング時間が実質的に長く なり、それによりデバイスの他の成分を損傷する可能性があり、又は、ヒンジの 動作を妨げ得るヒンジの下に位置する残留物質が残ることにもなる。 図22は、ヒンジとプルーフマス408とタブ404との相対的な位置を示し ている。閉口440が、エピタキシャル層に形成され、プルーフマス408の下 に位置するシリコン酸化物層へのアクセスを可能にしている。この開口404に よって、酸化シリコンが選択的にエッチングされることが可能になり、プルーフ マス408のエッチングされていな い表面と周囲の構造とだけが残ることになる。バイアがこの開口の上にあり、酸 化物の除去の後では、開口は、上部の表面から下側の固定された電極への接触の ためのワイヤ・ボンディング・ポートとして機能する。 図23は、複合マスクの図であり、基板12の上部表面を示している。ヒンジ 412、プルーフマス408、タブ404、ダンピング・グルーブ402などの 相対的な位置が、この図では、これらの構成の相互への関係として、示されてい る。 図24は、図20のダンピング・グルーブ・マスクが用いられた後でプルーフ マス408の上部表面に残されたダンピング・グルーブ403の位置を示す。ダ ンピング・グルーブ403により、プルーフマス408の底部又は頂部から空気 が逃げることができる。更に正確には、ダンピング・グルーブ403は、プルー フマス408のエッジの周囲を空気が急に通過することの結果として生じ得る悪 影響を除去できる。これにより、プルーフマス408は、空気の流れに妨げられ ずに自由に撓むことができる。好ましくは、プルーフマス408の周囲のスペー スは、窒素などの不活性ガスが充満している。これが、プルーフマス408又は デバイスの周囲の部分の劣化を防止する。デバイスを減圧した雰囲気内に封印す ることにより、ダンピングを調整もできる。 図19〜図24に示した実施例では、プルーフマス408は、およそ、3mm ×3mmである。この構成によって、それぞれ400ミクロンである2つのヒン ジは、プルーフマス408の構造を支持するのに適している。プルーフマス40 8のアスペクト比は、変更することが可能であり、また、特定の応用例に依存し てプルーフマス408を大きく又は小さくすることができることがわかる。ヒン ジ412、418の幅とフィンガ414及びスロット416の幅とは、加速度計 の設計の要求に適するように変更し、更に硬質の又は更に可撓性の高いヒンジを 作ることができる。 別の実施例では、本発明は、ソリッドステート加速度計を作成する別の代替的 な方法を提供する。この代替的な方法は、ボンディング(接着)及びエッチバック 法(bond and etch-back method)として知られており、図25〜図32に連続的 なステップで示されている。図25〜図32は、図1〜図6に示したものの代替 的なステップを示していることを注意されたい。 ボンディング及びエッチバック法は、ウエハが処理され、半分に切断され、相 補的な半分ずつが接合されて加速度計が得られるという点では、既に述べた方法 と類似す る。しかし、ボンディング及びエッチバック法は、7パーセントだけリンがドー ピングされたガラスであるホスホシリケート(phospho-silicate)ガラス(PSG) が使用される。この酸化物では、この技術分野で知られている他の酸化物よりも 10倍速くエッチングを行える。よって、エッチングのステップが非常に簡略化 される。また、PSGは、上述したSIMOXプロセスで用いられる酸化物と比 較すると、その厚さに関して、制御が容易である。例えば、現在の技術では、S IMOX法を用いると、0.5ミクロンの厚さの成長しか可能でないが、これと は対照的に、ボンディング及び再エッチング法では、基板上で、1ミクロンのP SG層を配置する又は酸化物層を成長させることができる。究極的には、酸化物 層の厚さは、プルーフマスと周囲の壁部との間のギャップのサイズを決定する。 図25(a)に示されるように、ボンディング及びエッチバック法は、上部P形 シリコン基板500から開始する。これは、酸素イオン注入(SIMOX)によっ て作成される連続的な埋め込み酸化物を有する市販のパターニングされていない ウエハ、又は、埋め込み酸化物を有する市販のボンディングされたウエハである 。P形シリコンの層が、ウエハ表面上にエピタキシャル成長される。このP形エ ピタキシャル層504がプルーフマスになり、この段階では、完成したプルーフ マスの所望の厚さの半分である。好ましくは、P形エピタキシャル層504は、 上述のSIMOXプロセスで成長するように、35ミクロンの厚さである。P形 エピタキシャル層504は非常に薄く結果的に脆弱であるので、上部のP形基板 500は、処理の間のウエハ全体の操作のためのハンドルとして機能する必要が ある。P形エピタキシャル層504は、好ましくは、P形のホウ素がドーピング されたエピタキシャル・シリコンである。 図25(b)には、図25(a)に示された基板に対して相補的な半分である基板 の断面図が示されている。特に、図26(b)は、PSG又はその上に配置又は成 長された熱酸化物層508を有する底部のP形シリコン基板506の断面図を示 している。窒化物のマスキング・フィルム510が底部のP形基板506の他方 の面に接着されている。 CVDによって、窒化物のパターン512が、図26(a)に見られるように、 P形エピタキシャル層504に配置される。窒化物のパターン512は、これに 続くステップにおけるエッチング・マスクとして用いられる。図26(b)におい ては、トレンチ516を有しているフォトレジスト・パターン514は、PSG 又は熱酸化物層508の上におかれる。反応 性のイオン・エッチング・プロセスを介し、垂直方向のトレンチ516によって 、PSG酸化物層508のある部分は、P形シリコン基板506に至るまでエッ チングによって除かれる。 図27(a)では、熱酸化物層518が、窒化物パターン512におけるウィン ドウ又は開口の内部に成長される。酸化物は、後続のKOHシリコン・エッチン グの後でプルーフマスの輪郭を定義するエリアで、エッチングにより除去される 。成長された酸化物層518の存在により、ヒンジとガード・ダイアフラムとの エリアがKOHにおいてエッチングされることが回避され、他方で、プルーフマ スとフレームとの間のトレンチは、所望のヒンジの厚さに等しい深さまでエッチ ングされる。この時点で、酸化物は除かれ、窒化シリコンによって保護されてい ないすべてのエリアにおいて、シリコン・エッチングが生じる。ヒンジの厚さは 、好ましくは、2〜5ミクロンである。 図27(b)は、図26(b)のレジストパターンの上のアモルファス・シリコン のスパッタ配置を示す。アモルファス・シリコン520は、垂直方向のトレンチ 516の中に充填されるのに加えて、レジスト・パターン514を被覆する。次 に、レジストパターン514が除去され、同時に、トレンチ516の中にスパッ タリングされなかった余分なアモルファス・シリコン520を除く。これで、ト レンチ516は、アモルファス・シリコン520と線状になり、このアモルファ ス・シリコン520は、酸化物の島550の周囲のシールとして機能する。 図28(a)では、水酸化カリウム(KOH)が用いられて、窒化物パターン51 2の開口におけるP形エピタキシャル層504が、異方性エッチングされる。図 面に見られるように、KOHエッチングへの露出と同じ間に、P形エピタキシャ ル層504の完全に裸のエリアは、成長された酸化物層518によって被覆され たP形エピタキシャル層504のエリアよりも、より多くの物質が除かれる。こ れは、KOHエッチングがP形エピタキシャル層504の裸のエリアに有するヘ ッドスタートの結果である。プルーフマスの半分524とガード526とに対す るヒンジ522は、図に示されているように識別され得る。ヒンジ522とガー ド526とは、成長された酸化物層518の最初の厚さによって決定される厚さ を有する。 更に、プルーフマスの半分524の輪郭が定義される。例えば、プルーフマス 524の上部528は見えているが、P形エピタキシャル層524は、PSG埋 め込み酸化物のエ ッチング・ストップ502まで完全にエッチングされ、トレンチ530を形成す る。概念的には、示されてはいないが、除去されたトレンチ530が、プルーフ マスの半分524の輪郭を画する。 相補的な下側の基板は、この時点では、図28(b)に示されているように、何 の処理も受けていない。よって、図27(b)と図28(a)とは、同一である。 次に、窒化物パターン512は、P形エピタキシャル層504から除去される 。除去された裸のシリコン表面は、水と過酸化水素と水酸化アンモニウムとの混 合物を用いて水和される。図28(a)及び図28(b)のウエハは、図29に示さ れるように整合され、シリコン融合ボンディングされる。接着されたウエハは、 次に、上述したSIMOXプロセスにおいて説明した手順においてアニーリング される。 ハンドルとして先に用いた上側のP形基板500はもはや不要であり、100 ミクロンの厚さまでの逆グラインディングによって除去され、次に、KOHを用 いて、残りを酸化物のエッチング・ストップまでエッチングする。下側のP形基 板506は、窒化物マスキング・フィルム510によってKOHエッチングから 保護される。KOHエッチングは、後に選択的に除去される埋め込み酸化物エッ チング・ストップ508によって停止する。残りのボンディングされ除去された ウエハ532は、図30に表されている。ウエハ532は、次に、左右の半分ず つに切断される。図30を参照すると、ウエハ532の図面のこちら側の部分と 紙面の奥に向かう側の部分とが、半分に切断される。それぞれの半分の部分の先 に接着された表面は、再び、水と過酸化水素と水酸化アンモニウムとの混合物を 用いて水和される。 図31に示されるように、半分ずつの部分は、シリコン融合ボンディングがな されアニーリングされるが、このプロセスは共に既に説明した通りである。ホー ル536が、上側の窒化物マスキング・フィルム534を通過してフォトリソグ ラフィ技術によってパターニングされ、それによって、ワイヤ・ボンド・バイア 538が異方性エッチングされることが可能になる。バイア538は、上側のP SG又は熱酸化物(thermal oxide)層540に至るまでずっとエッチングされる 。 上側及び下側のPSG又は熱酸化物層540、542がそれぞれエッチングに よって除去され、完成したプルーフマス544の周囲にギャップを残す。これは 、図32に示されている。アモルファス・シリコンのシール520がPSG酸化 物層540、542を包囲し ており、この物質は、HFエッチングから保護され、完全に残る。ヒンジ522 とガード526との構造が、これで明らかになる。 ウエハ全体は、Tブタノールにおいてフリーズドライ処理されるか、又は、既 に説明したように、チップに切断され遠心分離器にかけられる。シャドー・マス クが用いられ、接触用の金属546を表面548の上に配置し、基板へのワイヤ ・ボンディングが可能になる。加速度計はこれで完成し、2つのシリコン電極の 間に位置する、正確に形成された振り子又はダイフラムを有している。 本発明では、更に、エピタキシャル・シリコン層を、酸化されたシリコン・オ ン・インシュレータ(絶縁物上シリコンが設けられた、SOI)基板ウエハに付着 させ、前者を後者に上述したボンディング及びエッチバック法によって移転(ト ランスファ)させる、別の実施例を考察する。SOIウエハは、加速度計などの センサ・デバイスに広範に応用できる。小さな制御されたギャップを必要とする 加速度計などの微細構造を作成する優れた方法として、SOIウエハをウエハ・ ボンディングを用いて処理し、移転されたエピタキシャル層の下の酸化物をエッ チングによって除去するものがある。 この方法の短所は、エピタキシャル層の一部を基板に、このエピタキシャル層 の一部が酸化物を除去した後に固定されたままとなるように、アンカーする際の 困難がある。重要なことに、付着に用いられる構造は、フッ化水素(HF)酸によ る酸化物層の防食用(sacrificial)のエッチングの間に、浸食されたりエッチン グによって除去されてはならない。本発明は、これらの困難を解消するプロセス を提供する。 好適実施例においては、本発明によるプロセスは、上述のSIMOXウエハを 、又は、好ましくはSOIウエハを提供する。図33に示したように、SOIウ エハ606は、前面酸化物層600と、背面酸化物層608とを成長させている 。前面酸化物層の下には、約35ミクロンの厚さのP形エピタキシャル・シリコ ン層、すなわち、Pエピタキシャル層がある。また、埋め込まれた酸化物層60 4もある。このSOIウエハ606は、図25(a)に示されているものと同様で あるが、以下で、更に詳細に説明する。 前面酸化物層600は、図19から図23に示されているようなマスクを介し てエッチングされ、表面ダンピング・グルーブのアレー、ウェル及びダイアフラ ム輪郭を有する酸化物パターンを形成する。この技術分野では知られているプロ セスによって、フォトレジストをスピンによって引き伸ばし(spun)、次に、紫外 線(UV)光をブロックするマ スクを介してレジストをフォトリソグラフィ技術によってパターニングして、所 望のパターンに類似するレジストを現像する。次に、HFを用いて、様々な領域 の酸化物をエッチングにより除去し、レジストが除かれ、酸化物のパターンが残 る。基板に対するこれらの準備的なステップは、既に詳しく述べた。 KOHを加えることにより、浅い領域が、基板の中へ、およそ3から5ミクロ ン切られる。図34は、上述のステップを行った後での、SOIウエハ606の 大略の断面図を示している。浅い領域は、610として示されている。浅い領域 610は、レジストをスピンすることを容易にするが、このプロセスは、レジス トの形成が不均一であるために、また、レジストは先鋭なコーナーやエッジから は遠ざかる傾向を有するので、より深いトレンチには容易には適合しない。この ように、浅い領域610は、スピン・レジストプロセスに対してはほとんど平坦 なウエハのようであるが、このプロセスが、高い生産性には重要である。 図35に示されている次のステップでは、ダンピング・グルーブと浅いウェル とダイアフラム領域とに一致する、先に定義された浅い領域610は、HFを用 いて、酸化物層600を除去される。窒化シリコン(Si34)の層612が、減 圧の化学的気相成長法(LPCVD)を用いて配置される。LPCVDによる窒化 物612は、好ましくは、約1000オングストロームの厚さである。次に、好 ましくは500から1000オングストロームの厚さのイオン・ビーム・スパッ タリングされた酸化シリコン(SiO2)の領域が、浅いウェル610の内部に配 置され、酸化物キャップ614を形成する。 次に、反応性イオン・スパッタリングされた窒化シリコン(Si34)の約10 00オングストロームの厚さの層が、浅いウェル610に配置され、窒化物キャ ップ616を形成し、これに続くステップの間に、酸化物キャップ614を保護 する。これは、室温で配置され、これによって、この技術分野で知られているリ フトオフ・プロセスの下で、レジストマスクを用いてフィルムを逆パターニング することが可能になる。リフトオフ・プロセスは、所定の領域にあるレジストと フィルムとをリフトオフするが、その理由は、レジストが基板への接着を防止す るからである。アセトンを付加することによりレジストが溶解され不所望の酸化 物/窒化物のフィルムがリフトオフされた後で、酸化物キャップ614と窒化物 キャップ616から構成されるスタック(stack)が残る。 別の実施例のプロセス(図示せず)では、このスタックは、平坦な表面上に配置 する こともできるが、図35に示すような浅いウェル610の中にとは限らない。平 坦な表面ではなく浅いウェル上に配置する理由は、適切な厚さの空乏(depletion )領域のためのスペースが、この接合が孤立した実施例においてこのスペースす なわち空洞(キャビティ)を後に占める逆にドーピングされたエピタキシャル成長 において形成されることが可能になるからである。 深いトレンチが形成され、これが、加速度計のヒンジになる。特に、図36に 示されるように、LPCVDによる窒化物612は、レジスト及びプラズマ・エ ッチングを用い、ヒンジ・ウェル618と共に、パターニングされる。前者のプ ロセスが好ましいが、その理由は、下に位置する表面は不要であり、エッチング によって除去できるからである。 LPCVDによる窒化物612がヒンジ・ウェル618と共にパターニングさ れてヒンジを形成した後で、KOHが深いエッチに与えられて、典型的には20 から25ミクロンの物質を所望の深さまで除去する。これは、ヒンジの厚さ62 0を確立するが、これは、埋め込まれた酸化物層604からヒンジ・ウェル61 8の底部までの距離である。ヒンジの厚さ620は、加速度計に要求されるgの レンジとねじれの(torsional)安定性とに依存して変動するが、通常は、2から 10ミクロンの範囲である。 プラズマ又はリンによる(phosphoric)エッチングの間、窒化物キャップ616 は、酸化物キャップ614を保護する。KOHエッチングの間は、酸化物キャッ プ614は、窒化物キャップ616によって保護される。 LPCVDによる窒化物612は、次の酸化ステップの間にエピタキシャル・ シリコン602を保護するために必要である。他方で、ヒンジ・ウェル618の 内部のエピタキシャル・シリコンは、KOHエッチングの間、保護されない。こ れは、水蒸気を炉の中で加熱することによってヒンジ・ウェル618の表面を酸 化することから構成される酸化プロセスに露出される。この熱酸化プロセスは、 1000から1100℃で生じるが、この技術分野では公知である。結果として 、図36に示すように、2000から4000オングストロームの厚さの酸化物 の成長が、ヒンジ・ウェル618の底部620と側壁622とを被覆する。水と 酸素との拡散は、LPCVDによる窒化物612によって、残りの領域ではブロ ックされる。 ウエハ構造は、もはや、容易には光(フォト)パターニング可能ではない。その 理由は、ヒンジ・ウェル618の深さのために、スピン・レジストが、輪郭を適 切にコーティン グすることができないからである。この問題については、既に述べた。 以下のステップで、LPCVDによる窒化物612と窒化物キャップ616とを 、除去して次のステップでのボンディングに備えて基板を準備しなければならな い。当初は、LPCVDによる窒化物612と窒化物キャップ616とは、KO Hがエピタキシャル・シリコン602をエッチングすることを防止するために、 また、裸の表面を酸化から保護するために、必要とされた。この時点では、しか し、LPCVDによる窒化物612と窒化物キャップ616とは、もはや不要で ある。 次に、ウエハは、160℃のリン酸の中に浸される。ヒンジ・ウェル618は 、酸化物で被覆され、エッチングしない。窒化物キャップ616とすべてのLP CVD窒化物612とは、リン酸によって、酸化物キャップ614によって保護 されたLPCVD窒化シリコンの小さなパッチを除いて、除去される。この窒化 物のパッチは、624によって示されている。 残ったのは、裸のシリコン表面と、酸化物620、622によって被覆された ヒンジ・ウエル618と、LPCVD窒化シリコンのパッチ624を被覆する酸 化物キャップ614と、である。これは、図37に示されている。 次のステップは、パターニングされた整列接着である。これには、すぐに接着 されることになる2つの構造であるSOIウエハ606と酸化されたウエハ62 6との間の外形を赤外線整列するための整列(アライメント)マークを用いること が必要である。酸化されたウエハ626は、その上に約1ミクロンの厚さである 熱又はPSG酸化物層が成長又は配置されたP形シリコン基板である。このタイ プの基板の詳細は、既に述べてある。図38に示すように、スロット630が、 浅いウェル610に対応して酸化物628を通過して形成される。 それぞれのスロット630の内部には、反応性イオン・スパッタリングされた 窒化物層642があり、これは、上述の配置/リフトオフ・プロセスを介して配 置されている。この窒化物層642は、下に位置するシリコンを保護する。有利 なことに、現在の条件における酸化されたウエハ626の一致する表面648は 、レジストの残存物によって、荒く(ラフに)なってはいない。実際に、窒化物が CVDによって加えられ、次に、そこから酸化物表面648が成長するシリコン の表面がパターンを得るためにエッチングされなければならないのであれば、こ のエッチング・プロセスは、数オングストロームRMSの荒 さまで、酸化物表面648において、粗さを生じるであろう。荒くされた表面6 48は、従って、強力な接着に十分な滑らかさを有しない。 図38に示されているSOIウエハ606の一致表面650とPSG酸化物ウ エハ628の一致表面とは、他の実施例のためにも、上述の方法に従って、接着 の準備がなされる。この時点で、SOIウエハ606は、10:1のHFに浸さ れ、酸化物キャップ614を除去する。 図39は、PSG酸化物ウエハ628に接着されたSOIウエハ606を示し ている。図37に示されたSOIウエハ606のハンドル・ウエハ部分は、ほと んどが下方向にグラインド(研磨)され、エッチ・ストップとして機能する前に埋 め込まれた酸化物604によって、完全にエッチングによって除かれている。 本発明によるプロセスは、この例において明らかである利点を有している。例 えば、図39では、接合されたウエハの頂部において、支持されていない酸化物 は存在せず、直接に下には、平坦で連続的なシリコン表面がある。不所望の液体 の漏れに関して容易に洗浄し乾燥させることのできない再度形成された(re-entr ant)勾配のトレンチは存在しない。プルーフマスを輪郭を形成するダイアフラム 又はトレンチは、このプロセスでは未だ形成される必要はなく、従って、この構 造に、ラフな扱いに耐える構造上の堅固さを与える。 図39の接着されたウエハ634は、プルーフマスとヒンジに対する、基板ア ンカー・ウェルとトレンチの輪郭とのレジスト・パターニングの準備ができた平 坦なウエハのように見える。従って、図40では、接着されたウエハ634は、 反応性イオン・エッチングされて深いスロット636を形成するが、このエッチ ングは、アンカーに対しては埋め込まれた窒化物層で停止し、このエッチングは 、プルーフマスの輪郭に対しては埋め込まれた酸化物層で停止する。例示的な深 いスロット636が図40に示されており、ここでは、深いスロット636は、 シリコン・エピタキシャル処理の後では、アンカー領域として機能する。その深 さは、窒化物パッチ624を通過する切断において、終了している。特に、6フ ッ化硫黄(SF6)とヘリウム・ガスとによる反応性イオン・エッチングが用いら れ、深いスロットを切るが、その理由は、この形式のプラズマ・エッチングは、 高いエッチング率を有する急峻な勾配を有する壁部を切ることができるからであ る。図40から図41では、反応性イオン・エッチングが、窒化物パッチ624 を通って切断をしている。 図41は、図40と比較して、深いスロット636を拡大した図である。次の ステップでは、前のステップからのレジストが除去され、内側の壁部638が、 既に説明した酸化プロセスに従って炉の中で酸化される。内側の壁部638は、 こうして、図41に示すように、酸化物成長640によって被覆される。窒化物 パッチ624と反応性イオン・スパッタリングされた窒化物642は、リン酸( H3PO4)の適用によって、除去される。 残るのは、裸のシリコン底部と上から下がっている(オーバーハングしている) レッジとを有する裸のシリコン表面空洞644である。本発明のプロセスによれ ば、シリコン・エピタキシャル処理が望まれる場所にだけ裸のシリコンを残す。 更に、本発明のプロセスなしでは、従来型の酸化物成長及びフォトリソグラフィ 法を用いたとしても、空洞構造を得るのは、不可能ではないにしても、非常に困 難である。 図42では、この技術分野では公知である選択的なエピタキシャル・プロセス を用いて、空洞644内の露出したシリコンの領域にだけ、単結晶シリコンを成 長させている。選択的なエピタキシャル成長646は、基板と共に成長し、プロ セスの条件は、エッチングは配置と均衡し、ポリシリコンの結晶核生成(nucleat ion)は、酸化物表面上では生じず、裸のシリコン表面で生じることである。頂部 で形成するはみ出し(protrusions)は以降の接着ステップにおいて邪魔になるの で、エピタキシャル成長が、内側の壁部638では生じないようにすることが重 要である。従って、内側の壁部638は、酸化物638によって被覆され、その ようなエピタキシャル成長を防止する。選択的なエピタキシャル成長646は、 当初のシリコン基板と同じ結晶軸で成長する。この選択的なエピタキシャル成長 646は、従って、SOIエピタキシャル・ウエハ606を酸化されたウエハ6 26に対して保持するアンカーである。まとめると、以上で述べてきたステップ は、酸化されたウエハ626をSOIエピタキシャル・ウエハ606に架橋(ブ リッジ)するアンカーの形成において頂点に達する。 図42に示されるように、接着されたウエハ634は、この時点で、背面グラ インド及びエッチバックの手順によって露出される埋め込まれた酸化物層604 を除去する準備ができており、また、ヒンジ壁部618の側壁酸化物622をオ プションで除去してプルーフマスのヒンジをフリーアップする準備もできている 。ここからは、ウエハの処理は、図30に関する説明の場合と同じように継続し 得る。 図41に続く本発明の別の実施例によるプロセスでは、非選択的なエピタキシ ャル・ プロセスを用いて、ポリシリコによって、側壁638を上方向にオプショナルな 空洞644を充填してもよい。確かに、本発明の誘電的に孤立した別の実施例で は、SOIウエハ606には空洞644を形成する浅いウェル610は存在しな い。しかし、窒化物パッチ624は、依然として用いられて、アンダーカットの 間のHFエッチに対するバリアとして機能する。 時には、非選択的なエピタキシャル・プロセスが、先に説明した選択的なエピ タキシャル・プロセスよりも好ましいこともある。この非選択的なエピタキシャ ル・プロセスでは、ポリシリコンの成長は、露出したシリコン領域だけに限定さ れるのではない。更に、非選択的なエピタキシャル成長は、選択的なエピタキシ ャル成長よりもはるかに速い成長速度を有しており、トレンチを頂部まですべて 充填する目的からすると、よりよく機能する。この時点で、トレンチの内部のポ リシリコンを機械的な研磨又はグラインドによって所望の深さまで除去すること が可能である。更なる任意のポリシリコンを、半選択的なプロセスによってエッ チバックして、トレンチの内部に所望の配置パターンを得ることが可能である。 図44は、図41から継続する、この別の実施例を示している。特に、この別 の実施例は、選択的なエピタキシャル・プロセスの場合の接合分離ではなく、誘 電性分離をによって、非選択的エピタキシャル成長を用いる。これは、酸化物キ ャップ812が周囲のLPCVDによる窒化物をエッチングによって除去してL PCVD窒化物パッチ810を残した後で残存することを除いて、先の実施例と 同じである。酸化物キャップ812が残る理由は、酸化物キャップが、500オ ングストロームではなく約600オングストロームまで作られているからであり 、また、接着の前のLPCVD窒化物除去の後にはるかに短い10:1のHFデ ィップ(浸し)が行われるからである。 この酸化物キャップ812は、再び、反応性イオン・エッチングされた深いス ロット806のレッジ814の下側を保護する目的で機能し、他方で、酸化され たウエハ800における保護されていない窒化物808は、リン酸の中で除去さ れる。次に、酸化物キャップ812が、10:1のHFの中で除去される。 結果として生じるウエハは、図45に示されている。窒化パッチ810の残存 物は、依然としてレッジ814の下側を被覆しているが、PSG又は熱酸化物層 804に形成されたスロット816における裸のシリコン818も存在する。ウ エハは、この時点で、エピタ キシャル及びポリシリコン成長の準備ができている。 図46には、約37ミクロンのシリコン822が非選択的に配置されているの が示されている。しかし、第1には、シラン(silane)が、すべての表面の上にポ リシリコン822を配置するために当初は導入され、他方で、裸のシリコン・イ ンターフェースでは、単結晶成長が生じている。これ以降の成長は、高速で、ト リクロロシラン又はジクロロシランを用いて、すべての表面の上に37ミクロン の厚さが得られるまで、維持される。この時点で、深いスロット806が、下か らの結晶成長によって完全に充填され、スロット816の酸化された壁部824 からのポリシリコンの成長と一体化する。異なる結晶性の領域の概略の境界が、 破線820によって示されている。PSG酸化物層804の後の防食用のアンダ ーカットに対しては、ポリシリコン822の粒界(grain boundaries)への損傷が あり得るので、HFエッチに露出した単結晶を有することが好ましい。 次のステップでは、ウエハの非選択的に配置されたシリコンが、裸のシリコン ・ウエハと共に用いられる標準的な研磨技術を用いて、化学的・機械的に、再び 研磨される。研磨は、スロット816の中に配置されたシリコンは変更せず、高 いスポットの頂部を減少させるだけである。ウエハは、露出した埋め込まれた酸 化物層802の上に2から5ミクロンだけのシリコン822が残るまで、研磨さ れる。 埋め込まれた酸化物層802上のポリシリコン822の残りは、KOH内での エッチングによって、又は、乾燥反応性イオン・エッチングによって除去される 。埋め込まれた酸化物層802の露出した表面上のすべてのシリコン822の除 去を確実にするために、過度のエッチングが好ましい。ポリシリコン822の表 面826は、図47に示されるように、過度のエッチングによって、僅かに凹ん でいる。 ウエハは、ここで、加速度計又はそれ以外の装置を作るための、更なる処理の 準備ができている。特に、ウエハは、パターニングと反応性イオン・エッチング を施され、プルーフマスの輪郭の周囲にトレンチが形成される。次に、ウエハの 表面上の酸化物が除去され、ウエハは、切断される。この2つの半分ずつのウエ ハは、融合接着(ボンディング)によって、接合される。防食用のエッチングの間 に、単結晶シリコンと、HF内で酸化物よりもオーダーが3つ分遅くエッチング がなされる窒化物とが、エッチング剤から酸化された側壁を保護する。 更に別の実施例では、プロセスは、図33から開始する上述のプロセスから、 更に 継続する。図43に示されているこの別の実施例では、図33に示されたものと 類似するSOIウエハ706における埋め込まれた酸化物702と合致するよう に、トレンチ700をエッチングすることを含む。図43に示すように、反応性 イオン・エッチングのプロセスから酸化物を保護するための窒化物パッチは存在 しない。次に、酸化物エッチングがあり、埋め込まれた酸化物702の一部を除 去し、壁部704を隆起させる(bulged)、又は、アンダーカットを行う。 次に、トレンチ700は、シャドーマスクされ、反応性イオン・スパッタリン グされた窒化物を受けて、側壁と底部とを被覆する。上側壁部の頂部の周囲の一 部を被覆するための酸化ステップがなければならない。その後で、トレンチ70 0の底部の上の窒化物は除去されなければならず、下に位置する基板の裸のシリ コンを露出させ、選択的なエピタキシャル成長を可能にする。窒化物が除去され た後で、エピタキシャル・シリコンがその位置で成長し、接着を妨げる。 窒化物がエッチングによって除かれた後で、トレンチ700は、プラグの形式 のエピタキシャル・シリコン710の成長によって、満たされる。空洞(void)7 14の中にはエピタキシャル・シリコンの成長はないが、その理由は、窒化物が シャドーマスクされており、酸化物が任意の保護されていないシリコン領域上で 成長するからである。最終的な製品は、図42に示したものと類似する。 ソリッドステート装置を制作するための新規な方法について、以上で説明した 。当業者であれば、本発明の教示するを利用し、次に掲げる請求の範囲によって のみ定義さえる本発明の技術的範囲から離れずに、この構造の物理的な寸法を変 更したり、方法を変更して類似する特性を有する類似するデバイスを作成したり 、更にそれ以外の修正を行うことができる。
【手続補正書】特許法第184条の8 【提出日】1996年2月16日 【補正内容】 英文明細書第25頁第6行ないし第26頁第7行に対応する日本語訳明細書第 21頁第1行ないし同頁第29行を、次のものと差し換える。 さまで、酸化物表面648において、粗さを生じるであろう。荒くされた表面6 48は、従って、強力な接着に十分な滑らかさを有しない。 図38に示されているSOIウエハ606の一致表面650とPSG酸化物ウ エハ628の一致表面とは、他の実施例のためにも、上述の方法に従って、接着 の準備がなされる。この時点で、SOIウエハ606は、10:1のHFに浸さ れ、酸化物キャップ614を除去する。 図39は、PSG酸化物ウエハ628に接着されたSOIウエハ606を示し ている。図37に示されたSOIウエハ606のハンドル・ウエハ部分は、ほと んどが下方向にグラインド(研磨)され、エッチ・ストップとして機能する前に埋 め込まれた酸化物604によって、完全にエッチングによって除かれている。 本発明によるプロセスは、この例において明らかである利点を有している。例 えば、図39では、接合されたウエハの頂部において、支持されていない酸化物 は存在せず、直接に下には、平坦で連続的なシリコン表面がある。不所望の液体 の漏れに関して容易に洗浄し乾燥させることのできない再度形成された(re-entr ant)勾配のトレンチは存在しない。プルーフマスを輪郭を形成するダイアフラム 又はトレンチは、このプロセスでは未だ形成される必要はなく、従って、この構 造に、ラフな扱いに耐える構造上の堅固さを与える。 図39の接着されたウエハ634は、プルーフマスとヒンジに対する、基板ア ンカー・ウエルとトレンチの輪郭とのレジスト・パターニングの準備ができた平 坦なウエハのように見える。従って、図40では、接着されたウエハ634は、 反応性イオン・エッチングされて深いスロット636を形成するが、このエッチ ングは、アンカーに対しては埋め込まれた窒化物層624で停止する。例示的な 深いスロット636が図40に示されており、ここでは、深いスロット636は 、シリコン・エピタキシャル処理の後では、アンカー領域として機能する。その 深さは、窒化物パッチ624を通過する切断において、終了している。特に、6 フッ化硫黄(SF6)とヘリウム・ガスとによる反応性イオン・エッチングが用い られ、深いスロットを切るが、その理由は、この形式のプラズマ・エッチングは 、高いエッチング率を有する急峻な勾配を有する壁部を切ることができるからで ある。図40から図41では、反応性イオン・エッチングが、窒化物パッチ62 4を通って切断をしている。 請求の範囲の記載を、次の通りに補正する。 『1.ソリッドステート装置を制作する方法において、 埋め込まれた酸化物層と、酸化物層で被覆された前面(フロント)と、背面(バ ック)上の半導体ハンドルと、を有する第1の半導体基板を提供するステップと 、 前記埋め込まれた酸化物と前記半導体基板とを通過する浅いウェルを形成する ステップと、 前記前面酸化物層を除去するステップと、 前記前面上に窒化シリコン層を配置するステップと、 窒化シリコン・キャップと酸化物キャップとを前記浅いウェルの中に配置する ステップと、 前記窒化シリコン・キャップと前記前面窒化シリコン層とを、前記酸化物キャ ップの下に位置する窒化シリコン・パッチを除いて、除去するステップと、 酸化物層において被覆された前面を有する第2の半導体基板であって、前記前 面酸化物層は窒化シリコンによって被覆されたスロットを含む、第2の半導体基 板を提供するステップと、 前記第1の半導体基板の前面を前記第2の半導体基板の前面に付着(ボンディ ング)し、前記浅いウェルが前記スロットと実質的に整合するようにするステッ プと、 前記第1の半導体基板の前記半導体ハンドルを除去するステップと、 前記窒化シリコン・パッチと酸化物キャップとの実質的に下に位置する前記第 1の半導体基板の背面を通過する深いスロットを形成するステップと、 前記酸化物キャップを除去し、前記窒化シリコン・パッチを部分的に除去する ことによって、前記深いスロットが、前記浅いウェルと連係し、レッジを有する 空洞(キャビティ)を形成して、残りの窒化シリコン・パッチが前記レッジを被覆 するようにするステップと、 前記スロット内の前記窒化シリコンを除去するステップと、 シリコンを前記空洞の内部に配置するステップと、 前記付着された第1及び第2の半導体基板を、2つの相補的な構造に切断する ステップと、 前記相補的な構造を接合するステップと、 を含むことを特徴とする方法。 2.請求項1記載の方法において、前記第1の半導体基板は、更に、エピタキ シャル・シリコンを含むことを特徴とする方法。 3.請求項1記載の方法において、前記窒化シリコンを前記前面上に配置する 前記ステップは、更に、減圧の化学的気相成長(chemical vapor deposition=CVD )を含むことを特徴とする方法。 4.請求項1記載の方法において、窒化シリコン・キャップを配置する前記ス テップは、更に、リフト・オフ・プロセスを含むことを特徴とする方法。 5.請求項1記載の方法において、前記半導体ハンドルを除去する前記ステッ プは、更に、前記半導体ハンドルをグラインドするステップを含むことを特徴と する方法。 6.請求項1記載の方法において、前記空洞の内部にシリコンを配置する前記 ステップは、更に、選択的なエピタキシャル成長のステップを含むことを特徴と する方法。 7.請求項1記載の方法において、前記空洞の内部にシリコンを配置する前記 ステップは、更に、非選択的なエピタキシャル成長のステップを含むことを特徴 とする方法。 8.請求項7記載の方法において、前記シリコンを配置する前記ステップは、 更に、前記シリコンの機械的な研磨(abrasion)のステップを含むことを特徴とす る方法。 9.請求項1記載の方法において、深いスロットを形成する前記ステップは、 反応性イオン・エッチングのステップを含むことを特徴とする方法。 10.請求項1記載の方法において、前記接合された相補的な構造をエッチン グ剤を用いてエッチングするステップと、前記接合された相補的な構造を遠心分 離機にかけて前記エッチング剤を除去するステップと、を更に含むことを特徴と する方法。 11.ソリッドステート装置を制作する間に、半導体基板を別の半導体基板に アンカーする方法において、 埋め込まれた酸化物層と、酸化物層で被覆された前面(フロント)と、背面上の 半導体ハンドルと、を有する第1の半導体基板を提供するステップと、 前記前面酸化物層を除去するステップと、 前記前面上に窒化シリコン層を配置するステップと、 窒化シリコン・キャップと酸化物キャップとを前記前面上に配置するステップ と、 前記窒化シリコン・キャップと前記前面窒化シリコン層とを、前記酸化物キャ ップの下に位置する窒化シリコン・パッチを除いて、除去するステップと、 酸化物層において被覆された前面を有する第2の半導体基板であって、前記前 面酸化物層は窒化シリコンによって被覆されたスロットを含む、第2の半導体基 板を提供するステップと、 前記第1の半導体基板の前面を前記第2の半導体基板の前面に付着(ボンディ ング)し、前記浅いウェルが前記スロットと実質的に整合するようにするステッ プと、 前記第1の半導体基板の前記半導体ハンドルを除去するステップと、 前記窒化シリコン・パッチと酸化物キャップとの実質的に下に位置する前記第 1の半導体基板の背面を通過する深いスロットを形成するステップと、 前記酸化物キャップを除去し、前記窒化シリコン・パッチを部分的に除去し、 レッジを有する空洞(キャビティ)を形成して、残りの窒化シリコン・パッチが前 記レッジを被覆するようにするステップと、 前記スロット内の前記窒化シリコンを除去するステップと、 を含むことを特徴とする方法 12.請求項11記載の方法において、前記残りの窒化シリコン・パッチを除 去するステップを更に含んでおり、シリコンを前記空洞の内部に配置する前記ス テップは、選択的なエピタキシャル成長のステップを更に含むことを特徴とする 方法。 13.請求項11記載の方法において、シリコンを前記空洞の内部に配置する 前記ステップは、非選択的なエピタキシャル成長のステップを更に含むことを特 徴とする方法。 14.請求項13記載の方法において、前記非選択的なエピタキシャル成長の ステップは、前記空洞を充填し、前記埋め込まれた酸化物層を実質的に被覆する ことを特徴とする方法。 15.請求項14記載の方法において、シリコンを前記空洞の内部に配置する 前記ステップは、前記空洞を、シラン、トリクロロシラン及びジクロロシランか ら構成される群から選択された1つの化学物質に露出させるステップを更に含む ことを特徴とする方法。 16.請求項15記載の方法において、シリコンを前記空洞の内部に配置する 前記ス テップは、前記埋め込まれた酸化物層を被覆する配置されたシリコンの機械的な グラインドのステップを更に含むことを特徴とする方法。 17.請求項16記載の方法において、シリコンを前記空洞の内部に配置する 前記ステップは、前記配置されたシリコンをエッチングするステップを更に含む ことを特徴とする方法。 18.請求項11記載の方法において、前記前面酸化物と前記半導体基板とを 通過する浅いウェルを形成するステップを更に含み、 窒化シリコン・キャップと酸化物キャップとを前記前面の上に配置する前記ス テップは、前記窒化シリコン・キャップと前記酸化物キャップとを前記浅いウエ ルの中に配置するステップを更に含むことを特徴とする方法。 19.2つの半導体基板をアンカーする方法において、 埋め込まれた酸化物層とこの第1の基板の前面を被覆する前面酸化物層とを有 する第1の半導体基板を提供するステップと、 前記前面酸化物層を通過し前記第1の基板の内部に至る深いスロットを形成す るステップと、 前記埋め込まれた酸化物層を除去するステップと、 前記深いスロットの一部分を窒化シリコン層で被覆するステップと、 前記深いスロットの別の部分を酸化物層で被覆するステップと、 前記窒化シリコン層を除去するステップと、 前記深いスロットを半導体物質で充填することによって、前記半導体物質が第 2の基板の一部分の上にアンカーされるようにするステップと、 を含むことを特徴とする方法。 20.請求項19記載の方法において、前記基板におけるプルーフマスの輪郭 をパターニングし反応性イオンエッチングするステップを更に含むことを特徴と する方法。 21.請求項20記載の方法において、前記前面酸化物層と前記埋め込まれた 酸化物層とを除去するステップを更に含むことを特徴とする方法。』
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),OA(BF,BJ,CF,CG ,CI,CM,GA,GN,ML,MR,NE,SN, TD,TG),AP(KE,MW,SD,SZ,UG), AM,AT,AU,BB,BG,BR,BY,CA,C H,CN,CZ,DE,DK,EE,ES,FI,GB ,GE,HU,IS,JP,KE,KG,KP,KR, KZ,LK,LR,LT,LU,LV,MD,MG,M N,MW,MX,NO,NZ,PL,PT,RO,RU ,SD,SE,SG,SI,SK,TJ,TM,TT, UA,UG,UZ,VN

Claims (1)

  1. 【特許請求の範囲】 1.ソリッドステート装置を制作する方法において、 埋め込まれた酸化物層と、酸化物層で被覆された前面(フロント)と、背面(バ ック)上の半導体ハンドルと、を有する第1の半導体基板を提供するステップと 、 前記埋め込まれた酸化物と前記半導体基板とを通過する浅いウェルを形成する ステップと、 前記前面酸化物層を除去するステップと、 前記前面上に窒化シリコン層を配置するステップと、 窒化シリコン・キャップと酸化物キャップとを前記浅いウェルの中に配置する ステップと、 前記窒化シリコン・キャップと前記前面窒化シリコン層とを、前記酸化物キャ ップの下に位置する窒化シリコン・パッチを除いて、除去するステップと、 酸化物層において被覆された前面を有する第2の半導体基板であって、前記前 面酸化物層は窒化シリコンによって被覆されたスロットを含む、第2の半導体基 板を提供するステップと、 前記第1の半導体基板の前面を前記第2の半導体基板の前面に付着(ボンディ ング)し、前記浅いウェルが前記スロットと実質的に整合するようにするステッ プと、 前記第1の半導体基板の前記半導体ハンドルを除去するステップと、 前記窒化シリコン・パッチと酸化物キャップとの実質的に下に位置する前記第 1の半導体基板の背面を通過する深いスロットを形成するステップと、 前記酸化物キャップを除去し、前記窒化シリコン・パッチを部分的に除去する ことによって、前記深いスロットが、前記浅いウェルと連係し、レッジを有する 空洞(キャビティ)を形成して、残りの窒化シリコン・パッチが前記レッジを被覆 するようにするステップと、 前記スロット内の前記窒化シリコンと、前記残りの窒化シリコン・パッチとを 除去するステップと、 シリコンを前記空洞の内部に配置するステップと、 前記付着された第1及び第2の半導体基板を、2つの相補的な構造に切断する ステ ップと、 前記相補的な構造を接合するステップと、 を含むことを特徴とする方法。 2.請求項1記載の方法において、前記第1の半導体基板は、更に、エピタキ シャル・シリコンを含むことを特徴とする方法。 3.請求項1記載の方法において、前記窒化シリコンを前記前面上に配置する 前記ステップは、更に、減圧の化学的気相成長(chemical vapor deposition=CVD )を含むことを特徴とする方法。 4.請求項1記載の方法において、窒化シリコン・キャップを配置する前記ス テップは、更に、リフト・オフ・プロセスを含むことを特徴とする方法。 5.請求項1記載の方法において、前記半導体ハンドルを除去する前記ステッ プは、更に、前記半導体ハンドルをグラインドするステップを含むことを特徴と する方法。 6.請求項1記載の方法において、前記空洞の内部にシリコンを配置する前記 ステップは、更に、選択的なエピタキシャル成長のステップを含むことを特徴と する方法。 7.請求項1記載の方法において、前記空洞の内部にシリコンを配置する前記 ステップは、更に、非選択的なエピタキシャル成長のステップを含むことを特徴 とする方法。 8.請求項7記載の方法において、前記シリコンを配置する前記ステップは、 更に、前記シリコンの機械的な研磨(abrasion)のステップを含むことを特徴とす る方法。 9.請求項1記載の方法において、深いスロットを形成する前記ステップは、 反応性イオン・エッチングのステップを含むことを特徴とする方法。 10.請求項1記載の方法において、前記接合された相補的な構造をエッチン グ剤を用いてエッチングするステップと、前記接合された相補的な構造を遠心分 離機にかけて前記エッチング剤を除去するステップと、を更に含むことを特徴と する方法。 11.ソリッドステート装置を制作する間に、半導体基板を別の半導体基板に アンカーする方法において、 埋め込まれた酸化物層と、酸化物層で被覆された前面(フロント)と、背面上の 半導体ハンドルと、を有する第1の半導体基板を提供するステップと、 前記前面酸化物層を除去するステップと、 前記前面上に窒化シリコン層を配置するステップと、 窒化シリコン・キャップと酸化物キャップとを前記前面上に配置するステップ と、 前記窒化シリコン・キャップと前記前面窒化シリコン層とを、前記酸化物キャ ップの下に位置する窒化シリコン・パッチを除いて、除去するステップと、 酸化物層において被覆された前面を有する第2の半導体基板であって、前記前 面酸化物層は窒化シリコンによって被覆されたスロットを含む、第2の半導体基 板を提供するステップと、 前記第1の半導体基板の前面を前記第2の半導体基板の前面に付着(ボンディ ング)し、前記浅いウェルが前記スロットと実質的に整合するようにするステッ プと、 前記第1の半導体基板の前記半導体ハンドルを除去するステップと、 前記窒化シリコン・パッチと酸化物キャップとの実質的に下に位置する前記第 1の半導体基板の背面を通過する深いスロットを形成するステップと、 前記酸化物キャップを除去し、前記窒化シリコン・パッチを部分的に除去し、 レッジを有する空洞(キャビティ)を形成して、残りの窒化シリコン・パッチが前 記レッジを被覆するようにするステップと、 前記スロット内の前記窒化シリコンを除去するステップと、 を含むことを特徴とする方法 12.請求項11記載の方法において、前記残りの窒化シリコン・パッチを除 去するステップを更に含んでおり、シリコンを前記空洞の内部に配置する前記ス テップは、選択的なエピタキシャル成長のステップを更に含むことを特徴とする 方法。 13.請求項11記載の方法において、シリコンを前記空洞の内部に配置する 前記ステップは、非選択的なエピタキシャル成長のステップを更に含むことを特 徴とする方法。 14.請求項13記載の方法において、前記非選択的なエピタキシャル成長の ステップは、前記空洞を充填し、前記埋め込まれた酸化物層を実質的に被覆する ことを特徴とする方法。 15.請求項14記載の方法において、シリコンを前記空洞の内部に配置する 前記ステップは、前記空洞を、シラン、トリクロロシラン及びジクロロシランか ら構成される群から選択された1つの化学物質に露出させるステップを更に含む ことを特徴とする方 法。 16.請求項15記載の方法において、シリコンを前記空洞の内部に配置する 前記ステップは、前記埋め込まれた酸化物層を被覆する配置されたシリコンの機 械的なグラインドのステップを更に含むことを特徴とする方法。 17.請求項16記載の方法において、シリコンを前記空洞の内部に配置する 前記ステップは、前記配置されたシリコンをエッチングするステップを更に含む ことを特徴とする方法。 18.請求項11記載の方法において、前記埋め込まれた酸化物と前記半導体 基板とを通過する浅いウェルを形成するステップを更に含み、 窒化シリコン・キャップと酸化物キャップとを前記前面の上に配置する前記ス テップは、前記窒化シリコン・キャップと前記酸化物キャップとを前記浅いウェ ルの中に配置するステップを更に含むことを特徴とする方法。 19.2つの半導体基板をアンカーする方法において、 埋め込まれた酸化物層とこの基板の前面を被覆する前面酸化物層とを有する半 導体基板を提供するステップと、 前記前面酸化物層を通過し前記基板の内部に至る深いトレンチ(溝)を形成する ステップと、 前記埋め込まれた酸化物層を除去するステップと、 前記深いトレンチの一部分を窒化シリコン層で被覆するステップと、 前記深いトレンチの別の部分を酸化物層で被覆するステップと、 前記窒化シリコン層を除去するステップと、 前記深いトレンチを半導体物質で充填するステップと、 を含むことを特徴とする方法。 20.請求項19記載の方法において、前記基板におけるプルーフマスの輪郭 をパターニングし反応性イオンエッチングするステップを更に含むことを特徴と する方法。 21.請求項20記載の方法において、前記前面酸化物層と前記埋め込まれた 酸化物層とを除去するステップを更に含むことを特徴とする方法。
JP8501037A 1994-06-01 1995-05-25 絶縁微細構造上のアンダーカット・シリコンのための基板アンカー Pending JPH09507965A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/251,902 US5476819A (en) 1993-07-26 1994-06-01 Substrate anchor for undercut silicon on insulator microstructures
US08/251,902 1994-06-01
PCT/US1995/006640 WO1995033282A1 (en) 1994-06-01 1995-05-25 Substrate anchor for undercut silicon on insulator microstructures

Publications (1)

Publication Number Publication Date
JPH09507965A true JPH09507965A (ja) 1997-08-12

Family

ID=22953879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8501037A Pending JPH09507965A (ja) 1994-06-01 1995-05-25 絶縁微細構造上のアンダーカット・シリコンのための基板アンカー

Country Status (6)

Country Link
US (1) US5476819A (ja)
EP (1) EP0763255A4 (ja)
JP (1) JPH09507965A (ja)
AU (1) AU2649595A (ja)
CA (1) CA2190614A1 (ja)
WO (1) WO1995033282A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081418A (ja) * 1997-07-18 2007-03-29 Kavlico Corp 融着及び電気的フィードスルー構造

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357397A (en) * 1993-03-15 1994-10-18 Hewlett-Packard Company Electric field emitter device for electrostatic discharge protection of integrated circuits
US6008110A (en) * 1994-07-21 1999-12-28 Kabushiki Kaisha Toshiba Semiconductor substrate and method of manufacturing same
US5949144A (en) * 1996-05-20 1999-09-07 Harris Corporation Pre-bond cavity air bridge
US5962784A (en) * 1997-05-27 1999-10-05 Alliedsignal Inc. Micromachined rate and acceleration sensor
KR100252751B1 (ko) * 1997-12-27 2000-04-15 김영환 반도체 소자 제조 방법
KR100318458B1 (ko) 1998-06-30 2002-02-19 박종섭 에스오아이소자의소자분리방법
US6433401B1 (en) * 1999-04-06 2002-08-13 Analog Devices Imi, Inc. Microfabricated structures with trench-isolation using bonded-substrates and cavities
US6308569B1 (en) * 1999-07-30 2001-10-30 Litton Systems, Inc. Micro-mechanical inertial sensors
SE9904263L (sv) * 1999-11-23 2001-05-24 Ericsson Telefon Ab L M Supraledande substratstruktur och ett förfarande för att producera en sådan struktur
US6565720B1 (en) * 2000-05-31 2003-05-20 Advanced Micro Devices, Inc. Substrate removal as a function of sputtered ions
US6479315B1 (en) 2000-11-27 2002-11-12 Microscan Systems, Inc. Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step
US6506620B1 (en) 2000-11-27 2003-01-14 Microscan Systems Incorporated Process for manufacturing micromechanical and microoptomechanical structures with backside metalization
US6479311B1 (en) 2000-11-27 2002-11-12 Microscan Systems, Inc. Process for manufacturing micromechanical and microoptomechanical structures with pre-applied patterning
JP3957038B2 (ja) * 2000-11-28 2007-08-08 シャープ株式会社 半導体基板及びその作製方法
CN1246911C (zh) * 2001-06-13 2006-03-22 三菱电机株式会社 薄膜结构体的制造方法
US20040240034A1 (en) * 2001-11-30 2004-12-02 Scharf Bruce R. Diffraction compensation using a patterned reflector
FR2834282B1 (fr) 2001-12-28 2004-02-27 Commissariat Energie Atomique Procede de renforcement d'une microstructure mecanique
US6743722B2 (en) 2002-01-29 2004-06-01 Strasbaugh Method of spin etching wafers with an alkali solution
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US7173309B2 (en) * 2003-04-29 2007-02-06 Via Technologies Inc. SOI single crystalline chip structure with multi-thickness silicon layer
US6952041B2 (en) 2003-07-25 2005-10-04 Robert Bosch Gmbh Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US7068125B2 (en) 2004-03-04 2006-06-27 Robert Bosch Gmbh Temperature controlled MEMS resonator and method for controlling resonator frequency
US7560322B2 (en) * 2004-10-27 2009-07-14 Northrop Grumman Systems Corporation Method of making a semiconductor structure for high power semiconductor devices
US7238999B2 (en) * 2005-01-21 2007-07-03 Honeywell International Inc. High performance MEMS packaging architecture
US7504314B2 (en) * 2005-04-06 2009-03-17 International Business Machines Corporation Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom
US7214324B2 (en) * 2005-04-15 2007-05-08 Delphi Technologies, Inc. Technique for manufacturing micro-electro mechanical structures
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US8138087B2 (en) * 2006-09-18 2012-03-20 Nxp B.V. Method of manufacturing an integrated circuit
US9000579B2 (en) * 2007-03-30 2015-04-07 Stats Chippac Ltd. Integrated circuit package system with bonding in via
DE102007030121A1 (de) 2007-06-29 2009-01-02 Litef Gmbh Verfahren zur Herstellung eines Bauteils und Bauteil
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006487A (en) * 1989-07-27 1991-04-09 Honeywell Inc. Method of making an electrostatic silicon accelerometer
JPH0697400A (ja) * 1990-11-29 1994-04-08 Texas Instr Inc <Ti> Soiウェーハ及びその製造方法
US5205171A (en) * 1991-01-11 1993-04-27 Northrop Corporation Miniature silicon accelerometer and method
US5220838A (en) * 1991-03-28 1993-06-22 The Foxboro Company Overpressure-protected, differential pressure sensor and method of making the same
FR2687777B1 (fr) * 1992-02-20 1994-05-20 Sextant Avionique Micro-capteur capacitif a faible capacite parasite et procede de fabrication.
FR2687778B1 (fr) * 1992-02-20 1994-05-20 Sextant Avionique Micro-capteur capacitif a capacite parasite reduite et procede de fabrication.
FR2690275B1 (fr) * 1992-04-21 1994-06-10 Asulab Sa Moyens de positionnement d'un dispositif microelectronique et ensemble de montage d'un tel dispositif.
US5332469A (en) * 1992-11-12 1994-07-26 Ford Motor Company Capacitive surface micromachined differential pressure sensor
US5262346A (en) * 1992-12-16 1993-11-16 International Business Machines Corporation Nitride polish stop for forming SOI wafers
EP0619494B1 (de) * 1993-04-05 1997-05-21 Siemens Aktiengesellschaft Tunneleffekt-Beschleunigungssensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081418A (ja) * 1997-07-18 2007-03-29 Kavlico Corp 融着及び電気的フィードスルー構造

Also Published As

Publication number Publication date
US5476819A (en) 1995-12-19
EP0763255A1 (en) 1997-03-19
AU2649595A (en) 1995-12-21
EP0763255A4 (en) 1999-03-17
CA2190614A1 (en) 1995-12-07
WO1995033282A1 (en) 1995-12-07

Similar Documents

Publication Publication Date Title
JPH09507965A (ja) 絶縁微細構造上のアンダーカット・シリコンのための基板アンカー
US5840199A (en) Method for purging a multi-layer sacrificial etched silicon substrate
US5503285A (en) Method for forming an electrostatically force balanced silicon accelerometer
US5616514A (en) Method of fabricating a micromechanical sensor
US5326726A (en) Method for fabricating monolithic chip containing integrated circuitry and suspended microstructure
CA2319570C (en) Semiconductor pressure sensor and method of manufacturing the same
US6009753A (en) Monolithic micromechanical apparatus with suspended microstructure
US5620931A (en) Methods for fabricating monolithic device containing circuitry and suspended microstructure
EP0591554B1 (en) Acceleration sensor and its manufacture
EP0302654A2 (en) Method of sealing an electrical feedthrough in a semiconductor device
EP0310225B1 (en) Method for the series production of capacitive pressure sensors
US6569702B2 (en) Triple layer isolation for silicon microstructure and structures formed using the same
KR20010073290A (ko) 단결정 실리콘의 마이크로머시닝 기법에서의 깊은 트렌치절연막을 이용한 절연 방법
EP0996157B1 (en) Process for manufacturing integrated devices comprising microstructures and associated suspended electrical interconnections
US6187607B1 (en) Manufacturing method for micromechanical component
EP0994330B1 (en) Method for manufacturing an angular rate sensor
KR19980070286A (ko) 실리콘 미세가공 장치 및 그의 제조방법
US6790699B2 (en) Method for manufacturing a semiconductor device
JPH10505467A (ja) 多層犠牲エッチング・シリコン基板のパージ処理方法
CN112875642B (zh) Mems器件及其制造方法
JPH04329676A (ja) 半導体加速度センサの製造方法
CN112875641A (zh) Mems器件和电路器件的集成结构及其制造方法