CN1246911C - 薄膜结构体的制造方法 - Google Patents

薄膜结构体的制造方法 Download PDF

Info

Publication number
CN1246911C
CN1246911C CNB01813971XA CN01813971A CN1246911C CN 1246911 C CN1246911 C CN 1246911C CN B01813971X A CNB01813971X A CN B01813971XA CN 01813971 A CN01813971 A CN 01813971A CN 1246911 C CN1246911 C CN 1246911C
Authority
CN
China
Prior art keywords
film
thin
mixing
thin film
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01813971XA
Other languages
English (en)
Other versions
CN1446379A (zh
Inventor
石桥清志
堀川牧夫
奥村美香
青砥正明
吉田大作
高仓博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1446379A publication Critical patent/CN1446379A/zh
Application granted granted Critical
Publication of CN1246911C publication Critical patent/CN1246911C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161—Controlling physical properties of the material
    • B81C2201/0163—Controlling internal stress of deposited layers
    • B81C2201/0164—Controlling internal stress of deposited layers by doping the layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161—Controlling physical properties of the material
    • B81C2201/0163—Controlling internal stress of deposited layers
    • B81C2201/0169—Controlling internal stress of deposited layers by post-annealing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明的目的在提供一种薄膜结构体及其制造方法，是关于使用半导体加工技术而形成的薄膜结构体及其制造方法，特别是构成半导体加速传感器的薄膜结构体及其制造方法，不仅可简便地进行薄膜体的应力控制，同时可很容易将薄膜体的膜厚予以加厚。为了达成上述目的，半导体加速传感器的质量体(3)、梁(7)及构成固定电极(5)的薄膜体(8)，是由多个的经掺杂的多晶硅薄膜(33，35)所构成，而该经掺杂的多晶硅薄膜(33，35)，则是薄由进行多次一边掺杂做为杂质的磷一边使多晶硅成膜的程序而层叠而成。

Description

薄膜结构体的制造方法
技术领域
本发明是关于使用半导体加工技术而形成的薄膜结构体及其制造方法，以及加速传感器及其制造方法。
背景技术
在先前的薄膜结构体中，在基板上与基板隔开配置的导电性薄膜体是依照如下方式形成的。即于形成于基板上的牺牲膜上，在不掺杂杂质的情况下，藉由一次的成膜工程形成薄膜体形成用的多晶硅膜。接著，在该多晶硅膜上，利用离子注入法等，自其表面导入所需的导电型杂质，藉此可将多晶硅膜导体化。接下来，将该多晶硅膜连同基板导入扩散炉内，并在完成对多晶硅膜的高温退火处理后，除去牺牲膜而形成薄膜体。
在该种先前的薄膜结构体中，用以形成薄膜体的多晶硅膜是在不掺杂杂质的情况下藉由一次的成膜工程形成。然后，由于是由表面将用以导体化的杂质导入该多晶硅膜，杂质的密度在厚度方向上容易产生不均匀的现象，该种情形，在多晶硅膜的膜厚度愈厚时愈为明显。如此，因杂质密度不均匀，所形成的薄膜体上，将产生对厚度方向的残留应力及应力梯度等，因此将产生薄膜体的变形等。因此，在先前的薄膜结构体，为缓和残留应力及应力梯度，乃实行复杂的退火处理过程。
该种先前的薄膜结构体，除了具有为缓和残留应力及应力梯度而必须进行复杂的退火处理过程的问题之外，还有不易将薄膜体的膜厚加厚的问题。
发明内容
本发明的目的在提供一种薄膜结构体及其制造方法，以及加速传感器及其制造方法，可解决上述问题，轻易进行薄膜体的应力控制，同时亦可轻易将薄膜体予以加厚。
与本发明相关的薄膜结构体的制造方法的第1方面，是在具备基板1，及形成于在前述基板上形成的牺牲膜45上，藉由除去前述牺牲膜而与前述基板隔著预定间隔而配置的导电性薄膜体8的薄膜结构体的制造方法中，以一边掺杂预定的杂质一边使半导体成膜的方式形成前述薄膜体。
根据该方面，即容易控制所形成的薄膜体中厚度方向的杂质密度，并可轻易缓和薄膜体的残留应力及应力梯度。
此外，在缓和薄膜体的残留应力及应力梯度之外，又可轻易加厚薄膜体的膜厚。
与本发明相关的薄膜结构体的制造方法的第2方面，是在前述半导体成膜时，控制前述杂质对前述半导体的材料气体的流量比。
与本发明相关的薄膜结构体的制造方法的第3方面，是以进行多次一边掺杂前述杂质一边使前述半导体成膜的程序而层叠成的多个层33、35、51、53、55、57、61、63、65、67构成前述薄膜体。
根据该方面，构成薄膜体的各层的成膜条件，例如杂质密度、膜厚以及成膜温度等，可视需要做个别调整，除了可轻易缓和薄膜体的残留应力及应力梯度外，还可轻易获得所期望的膜厚的薄膜体。
此外，在使用于薄膜体的成膜的成膜装置方面，可在各层的成膜工程期间，配合需要而将前述成膜装置运用在其他成膜用途，其结果，较之于一次将薄膜体予以成膜的情形，可降低前述成膜装置的占有度，并提高使用装置的弹性。
与本发明相关的薄膜结构体的制造方法的第4方面，是在经控制的预定环境中，对前述薄膜体进行灯光源退火(lamp anneal)处理。
根据该方面，可在短时间内进行对薄膜体的退火处理，同时因温度不固定的期间较短，故可在高度控制下进行薄膜体全体的应力控制等。
与本发明相关的薄膜结构体的制造方法的第5方面，是在每次形成前述各层时，皆使之于经控制的预定环境中，进行灯光源退火处理。
根据该方面，可在短时间内进行对构成薄膜体的各层的退火处理，同时因温度不固定的期间较短，故可在高度控制下进行薄膜体整体的应力控制等。
此外，由于可个别调节对构成薄膜体的各层进行退火处理时的处理温度、处理时间等条件，故可以更高的控制性来进行薄膜体整体的应力控制等。
与本发明相关的薄膜造体的制造方法的第6方面，是变化前述杂质的密度以进行前述各膜的成膜而形成前述薄膜体，并藉由对该薄膜体进行部分蚀刻而使前述薄膜体形成图案，而让前述薄膜体的侧端面71的剖面形状，沿著前述薄膜体的厚度方向形成凹凸形状。
根据该方面，可使薄膜体不易附著在与其侧端面相对的其他物体上。
此外，可很容易地形成薄膜体的侧端面的剖面形状的凹凸形状。
与本发明相关的加速传感器的制造方法的第1方面，是制造具有备有：传感器基板1：形成于前述传感器基板上的固定电极5；可动电极3；形成于前述传感器基板上，具有使前述可动电极具有回复力并可移动地悬架于前述传感器基板上的机能的梁7，而根据前述固定电极和前述可动电极之间的电容量变化检出加速度的加速传感器的方法，其中前述固定电极、前述可动电极及前述梁是藉由权利要求1至4的任一项的薄膜结构体的制造方法形成。
根据该方面，对于设在加速传感器的固定电极、可动电极及梁，可缓和其厚度方向的残留应力及应力梯度，并可形成无预期外的变形的固定电极、可动电极及梁。
与本发明相关的薄膜结构体的第1方面，是一种具备有基板1，及与前述基板著预定间隔而配置的导电性汪膜体8的薄膜结构体，其中前述薄膜体的侧端面71的剖面形状，是沿著前述薄膜体的厚度方向形成凹凸形状。
根据该方面，可使薄膜体不易附著在与其侧端面相对的其他物体上。
与本发明相关的薄膜构造的第2方面中，前述薄膜体8是由掺杂有杂质的至少1层的半导体所形成。
与本发明相关的薄膜结构体的第3方面中，前述薄膜体是由前述杂质的密度不同的多个层的前述半导体层叠而构成。
根据该方面，因杂质密度不同的半导体的蚀刻量不同，因此在形成图案时，可让侧端面的剖面形状沿著薄膜体的厚度方向形成凹凸形状。
与本发明相关的加速传感器的第1方面，是具备有：传感器基板1；形成于前述传感器基板上的固定电极5；可动电极3；及形成于前述传感器基板上，具有可使前述可动电极具有回复力并可移动地悬架于前述传感器基板上的机能的梁7，并根据前述固定电极和前述可移动电极之间的电容量变化而检出加速度的加速传感器，其中前述固定电极、前述可动电极及前述梁是由权利要求9或10的薄膜结构体所构成。
根据该方面，由薄膜体所构成的固定电极、可动电极以及梁的各部分，将不易附著在与该各部分的侧端面相对的其他物体上。
本发明的目的、特点、方面及优点，可藉由以下详尽的说明与所附图面而更加了解。
附图说明
图1是显示使用与本发明的一实施例相关的薄膜结构体的半导体加速传感器的重要部位的构成的平面图。
图2是显示图1的A-A剖面的剖面图。
图3是将图2的一部分扩大显示的剖面图。
图4至图7是显示图1的半导体加速传感器的制造程序图。
图8是显示图1的半导体加速传感器的改型实施例的重要部位的构成的剖面图。
图9是显示图1的半导体加速传感器的其他改型实施例的重要部位的构成的剖面图。
1   基板                        3   可动电极(质量体)
5   固定电极                    7   梁
8   薄膜体                      9   木体部
11  可动电极部                  22  支持部
23  结合部                      25  弹簧部
27  固定电极部                  29  支持部
31  经渗杂的多晶硅膜            41  氧化膜
43  氮化膜                      45  牺牲膜
46  锚栓孔部                    47  配线图案
48  TEOS氧化膜                  49  遮罩
33、35、51、53、55、57、61、63、    经渗杂的多晶硅薄膜
65、67
71  侧端面
具体实施方式
1.实施例
如图1及图2所示，使用与本发明的一实施例相关的薄膜结构体的半导体加速传感器，具备有：基板(传感器基板)1；做为可动电极的质量体3；多数的固定电极5及多数的梁7，是由与基板1隔著预定间隔而配置的导电性薄膜体8所构成。
质量体3，具备有：略四角板状的本体部9，及与该本体部9一体形成的多数的可动电极部11。本体部9，是沿著应检出的加速的方向B而形成。可动电极部11，是从与方向B直交的宽度方向C的本体部9的两端，亦即从图1的左右两侧的边缘突出而形成。该种可动电极部11，于方向B中相互隔著间隔，而沿著宽度方向C形成。该可动电极部11与固定电极5构成电容器，并根据因可动电极部11的移动而发生的电容器的电容量变化而检出加速度。
梁7是与质量体3一体形成，并具有可使质量体3具有复元力并可移动地悬架在基板1上的机能。于本实施例，梁7具备有自基板1上突出而形成的支持部22；与支持部22连续的结合部23；及设置在该结合部23及本体部9的方向B的边缘之间的弹簧部25。该弹簧部25，可藉由弹性弯曲变形，使结合部23与本体部9之间的沿方向B的距离扩大或缩小。于本实施例中，弹簧部25，自结合部23沿著宽度方向C向两侧分岐伸展，直到伸展到预定长度，则弯曲成发夹形弯曲状，自两侧延伸到本体部9，并与本体部9的方向B的边缘相结合。
各固定电极5，具有略悬臂梁状的形状，并在质量体3的宽度方向C的两侧固定的形成于基板1上。又固定电极5，在方向B相互隔著预定间隔，并沿著宽度方向C设置。该种固定电极5具有与基板1隔著预定间隔而配置的固定电极部27，以及以突出于基板1的方式形成的支持固定电极部27的支持部29。如此各自与宽度方向C呈平行配置的各固定电极5的固定电极部27及可动电极部11，在方向B上是以隔著间隔交互排列的方式配置。
对该半导体加速传感器施以方向B的加速时，梁7的弹簧部25会因质量体3的惯性力而产生弹性弯曲变形，而使质量体3相对于在板1及固定电极5在方向B移动。藉此，固定电极5与质量体3的可动电极部11之间的间隔即产生变化，而由固定电极5和可动电极部11所构成的电容器的电容量也随之变化。根据该电容器的电容量变化可检出加速度。
又，构成质量体3、梁7、及固定电极5的薄膜体8，是由一边掺杂预定的杂质一边使作为半导体多晶硅成膜而形成的掺杂多晶硅膜所形成。多晶硅的成膜中，是使用例如磷以做为掺杂的杂质。经掺杂的多晶硅膜31，是藉由进行多次一边掺杂杂质一边使多晶硅成膜的工程而层叠而成的多个层经掺杂的多晶硅薄膜而构成。在本实施例中，如图3所示，经掺杂的晶硅膜31是由两个经掺杂的多晶硅薄膜33，35构成。各经掺杂的多硅薄膜33，35的杂质密度及膜厚被设定为等值。例如将各经掺杂的多晶硅薄膜33，35薄膜的膜厚设定为2000nm。
此外，于本实施例中，经掺杂的多晶硅膜31，虽藉由多个的成膜程序所个别形成的多个经掺杂的多晶硅薄膜33，35构成，但经掺杂的多晶硅膜31亦可藉由单一成膜程序1次形成。
接著，针对该种半导体加速传感器，特别是构成质量体3，梁7及固定极5的薄膜体8的制造程序进行说明。
首先，在准备好的基板1上，依序形成如SiO2的氧化膜41，氮化膜43及牺牲氧化膜45。氧化膜41的表面内选择性地形成由多晶硅所形成的配线图案47。其次，在基板1上，在用以形成一边使薄膜体8浮起一边予以支持的支持部，例如梁7及固定电极5的支持部22，29的部分，是部分性地去除氮化膜43及牺牲氮化膜45。藉此，如图4所示，形成锚栓孔(anchor hole)部46，而配线图案47即透过锚栓孔部46而露出。
接著，如图5所示，在牺牲氧化膜上形成经掺杂的多晶硅膜31。有关该经掺杂的多晶硅膜31的形成，是先在牺牲氧化膜45上，一边掺杂例如磷的杂质一边使多晶硅成膜以形成经掺杂的多晶硅薄膜33。接著，在经控制的环境中对该经掺杂的多晶硅薄膜33进行灯光源退火处理。接下来，在经掺杂的多晶硅薄膜33上，一边掺杂例如磷的杂质一边使多晶硅成膜以形成经掺杂的多晶硅薄膜35。然后，在经控制的环境下对该经掺杂的多晶硅薄膜35进行灯光源退火处理。
在此，各经掺杂的多晶硅薄膜33，35的成膜，是在作为多晶硅的材料气体的硅烷与作为杂质的磷的混合环境中进行。最好是以0.5×10-3至5×10-3莫耳的磷对1莫耳的硅烷的比率混合。例如磷对硅烷的流量莫耳比，是被设定为1.0×10-3。此时各经掺杂的多晶硅薄膜33，35的杂质密度将变为等值。
接下来，如图6所示，于经掺杂的多晶硅膜31上形成TEOS(tetraethylorthosilicate)氧化膜48。然后，于TEOS氧化膜48上形成经图案化的遮罩49，藉由使用该遮罩49的蚀刻处理将TEOS氧化膜48做部分性去除而将TEOS氧化膜48予以图案化，即可获得如图7所示的构造。然后，除去遮罩49。接著，藉由将已图案化的TEOS氧化膜48做为遮罩使用的蚀刻处理，部分去除经掺杂的多晶硅膜31而使的形成图案。
接下来，如图2所示，除去牺牲氧化膜41。藉此，可藉由形成图案而残留的经掺杂的多晶硅膜31构成质量体3、梁7及固定电极5。
此外，利用嵌入形成于牺牲氧化膜45及氮化膜43的锚栓孔部46内而与基片1固定连接的经掺杂的多晶硅成膜31的部分形成薄膜体8的支持部，例如支持部22，29。
如上所述，根据本实施例，因经掺杂的多晶硅膜31的成膜是藉由掺杂杂质进行，故构成质量体3、梁7及固定电极5的薄膜体8中厚度方向的杂质密度较容易控制。藉此，可轻易缓和质量3、梁7及固定电极5的残留应力及应力梯度，并形成无预期处的变形的质量体3及梁7。
此外，不仅可缓和残留著应力及应力梯度，并可轻易地将质量体3、梁7及固定电极5的膜厚加厚。
此外，由于是藉由灯光源退火对各经掺杂的多晶硅薄膜33，35进行退火处理，温度不固定的期间短，故可在短时间内对经掺杂的多晶硅薄膜进行退火处理，同时可以高控制性进行经掺杂的多晶硅薄膜31整体的应力控制。
此外，在每次各经掺杂的多晶硅薄膜33，35成膜时，是个别对经掺杂的多晶硅薄膜33，35进行灯光源退火处理，因此可个别进行各经掺杂的多晶硅薄膜33，35的退火处理时的温度控制，藉此，可以高控制性进行经掺杂的多晶硅膜31整体的应力控制。
此外，在本实施例中，虽举例说明均等设定各经掺杂的多晶硅薄膜33，35的杂质密度及膜厚的情形，但各经掺杂的多晶硅薄膜33，35的成膜条件，如杂质密度、膜厚及成膜温度等，亦可依照需要个别调整，以更容易缓和质量体3、梁7及固定电极5的残留应力及应力梯度等，同时也较容易获得所希望膜厚的质量体3、梁7及固定电极5。
此外，关于用以进行构成薄膜体8的经掺杂的多晶硅膜31的成膜的成膜装置方面，可在各经掺杂的多晶硅薄膜33，35的成膜程序当中，视需要而将成膜装置使用在其他成膜用途上，其结果，与将经掺杂的多晶硅膜31一次成膜的情形相较，不仅可降低成膜装置的占有度，同时又可提高装置使用的弹性。
2.改型实施例
针对前述半导体加速传感器的几个改型实施例进行说明。以下所记述的改型实施例与前述实行形态1所揭示的半导体加速传感器的实质相异处，仅在于构成质量体3、梁7及固定电极5的薄膜体8的构成及制法上。故在此仅就薄膜体8的构成及制法进行说明。
在图8所示的改型实施例中，薄膜体8，亦即经掺杂的多晶硅膜31，是藉由掺杂做为杂质的例如磷而使多晶硅成膜的4个经掺杂的多晶硅薄膜51，53，55，57所构成。各经掺杂的多晶硅薄膜51，53，55，57分别砂由独立的成膜程序形成。各以掺杂的多晶硅薄膜51，53，55，57的膜厚，可以设定为等值，如1000nm。经掺杂的多晶硅薄膜51，53，55，57的成膜时的硅烷对磷的流量莫耳比，被设定为1.0×10-3。此时各经掺杂的多晶硅薄膜51，53，55，57的杂质密度将变为等值。
在图9所示的改型实施例中，经掺杂的多晶硅膜31，是藉由掺杂做为杂质的例如磷而使多晶硅成膜的4个经掺杂的多晶硅薄膜61，63，65，67所构成。各经掺杂的多晶硅薄膜61，63，65，67可分别藉由独立的成膜程序形成。经掺的多晶硅薄膜61，63，65，67的磷杂质密度，亦可依照各膜61，63，65，67而有所不同。例如各经掺杂的多晶硅薄膜61，63，65，67的杂质密度，可自下层侧，按照小，大，小，大......或大，小，大，小......的方式交互变化而成。
此时，在本改型实施例中，将经掺杂的多晶硅膜31予以部分蚀刻以形成图案时，由于各经掺杂的多晶硅薄膜61，63，65，67的膜的杂质密度不同，将使各膜61，63，65，67的侧端面的蚀刻量产生回异。因此，由经蚀刻所残留的经掺杂的多晶硅膜31的部分所形成的质量3、梁7及固定电极5的侧端面71的厚度方向的剖面形状，将形成如图9所示的凹凸形状。
藉此，在本改型实施例中，藉由侧端面71的凹凸形状，可使质量体3、梁7及固定电极5的各部分，不易与其各部分的侧端面71所相对的其他物体附著。
又依照该种制法，较容易形成质量体3、梁7及固定电极5的剖面形状。
此外，在图9所示的改型实施例中，各经掺杂的多晶硅薄膜61，63，65，67的膜厚，可以设定为例如1000nm的等值，当然亦可设定为不等值。
此外，亦可在单一成膜程序中，进行使杂质的相对于硅烷的流量莫耳比经时变化的控制。藉此，可在厚度方向中控制经掺杂的多晶硅膜31的杂质密度。
此外，在其他改型实施例方面，经掺杂的多晶硅膜31，亦可藉由掺杂做为杂质的例如磷而使多晶硅成膜的未图示的3个经掺杂的多晶硅薄膜构成。此时，各经掺杂的多晶硅薄膜，可由互为独立的成膜程序个别形成。此外，各经掺杂的多晶硅薄膜的膜厚，由下层侧依序设定为例如700nm，1200nm，700nm。以流量莫耳比表示各经掺杂的多晶硅薄膜于成膜时的硅烷对磷的混入量时，则由下层侧依序设定为例如1.0×10-3、1.2×10-3、1.0×10-3。
此外，构成上述实施例及其改型实施例所示的经掺杂的多晶硅膜31的各经掺杂的多晶硅薄膜33，35，51，53，55，57，61，63，65，67的叠层数、杂质密度及膜厚是可任意调整。例如，以流量莫耳比表示各经掺杂的多晶硅薄膜33、35、51、53、55、57、61、63、65、67于成膜时的硅烷对磷的混入量，最好设定在0.5×10-3、5×10-3的范围内。
此外，亦可采用其他半导体以替代多晶硅，或采用做为杂质使用的磷以外的杂质。
虽已详述了本发明，但上述说明，在所有的方面上，均仅止于例示，故本发明并不限该所述内容。而未被例示的无数改型实施例，均可在不超出本发明的范围的原则下创作发明。

Claims (7)

1.一种薄膜结构体的制造方法，该薄膜结构体包括基板和至少一个导电性薄膜部件，
所述导电性薄膜部件包括多个具有不同杂质密度和分层的半导体层，
所述导电性薄膜部件的侧端面的剖面在该薄膜部件厚度方向上具有凹凸形状，
该制造方法包括：
在基板上形成牺牲膜；
通过多次掺杂杂质，在所述牺牲膜上淀积半导体层；以及
将所述牺牲膜除去，使所述薄膜部件与所述基板之间有预定间隙。
2.如权利要求1所述的方法，其特征在于，所述至少一个导电性薄膜部件包括固定电极和梁，可动电极由可在所述传感器基板上方移动的所述梁用回复力悬挂；
根据所述固定电极和所述可动电极之间的电容变化检测加速。
3.如权利要求1所述的方法，其特征在于，还包括用刻蚀使所述薄膜部件图案化。
4.如权利要求1所述的方法，其特征在于，在进行所述淀积时控制所述杂质与所述多个半导体层的材料气体的流速比。
5.如权利要求1所述的方法，其特征在于，所述凹凸形状与所述多个半导体层相应。
6.如权利要求1-5任一所述的方法，其特征在于，还包括将半导体层灯光源退火。
7.如权利要求1-5任一所述的方法，其特征在于，还包括将多个半导体层灯光源退火，每一次形成一个半导体层。
CNB01813971XA 2001-06-13 2001-06-13 薄膜结构体的制造方法 Expired - Fee Related CN1246911C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/004979 WO2002103808A1 (fr) 2001-06-13 2001-06-13 Structure de films minces et son procede de fabrication et accelerometre et son procede de fabrication

Publications (2)

Publication Number Publication Date
CN1446379A CN1446379A (zh) 2003-10-01
CN1246911C true CN1246911C (zh) 2006-03-22

Family

ID=11737425

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01813971XA Expired - Fee Related CN1246911C (zh) 2001-06-13 2001-06-13 薄膜结构体的制造方法

Country Status (7)

Country Link
US (1) US7371600B2 (zh)
JP (1) JP4476549B2 (zh)
KR (1) KR100555616B1 (zh)
CN (1) CN1246911C (zh)
DE (1) DE10196506B3 (zh)
TW (1) TW523787B (zh)
WO (1) WO2002103808A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071017B2 (en) 2003-08-01 2006-07-04 Yamaha Corporation Micro structure with interlock configuration
US7253071B2 (en) * 2004-06-02 2007-08-07 Taiwan Semiconductor Manufacturing Company Methods for enhancing the formation of nickel mono-silicide by reducing the formation of nickel di-silicide
US7749792B2 (en) * 2004-06-02 2010-07-06 Carnegie Mellon University Self-assembling MEMS devices having thermal actuation
JP4929753B2 (ja) * 2006-02-22 2012-05-09 オムロン株式会社 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ
JP5446107B2 (ja) * 2008-03-17 2014-03-19 三菱電機株式会社 素子ウェハおよび素子ウェハの製造方法
JP2010237196A (ja) * 2009-03-12 2010-10-21 Seiko Epson Corp Ｍｅｍｓセンサー、ｍｅｍｓセンサーの製造方法、および電子機器
JP2012252138A (ja) * 2011-06-02 2012-12-20 Japan Display East Co Ltd 表示装置および表示装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54108582A (en) 1978-02-15 1979-08-25 Toshiba Corp Manufacture of silicon type field effect transistor
US5620931A (en) * 1990-08-17 1997-04-15 Analog Devices, Inc. Methods for fabricating monolithic device containing circuitry and suspended microstructure
KR970009976B1 (ko) * 1991-08-26 1997-06-19 아메리칸 텔리폰 앤드 텔레그라프 캄파니 증착된 반도체상에 형성된 개선된 유전체
US6199874B1 (en) * 1993-05-26 2001-03-13 Cornell Research Foundation Inc. Microelectromechanical accelerometer for automotive applications
US5476819A (en) * 1993-07-26 1995-12-19 Litton Systems, Inc. Substrate anchor for undercut silicon on insulator microstructures
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
DE4445177C5 (de) * 1994-11-22 2015-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen
US5550009A (en) * 1995-04-17 1996-08-27 Eastman Kodak Company Stabilized peroxide bleaching solutions and their use for processing of photographic elements
US5922212A (en) * 1995-06-08 1999-07-13 Nippondenso Co., Ltd Semiconductor sensor having suspended thin-film structure and method for fabricating thin-film structure body
US5550090A (en) 1995-09-05 1996-08-27 Motorola Inc. Method for fabricating a monolithic semiconductor device with integrated surface micromachined structures
US5814834A (en) * 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
JP3893636B2 (ja) * 1996-03-27 2007-03-14 日産自動車株式会社 微小機械の製造方法
US5834071A (en) * 1997-02-11 1998-11-10 Industrial Technology Research Institute Method for forming a thin film transistor
JP4000615B2 (ja) 1997-03-21 2007-10-31 日産自動車株式会社 微小機械の製造方法
US6167757B1 (en) * 1997-09-08 2001-01-02 The Regents Of The University Of Michigan Single-side microelectromechanical capacitive accelerometer and method of making same
JP4003326B2 (ja) * 1998-02-12 2007-11-07 株式会社デンソー 半導体力学量センサおよびその製造方法
JP4193232B2 (ja) * 1998-07-22 2008-12-10 株式会社デンソー 力学量センサ
JP2000133818A (ja) * 1998-10-29 2000-05-12 Hitachi Ltd 圧力センサ及びその製造方法
US6228275B1 (en) * 1998-12-10 2001-05-08 Motorola, Inc. Method of manufacturing a sensor
EP1173893A4 (en) * 1999-01-15 2007-08-01 Univ California POLYCRYSTALLINE SILICON GERMANIUM FILMS FOR THE MANUFACTURE OF MICROELECTROCHEMICAL SYSTEMS

Also Published As

Publication number Publication date
KR20030027951A (ko) 2003-04-07
US20030180981A1 (en) 2003-09-25
TW523787B (en) 2003-03-11
CN1446379A (zh) 2003-10-01
JPWO2002103808A1 (ja) 2004-10-07
US7371600B2 (en) 2008-05-13
DE10196506B3 (de) 2014-09-04
JP4476549B2 (ja) 2010-06-09
DE10196506T1 (de) 2003-07-31
WO2002103808A1 (fr) 2002-12-27
KR100555616B1 (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
CN1246911C (zh) 薄膜结构体的制造方法
CN102015524B (zh) 聚合物材料，在衬底上形成纳米结构聚合物材料的方法和使用该聚合物材料蚀刻衬底的方法
CN1314104C (zh) 由共用衬底集中制作器件芯片的方法
CN1975998A (zh) 用于真空处理装置的静电吸盘、具有该静电吸盘的真空处理装置、及其制造方法
CN205151756U (zh) 一种基于氮化镓的静电梳状驱动式微镜
CN1883031A (zh) 制造片形结构的方法、特别是由硅制造片形结构的方法、所述方法的应用、和由此制备的片形结构、特别是由硅制造的片形结构
CN1789007A (zh) 印版及其制造方法
US10392701B2 (en) Superhydrophobic coating material and method for manufacturing the same
EP1837924B1 (en) Semiconductor light emitting device using a post structure
CN1055789C (zh) 绝缘基体上的硅及其生产方法
TW200919648A (en) Manufacturing method for SSOI substrate
CN1619351A (zh) 微光学装置及其制造方法
CN1698193A (zh) 一种形成分层半导体工艺结构的方法与相应的分层半导体工艺结构
KR20170083080A (ko) 예컨대 탄소 나노튜브와 함께 사용하기 위한 석영 기판
CN1893142A (zh) 微细结构、微机械、有机晶体管、电器及其制造方法
CN103466539A (zh) 一种超疏液表面的制备方法及超疏液表面
US6358861B1 (en) Manufacturing method of silicon device
KR101620786B1 (ko) 초소수성 표면 형성 방법
CN1258226C (zh) 半导体装置的制造方法及半导体装置
CN114620675B (zh) 一种多维度图案化硅基纳米草制备方法及其应用
CN110182751B (zh) 一种精简工艺的微镜芯片及制造方法
CN103000493B (zh) 制造半导体器件的方法
CN1178088C (zh) 一种具有阶梯结构底电极的静电扭转微镜
CN1230912C (zh) 薄膜结构体的制造方法
KR101424329B1 (ko) 실리카 나노 구조체, 그 제조방법 및 이를 이용한 식각 마스크

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060322

Termination date: 20180613

CF01 Termination of patent right due to non-payment of annual fee