KR101620786B1 - 초소수성 표면 형성 방법 - Google Patents

초소수성 표면 형성 방법 Download PDF

Info

Publication number
KR101620786B1
KR101620786B1 KR1020150080868A KR20150080868A KR101620786B1 KR 101620786 B1 KR101620786 B1 KR 101620786B1 KR 1020150080868 A KR1020150080868 A KR 1020150080868A KR 20150080868 A KR20150080868 A KR 20150080868A KR 101620786 B1 KR101620786 B1 KR 101620786B1
Authority
KR
South Korea
Prior art keywords
substrate
rod
mask
forming
fluorocarbon
Prior art date
Application number
KR1020150080868A
Other languages
English (en)
Inventor
조성운
김준현
박정근
김창구
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020150080868A priority Critical patent/KR101620786B1/ko
Application granted granted Critical
Publication of KR101620786B1 publication Critical patent/KR101620786B1/ko
Priority to US15/580,370 priority patent/US20180166289A1/en
Priority to PCT/KR2016/006004 priority patent/WO2016200119A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/08—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain an anti-friction or anti-adhesive surface
    • B05D5/083—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain an anti-friction or anti-adhesive surface involving the use of fluoropolymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B33/00—Layered products characterised by particular properties or particular surface features, e.g. particular surface coatings; Layered products designed for particular purposes not covered by another single class
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/73—Hydrophobic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/006—Microdevices formed as a single homogeneous piece, i.e. wherein the mechanical function is obtained by the use of the device, e.g. cutters
    • B81B1/008—Microtips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/05—Microfluidics
    • B81B2201/055—Microneedles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0361—Tips, pillars
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/056—Arrays of static structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00111—Tips, pillars, i.e. raised structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00206—Processes for functionalising a surface, e.g. provide the surface with specific mechanical, chemical or biological properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00214—Processes for the simultaneaous manufacturing of a network or an array of similar microstructural devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 초소수성 표면 제조방법 및 초소수성 표면체에 관한 것으로서, 플라즈마 식각과 증착만으로 초소수성 표면을 구현할 수 있는 방법에 관한 것이다. 본 발명의 초소수성 표면은 부착일(work of adhesion)이 3 mJ/m2 이하로 매우 작아 자가세정(self-cleaning) 표면, 흐림방지(anti-fogging) 표면, 자동차 유리 표면, 약물전달 소자 등 다양한 분야에 응용될 수 있다.

Description

초소수성 표면 형성 방법{SUPER HYDROPHOBIC SURFACE FABRICATION METHOD}
본 발명은 플라즈마 식각 및 증착을 이용한 초소수성 표면을 형성하는 방법에 관한 것이다.
초소수성(super-hydrophobicity)은 기판표면이 유체에 젖지 않는 물리적 특성을 의미한다. 초소수성 표면을 구현하는 방법은 크게 기판의 표면 형상을 변화시키는 방법과 기판표면에 소수성 화학물질을 코팅하는 방법으로 나눌 수 있다.
미세한 패턴이 형성되어 있는 표면에서 액체의 접촉각이 변화할 수 있다는 Wenzel [R. N. Wenzel, Ind. Eng. Chem. 28, 988 (1936)]과 Cassie [A. B. D. Cassie and S. Baxter, S. Tran, Faraday Soc. 40, 546 (1944)] 이론이 발표된 이후로 기판표면의 거칠기를 제어하여 소수성 표면을 구현하고자 하는 기술이 많이 보고되고 있다.
현재 초소수성 표면을 구현하기 위하여 나노미터 크기의 초미세패턴을 이중복합구조로 형성하는 방법(특허번호 10-0845744), 마이크로미터 크기의 패턴을 형성한 후 그 위에 다시 나노구조물을 재형성하는 방법(공개특허 10-2010-0008579), 나노구조체 형성 후 소수성 박막을 코팅하는 방법(공개특허 10-2013-0057238) 등 여러 방법이 제안되었다. 그러나 이 방법들은 기본적으로 나노구조물을 이용하기 때문에 제작방법이 복잡하고 공정 난이도가 높다.
한편, 종래의 플라즈마 식각의 경우 식각의 깊이에 따른 비등방성을 제공하지 못했고, 식각 패턴의 균일성을 담보하지 못했으며, 식각 깊이를 비등방성으로 제어할 수 없어 초소수성 표면을 제공하는데 한계를 보였다.
본 발명은 상기한 문제점을 해결하고자 공정이 간단하고 비용이 저렴한 초소수성 표면을 제공함을 목적으로 한다.
일 측면으로서, 본 발명은 a) 마이크로 스케일의 홀이 일정 간격으로 2차원을 이루는 패턴을 가지는 마스크가 증착된 기판을 준비하는 단계; b) 상기 마스크의 홀의 안쪽 표면에 플루오로카본 층을 형성하도록 상기 마스크가 형성된 기판을 플루오로카본(fluorocarbon) 함유 가스의 플라즈마로 처리하는 단계; c) b) 단계 이후의 상기 기판을 상기 플루오로카본 층 및 상기 기판을 식각 할 수 있는 가스의 플라즈마로 처리하여 상기 기판에 상기 마스크에 대응하는 로드를 형성하는 단계; d) 상기 플루오로카본 층 형성 단계(b) 및 상기 로드의 형성 단계(c)를 반복하여 로드의 높이를 늘리는 단계; 및 e) 상기 d) 단계 이후 형성된 수직배향된 다수의 로드 층에 플루오로카본 함유 가스의 플라즈마로 처리하여 형성된 로드 면에 플루오로카본 층을 형성함을 포함하는, 초소수성 표면 형성 방법을 제공한다.
상기 마이크로미터 스케일이란, 999 ㎛ 이하의 크기를 의미하는 것으로서 나노미터 스케일을 포함한다. 상기 마스크의 직경은 로드의 직경을 위해 임의로 선택될 수 있고, 본 발명의 방법은 상기 마스크 직경에 거의 대응되는 로드의 직경을 제공할 수 있다. 따라서 마스크의 직경에 따라 로드 직경을 조절할 수 있다.
상기 d) 단계 및 e) 단계 사이에 플라즈마 에싱(plasma ashing) 단계 및 마스크 제거 단계를 포함한다.
상기 d) 단계를 5회 내지 500회 반복함을 특징으로 한다.
상기 플루오로카본 함유 가스는, C4F8, C4F6, C2F6, CF4, 및 CH2F2로 구성된 군으로부터 선택되는 하나 이상의 가스임을 특징으로 한다.
다른 측면으로서, 본 발명은 기판; 및 상기 기판 상에, 상기 방법에 의해 형성된, 일정 간격으로 2차원을 이루는 패턴을 이루는, 수직배향된 다수의 로드층 구조체로서, 상기 로드의 직경이 4㎛ 이하인, 초소수성 표면을 가지는 적층물을 제공한다. 본 발명의 방법에 의해서 형성되는 다수의 비등방성 로드를 가지는 표면의 경우, 로드의 직경이 4㎛ 이하이면 높이에 관계없이 접촉각 약 160°이상 또는 부착일은 3mJ/m2 이하의 초소수성 표면을 구현할 수 있다.
또 다른 측면으로서, 본 발명은 기판; 및 상기 기판 상에, 상기 방법에 의해 형성된, 일정 간격으로 2차원을 이루는 패턴을 이루는, 수직배향된 다수의 로드층 구조체로서, 상기 로드의 직경이 10㎛ 이하이고, 상기 로드의 높이가 7㎛ 이상인, 초소수성 표면을 가지는 적층물을 제공한다. 본 발명의 방법에 의해서 형성되는 다수의 비등방성 로드를 가지는 표면의 경우, 로드의 직경이 10㎛ 이하, 또는 7 내지 10㎛ 이면, 상기 로드의 높이가 7㎛ 이상일 때, 접촉각 약 160°이상 또는 부착일은 3mJ/m2 이하의 초소수성 표면을 구현할 수 있다.
이 방법은 기존의 방식에 비해 공정이 매우 간단하고 대면적 제작이 가능하다. 또한, 본 발명에서 제작한 초소수성 표면은 부착일(work of adhesion)이 3 mJ/m2 이하로 매우 작아 자가세정(self-cleaning) 표면, 흐림방지(anti-fogging) 표면, 자동차 유리 표면, 약물전달 소자 등 다양한 분야에 응용될 수 있다.
또한 마이크로 미터 크기의 구조체에서도 나노 구조물 이상의 초소수성 표면을 제공할 수 있다.
도 1은 반복을 48회 수행한 시편의 SEM 사진이다.
도 2는 반복 횟수에 따른 실리콘 기판의 높이를 나타낸다.
도 3 및 4는 실리콘 로드가 형성된 기판표면에 0.5㎕의 물방울을 떨어트린 후 촬영한 물의 접촉각 사진과 접촉각 측정 결과이다.
도 5과 6은 플루오로카본 박막을 증착한 실리콘 로드 기판에 0.5㎕의 물방울을 접촉시킨 후 촬영한 접촉각 사진과 접촉각 측정값이다.
도 7은 불화탄소 박막을 증착한 시편과 증착하지 않은 시편의 부착일(work of adhesion) 변화 그래프이다.
도 8은 0.5㎕의 물방울과 실리콘 로드 기판(직경: 1.7㎛, 높이: 2㎛)과의 부착력을 측정한 사진이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
1. Si 박막에 SiO 2 마스크가 패터닝된 시편을 준비하는 단계
실리콘 표면에 SiO2 마스크가 원기둥 형태로 패터닝된 시편을 사용하였다. SiO2 마스크는 직경이 각각 1.7, 4, 8, 10㎛였고 마스크 사이의 간격은 각각 2, 4, 8, 10㎛였다. 마스크의 높이는 2㎛이었다.
본 발명은 실리콘을 사용하였지만 사용 목적에 따라 절연막, 반도체, 전도성 폴리머 등 다양한 시편을 사용할 수 있으며, 시편에 따라 이 시편을 식각할 수 있는 플라즈마로 식각을 수행하여 본 발명을 달성할 수 있다.
또한, 본 발명은 SiO2를 식각 마스크로 사용하였고, 식각 마스크는 기판물질 대비 식각 선택비가 높은 물질인 경우이면 사용가능하며, SiO2에 한정되는 것이 아니다.
식각 마스크(SiO2)의 직경은 피식각물인 시편에 형성할 로드의 크기에 따라 선택될 수 있고, 수십 나노미터에서 수백 마이크로미터로 다양하게 형성 가능할 것이다.
2. 수직배향된 다수의 로드들을 포함하는 구조체층 형성 단계
상기 단계에서 준비된 시편을 식각 하였다. 아래와 같은 증착과 식각을 반복하여 수직배향된 다수의 로드들을 포함하는 구조체층을 형성하였다.
증착 단계는 상기 마스크가 형성된 시편을 플루오로카본(fluorocarbon) 함유 가스의 플라즈마로 처리하여 상기 마스크의 홀의 안쪽 표면 및 상면에 플루오로카본 층을 형성하는 단계로서, 아래의 표1의 공정 조건으로 수행하였다.
가스 Source power (W) Bias voltage (-V) 유량 (sccm) 압력 (mTorr) 온도 (℃) 시간 (s)
C4F8 800 0 30 30 5 10
식각 단계는 상기 플루오로카본 층이 형성된 상기 시편을 상기 플루오로카본 층 및 상기 시편을 식각 할 수 있는 가스의 플라즈마로 식각하여 상기 기판에 상기 마스크에 대응하는 로드를 형성하는 단계로서, 아래의 표2의 공정 조건으로 수행하였다.
가스 Source power (W) Bias voltage (-V) 유량 (sccm) 압력 (mTorr) 온도 (℃) 시간 (s)
SF6 800 50 30 10 5 40
상기 반복 횟수를 6, 12, 24, 36 및 48회로 하여 높이가 다양한 로드를 형성하였다.
이렇게 형성된 로드를 포함하는 구조체층을 아래와 같은 방법으로 클리닝하였다.
- 온도가 500℃인 퍼니스 (furnace)에서 60 분간 애싱(ashing)
- 20 부피 % HF 수용액에서 2.5 분간 처리 (SiO2 마스크 제거)
- DI 워터 세척: 5 분
도 1은 반복을 48회 수행한 시편의 SEM 사진이다. 도 1에서 보는 바와 같이 마스크 홀의 직경에 따라 다양한 직경의 실리콘 로드가 형성되었음을 알 수 있다.
도 2는 반복 횟수에 따른 실리콘 기판의 높이를 나타낸다. 순환공정의 횟수가 증가함에 따라 높이는 선형적으로 증가함을 확인할 수 있다.
도 3 및 4는 실리콘 로드가 형성된 기판표면에 0.5㎕의 물방울을 떨어트린 후 촬영한 물의 접촉각 사진과 접촉각 측정 결과이다. 높이가 0 ~ 7㎛일 때 물의 접촉각은 로드의 직경이 증가함에 따라 감소하였으며, 높이가 7㎛ 이상에서는 로드의 직경이 10㎛인 경우를 제외하고 접촉각이 약 94°로 형성되었다.
3. 수직배향된 다수의 로드들을 포함하는 구조체층 형성 단계
상기와 같이 준비된 수직배향된 다수의 로드 층에 플루오로카본 함유 가스의 플라즈마로 처리하여, 형성된 로드 면에 플루오로카본 층을 형성하였다. 이의 공정 조건은 아래 표3과 같다.
가스 Source power (W) Bias voltage (-V) 유량 (sccm) 압력 (mTorr) 온도 (℃) 시간 (s)
C4F8 800 (10~2000) 0 30 (1~500) 30 (1~5000) 5 10 (1~100)
C4F8 가스는 불화탄소박막을 증착하기 위한 일 실시예이다. C4F8 이외에 C4F6, C2F6, CF4, CH2F2 등 다양한 플루오로카본 계열의 가스를 사용할 수 있다. 이외에 소수성 특성을 구현할 수 있는 탄화수소 가스를 포함할 수 있다.
도 5와 6은 플루오로카본 박막을 증착한 실리콘 로드 기판에 0.5㎕의 물방울을 접촉시킨 후 촬영한 접촉각 사진과 접촉각 측정값이다. 로드의 직경이 1.7과 4 ㎛인 경우 높이에 관계없이 접촉각이 약 164°로 초소수성 표면이 구현됨을 확인할 수 있다. 로드의 직경이 8과 10㎛인 시편은 식각 깊이가 각각 7과 15㎛ 이상에서 초소수성 특성(접촉각 160°이상)을 보였다.
도 7은 불화탄소 박막을 증착한 시편과 증착하지 않은 시편의 부착일(work of adhesion) 변화 그래프이다. 부착일은 아래 식을 이용하여 계산하였다.
부착일(Work of adhesion)[mJ/m2] = γ LV(1 + cosθ)
γLV : 고체 표면 상의 물의 표면 장력[72.8 mN/m],
θ: 접촉각
부착일은 시편표면에 부착한 물방울을 탈착시키는데 필요한 일의 양을 의미하며, 부착일이 작을수록 표면에서 쉽게 물방울이 떨어진다. 도 7에서 보는 바와 같이 로드의 직경이 1.7과 4㎛ 일 때 높이에 관계없이 부착일은 3 mJ/m2 이하로 매우 작았으며, 로드의 직경이 8과 10㎛일 때도 높이가 7과 15㎛ 이상이 되면 부착일은 3 mJ/m2 이하로 매우 작아진다. 이러한 결과는 실리콘 로드 표면에 플루오로카본 박막을 증착하면 물방울이 쉽게 탈착될 수 있음을 의미한다.
도 8은 0.5㎕의 물방울과 실리콘 로드 기판(직경: 1.7㎛, 높이: 2㎛)과의 부착력을 측정한 사진이다. 도 10에서 화살표는 기판의 움직이는 방향을 의미한다(기판을 서서히 위쪽으로 이동시켜 물방울에 부착한 후 다시 기판을 아랫 방향으로 이동시킴). 직경이 200㎛인 바늘에 맺힌 물방울은 기판에 부착하지 않았다. 이는 기판의 부착일이 매우 작기 때문이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. a) 마이크로미터 스케일의 홀이 일정 간격으로 2차원을 이루는 패턴을 가지는 마스크가 상부에 배치된 기판을 준비하는 단계;
    b) 상기 마스크의 홀의 안쪽 표면에 플루오로카본 층을 형성하도록 상기 마스크가 상부에 배치된 기판에 대하여 플루오로카본(fluorocarbon) 함유 가스의 플라즈마로 처리하여 상기 마스크의 홀의 안쪽 표면과 상기 마스크의 표면에 플루오로 카본 층을 형성하는 단계;
    c) 상기 b) 단계 이후의 상기 기판을 상기 플루오로카본 층 및 상기 기판을 식각 할 수 있는 가스의 플라즈마로 처리하여 상기 기판에 상기 마스크에 대응하는 로드를 형성하는 단계;
    d) 상기 로드가 형성된 기판 상에 상기 마스크가 배치된 상태에서, 상기 플루오로카본 층 형성 단계(b) 및 상기 로드의 형성 단계(c)를 반복하여 로드의 높이를 늘리는 단계;
    e) 상기 d) 단계 이후 형성된 수직배향된 다수의 로드 층이 형성된 기판 상의 상기 마스크를 제거하는 단계; 및
    f) 상기 마스크를 제거한 후 상기 수직배향된 다수의 로드 층이 형성된 기판에 플루오로카본 함유 가스의 플라즈마로 처리하여, 형성된 로드 면에 플루오로카본 층을 형성하는 단계를 포함하는,
    초소수성 표면 형성 방법.
  2. 제1항에 있어서,
    상기 e) 단계에서 플라즈마 에싱(plasma ashing)을 수행하는 것을 특징으로 하는,
    초소수성 표면 형성 방법.
  3. 제1항에 있어서,
    상기 d) 단계를 5회 내지 500회 반복함을 특징으로 하는,
    초소수성 표면 형성 방법.
  4. 제1항에 있어서,
    상기 플루오로카본 함유 가스는, C4F8, C4F6, C2F6, CF4, 및 CH2F2로 구성된 군으로부터 선택되는 하나 이상의 가스임을 특징으로 하는,
    초소수성 표면 형성 방법.
  5. 기판; 및
    상기 기판 상에, 제1항 내지 제 4항 중 어느 한 항의 방법에 의해 형성된, 일정 간격으로 2차원을 이루는 패턴을 이루는, 수직배향된 다수의 로드층 구조체로서,
    상기 로드의 직경이 4㎛ 이하인,
    초소수성 표면을 가지는 적층물.
  6. 제 5항에 있어서,
    상기 초소수성 표면의 접촉각은 160° 이상인,
    초소수성 표면을 가지는 적층물.
  7. 제 5항에 있어서,
    상기 초소수성 표면의 부착일은 3mJ/m2 이하인,
    초소수성 표면을 가지는 적층물.
  8. 기판; 및
    상기 기판 상에, 제1항 내지 제 4항 중 어느 한 항의 방법에 의해 형성된, 일정 간격으로 2차원을 이루는 패턴을 이루는, 수직배향된 다수의 로드층 구조체로서,
    상기 로드의 직경이 10㎛ 이하이고, 상기 로드의 높이가 7㎛ 이상인,
    초소수성 표면을 가지는 적층물.
  9. 제 8항에 있어서,
    상기 초소수성 표면의 접촉각은 160° 이상인,
    초소수성 표면을 가지는 적층물.
  10. 제 8항에 있어서,
    상기 초소수성 표면의 부착일은 3mJ/m2 이하인,
    초소수성 표면을 가지는 적층물.



KR1020150080868A 2015-06-08 2015-06-08 초소수성 표면 형성 방법 KR101620786B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150080868A KR101620786B1 (ko) 2015-06-08 2015-06-08 초소수성 표면 형성 방법
US15/580,370 US20180166289A1 (en) 2015-06-08 2016-06-07 Super hydrophobic surface fabrication method
PCT/KR2016/006004 WO2016200119A1 (ko) 2015-06-08 2016-06-07 초소수성 표면 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150080868A KR101620786B1 (ko) 2015-06-08 2015-06-08 초소수성 표면 형성 방법

Publications (1)

Publication Number Publication Date
KR101620786B1 true KR101620786B1 (ko) 2016-05-12

Family

ID=56025085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150080868A KR101620786B1 (ko) 2015-06-08 2015-06-08 초소수성 표면 형성 방법

Country Status (3)

Country Link
US (1) US20180166289A1 (ko)
KR (1) KR101620786B1 (ko)
WO (1) WO2016200119A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3058258B1 (fr) * 2016-11-03 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication de plots d'assemblage sur un support pour l'auto-assemblage d'un circuit electronique sur le support
JP7240401B2 (ja) * 2017-09-26 2023-03-15 スピベル テクノロジーズ アクティエボラーグ 表面活性高分子の構造化
CN112280083B (zh) * 2020-10-29 2022-09-06 李作林 一种仿生猪笼草二维功能材料的制备方法及用途
KR20220110123A (ko) 2021-01-29 2022-08-05 연세대학교 원주산학협력단 자가세정용 uv 경화 다공성 투명 폴리이미드 코팅막 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100775789B1 (ko) * 2005-07-09 2007-11-13 강방권 소수성 또는 초소수성 처리를 위하여 상압 플라즈마를이용한 표면코팅방법
KR100845744B1 (ko) * 2007-07-12 2008-07-11 한국과학기술연구원 초소수성 표면의 제조방법 및 이에 의하여 제조된 초소수성표면체
JP2010035502A (ja) * 2008-08-06 2010-02-18 Ulvac Japan Ltd 表面修飾基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100131045A (ko) * 2009-06-05 2010-12-15 강성수 태양전지의 방진방오층 제조방법
KR101316734B1 (ko) * 2012-02-06 2013-10-10 한국과학기술연구원 소수성 반사방지 기판 및 그 제조방법, 그를 포함하는 태양전지 모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100775789B1 (ko) * 2005-07-09 2007-11-13 강방권 소수성 또는 초소수성 처리를 위하여 상압 플라즈마를이용한 표면코팅방법
KR100845744B1 (ko) * 2007-07-12 2008-07-11 한국과학기술연구원 초소수성 표면의 제조방법 및 이에 의하여 제조된 초소수성표면체
JP2010035502A (ja) * 2008-08-06 2010-02-18 Ulvac Japan Ltd 表面修飾基板の製造方法

Also Published As

Publication number Publication date
WO2016200119A1 (ko) 2016-12-15
US20180166289A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
KR101620786B1 (ko) 초소수성 표면 형성 방법
DE60202145T2 (de) Verfahren zur Bereitstellung einer hydrophoben Schicht und Konsatormikrophon mit einer solchen Schicht
KR100961282B1 (ko) 친수성 표면과 소수성 표면을 갖는 멤브레인의 제조방법
KR20190013869A (ko) 기판 내에 비아(via)를 형성하는 제품 및 방법
JP2017518645A5 (ko)
KR101325010B1 (ko) 나노 패턴된 폴리머 니들 어레이를 갖는 초소수성 투명 박막 및 그 제조방법
CN101638219B (zh) 纳米图形化中凸起效应的去除方法
JP6441181B2 (ja) インプリント用テンプレートおよびその製造方法、および半導体装置の製造方法
KR101465561B1 (ko) 초소수성 스테인레스강 기재 표면의 가공방법 및 이에 의해 표면이 초소수화된 스테인레스강 기재
KR101251344B1 (ko) 고분자 화합물 필러 구조체를 이용한 3차원 전극 및 그 제조방법
KR101293205B1 (ko) 나노 딤플 패턴의 형성방법 및 나노 구조물
KR101607500B1 (ko) 실리콘 상에 Au 방울의 성장 제어방법 및이를 이용한 Au 증착방법
US20140138345A1 (en) Methods of forming conductive patterns using inkjet printing methods
KR20140031246A (ko) 몰드의 제조 방법
JP2019165095A (ja) テンプレート、テンプレート作製方法、および半導体装置の製造方法
Boulousis et al. Formation and metrology of dual scale nano-morphology on SF6 plasma etched silicon surfaces
Brockway et al. A statistical model for the wettability of surfaces with heterogeneous pore geometries
TWI658766B (zh) 耐蝕性電子基板及用於其的塗敷組成物
KR102595510B1 (ko) 기판의 표면장력을 조절하여 형성된 이중 나노 중공 패턴을 포함하는 이중 나노 중공 패턴 공중합체 박막 적층체 및 그의 제조방법
Pournia et al. Fabrication of ultra-high-aspect-ratio nano-walls and nano-structures on silicon substrates
CN112624032A (zh) 一种具有超双疏性的复合凹角微米结构的制备方法
KR101189056B1 (ko) 마스크 없이 반응성 이온 식각만으로 쉽게 나노 패턴을 형성하는 방법
KR101960383B1 (ko) 구조적 특성을 이용한 발수유성 박막 및 이의 제조방법
US9644257B2 (en) Method of fabricating composite PDMS microstructure
KR101778684B1 (ko) 활성촉매물질이 담지된 반응기

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 4