JPH11135580A - ウェハ一括型プローブカードによる検査に適した半導体ウェハおよび半導体装置の検査方法ならびに半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ウェハ一括型プローブカードによる検査に適
した、基板電位の変動が生じにくい構造の半導体ウェハ
および半導体装置の検査方法を提供する。 【解決手段】 高濃度ｐ型不純物領域４１をウェハ裏面
の全面に形成するとともに、スクライブレーン内をウェ
ハ裏面からウェハ表面まで延ばすことによって、各チッ
プを分離する。ウェハ一括型検査測定に際し、基板電流
の発生によって基板電位が上昇したことを検知すると、
高濃度ｐ型不純物領域４１を介して基板電流をウェハ外
部へ引き抜き、基板電位をもとのレベルに復帰させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ウェハ一括型プロ
ーブカードによる検査に適した半導体ウェハおよびその
検査方法ならびに半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路装置（以後、「半
導体装置」と称する。）を搭載した電子機器の小形化及
び低価格化の進展は目ざましく、これに伴って、半導体
装置に対する小形化及び低価格化の要求が強くなってい
る。

【０００３】通常、半導体装置は、半導体チップとリー
ドフレームとがボンディングワイヤによって電気的に接
続された後、半導体チップ及びリードフレームが樹脂又
はセラミクスにより封止された状態で供給され、プリン
ト基板に実装される。ところが、電子機器の小形化の要
求から、半導体装置を半導体ウエハから切り出したまま
の状態（以後、この状態の半導体装置をベアチップと称
する。）で回路基板に直接実装する方法が開発され、品
質が保証されたベアチップを低価格で供給することが望
まれている。

【０００４】ベアチップに対して品質保証を行なうため
には、半導体装置に対してウェハ状態でバーンイン等の
検査をする必要がある。ところが、半導体ウェハ上に形
成されている複数のベアチップに対して１個又は数個づ
つ何度にも分けて検査を行なうことは多くの時間を要す
るので、時間的にもコスト的にも現実的ではない。そこ
で、全てのベアチップに対してウェハ状態で一括してバ
ーンイン等の検査を行なうことが要求される。

【０００５】ベアチップに対してウェハ状態で一括して
検査を行なうには、半導体ウェハ上に形成された複数の
半導体チップの電極に電源電圧や信号を同時に印加し、
該複数の半導体チップを動作させる必要がある。このた
めには、非常に多く（通常、数千個以上）のプローブ針
を持つプローブカードを用意する必要があるが、このよ
うにするには、従来のニードル形プローブカードではピ
ン数の点からも価格の点からも対応できない。

【０００６】そこで、ウェハ上の多数のパッド電極に対
してプローブ電極を一括的にコンタクトできるプローブ
カードが提案されている（特開平７−２３１０１９号公
報）。この技術によれば、プローブカードに多数のバン
プを形成し、これらのバンプをプローブ電極として用い
る。

【０００７】

【発明が解決しようとする課題】上記プローブカードに
よるウェハ一括型測定検査において、ウェハに含まれる
多数のチップは、隣接するチップと基板を介して電気的
に接触した状態にある。このため、あるチップに対する
測定検査の影響が他のチップに及びやすい。また、バー
ンイン検査時のように、高い電源電圧を印加しながら各
チップ内の半導体装置を動作させると、大きな基板電流
が流れやすくなり、基板の電位が変動する。その影響
は、ウェハ一括型検査の場合、共通の基板を介して他の
チップ内の半導体装置にも及んでしまう。また、基板電
位を制御するための構成を各チップの表面に設けたとし
ても、あるチップ内で生じた基板電流が他のチップに流
れ込むことを防止するのは困難である。このため、ウェ
ハ一括型バーンイン検査では基板電位の変動を防止する
ことが強く求められる。

【０００８】本発明は斯かる問題に鑑みてなされたもの
であり、その目的は、基板電位の変動が生じにくい、ウ
ェハ一括型プローブカードによる検査に適した半導体ウ
ェハおよびその検査方法ならびに半導体装置の製造方法
を提供することにある。

【０００９】

【課題を解決するための手段】本発明の半導体ウェハ
は、各々に集積回路が形成された複数のチップを含む第
１導電形半導体ウェハであって、前記複数チップのそれ
ぞれを分離する第２導電形不純物領域を備え、前記第２
導電形不純物領域は、ウェハ裏面に形成された部分と、
前記複数のチップの間を前記ウェハ裏面からウェハ表面
まで延びる部分とを有する。

【００１０】前記ウェハ表面において、前記第２導電形
不純物領域に電気的に接触する導電性部材と、前記チッ
プ上に設けられた基板電位検知用電極とを備えているこ
とが好ましい。

【００１１】本発明の半導体装置の検査方法は、請求項
１記載の半導体ウェハの前記ウェハ裏面に対向する位置
に設けた電極に負電位を与える工程と、前記半導体ウェ
ハ内で基板電流が発生した場合、前記基板電流の少なく
とも一部を前記第２導電形不純物領域を介してウェハ外
部へ引き抜く基板電位制御工程とを包含する。

【００１２】本発明の他の半導体装置の検査方法は、請
求項２記載の半導体ウェハの前記ウェハ裏面に対向する
位置に設けた電極に負電位を与える工程と、基板電位検
知用電極を用いて基板電位の変動を検出し、それによっ
て前記半導体ウェハ内で基板電流が発生したことを検知
した場合、前記導電性部材から前記第２導電形不純物領
域に少数キャリアを注入し、基板電流の少なくとも一部
を前記第２導電形不純物領域を介してウェハ外部へ引き
抜く基板電位制御工程とを包含する。

【００１３】前記基板電位制御工程は、ウェハ一括型プ
ローブカードを用いたウェハ一括型測定検査時に行うこ
とが好ましい。

【００１４】前記プローブカードは、二次元的に配列さ
れた複数のプローブ電極と、前記複数のプローブ電極に
電気的に接続された多層配線基板とを備えていることが
好ましい。

【００１５】前記プローブ電極はバンプ電極であること
が好ましい。

【００１６】前記プローブ電極と前記多層配線基板との
間において、前記プローブ電極を前記多層配線基板に電
気的に接続するための導電性ゴムを備えていることが好
ましい。

【００１７】前記プローブ電極は剛性リングに張力を持
った状態で張られた薄膜上に形成されていることが好ま
しい。

【００１８】前記プローブ電極は前記多層配線基板の配
線層の少なくとも一部から形成されていてもよい。

【００１９】本発明の半導体装置の製造方法は、前記半
導体ウェハを形成する工程と、前記半導体ウェハに対し
てウェハ一括型の測定検査を行う工程と、前記半導体ウ
ェハから各チップを分離する工程とを備えている。

【００２０】本発明の半導体装置の検査方法は、二次元
的に配列された複数のプローブ電極と、前記複数のプロ
ーブ電極に電気的に接続された多層配線基板とを備えた
ウェハ一括測定検査型プローブカードを用いて行う半導
体装置の検査方法であって、検査対象のウェハの裏面に
導電性プレートを接触させ、それによって前記ウェハの
基板電位を所定範囲内に制御する。

【００２１】前記導電性プレートは、前記ウェハを搭載
するためのウェハトレイ内に設けられていることが好ま
しい。

【００２２】前記プローブ電極はバンプ電極であること
が好ましい。

【００２３】前記プローブ電極と前記多層配線基板との
間において、前記プローブ電極を前記多層配線基板に電
気的に接続するための導電性ゴムを備えていることが好
ましい。

【００２４】前記プローブ電極は剛性リングに張力を持
った状態で張られた薄膜上に形成されていることが好ま
しい。

【００２５】前記プローブ電極は前記多層配線基板の配
線層の少なくとも一部から形成されていてもよい。

【００２６】

【発明の実施の形態】まず、本発明の理解を容易にする
ため、本発明が適用されるウェハ一括型測定・検査技術
を説明する。

【００２７】図１には、ウェハ上の多数のパッド電極に
対してプローブ電極を一括的にコンタクトできるプロー
ブカード１が示されている。測定・検査の対象となる素
子・回路が形成されたウェハ（例えば直径２００ｍｍの
シリコンウェハ）２は、チップ状に分割されることな
く、そのままの状態でウェハトレイ３上に載置される。
測定・検査に際して、ウェハ２はプローブカード１とウ
ェハトレイ３との間に挟まれる。プローブカード１とウ
ェハトレイ３との間にできる僅かな空間は、シールリン
グ４によって大気からシールされる。その空間を真空バ
ルブ５を介して減圧する（例えば大気圧に比べて２００
ミリトール程度減圧する）ことにより、プローブカード
１は大気圧の力をかりて均等にウェハ２を押圧する。そ
の結果、プローブカード１のプローブ電極は、広いウェ
ハ２の全面にわたって均等な力でウェハ２上のパッド電
極を押圧することができる。プローブカード１上の多数
のバンプがウェハ２上の所定のパッド電極と確実に接触
するためには、接触の前に、プローブカード１とウェハ
２との間のアライメントを高精度で実行する必要があ
る。

【００２８】このようなウェハ一括型の測定・検査技術
によれば、ウェハ２の全面に形成された数千から数万個
以上の多数のパッド電極に対して、プローブカード１に
形成した多数のプローブ電極を同時にしかも確実にコン
タクトさせることができる。

【００２９】図２は、本発明が適用されるプローブカー
ド２０の断面構成例を示している。

【００３０】このプローブカード２０は、測定・検査装
置に電気的に接続されることになる多層配線基板２１
と、バンプ付きポリイミド薄膜２２と、これらの間に設
けられた局在形異方導電性ゴム２３とを少なくとも備え
ている。局在形異方導電性ゴム２３は、多層配線基板２
１の電極配線２１ｂとバンプ付きポリイミド薄膜２２の
バンプ２２ｂとを電気的に接続する弾性部材である。図
２では、上記３つの部材２１〜２３が縦方向に分離され
た状態が示されているが、これらの部材２１〜２３を密
着固定することにより、一枚のプローブカード２０が形
成される。

【００３１】多層配線基板２１としては、ガラス基板２
１ａ上に多層配線２１ｂが形成されたものを使用でき
る。ガラス基板２１ａは、広い面積にわたって高い平坦
性を持つものが比較的容易に作製され得るので好まし
い。また、ガラスの熱膨張係数はシリコンウェハの熱膨
張係数に近いため、ガラスは、特にバーンイン用プロー
ブカードの多層配線基板の材料として好適である。

【００３２】多層配線２１ｂの形成は、公知の薄膜堆積
技術とパターニング技術を用いて行える。たとえば、銅
（Ｃｕ）などの導電性薄膜をスパッタリング法等により
ガラス基板２１ａ上に堆積した後、フォトリソグラフィ
およびエッチング工程で導電性薄膜をパターニングすれ
ば、任意のパターンを持った配線２１ｂを形成すること
ができる。異なるレベルの配線２１ｂは、層間絶縁膜２
１ｃにより分離される。層間絶縁膜２１ｃは、たとえば
ポリイミド薄膜をスピンコート等の方法でガラス基板２
１ａ上に形成することで得られる。多層配線２１ｂは、
面内に二次元的に配列される多数のバンプ（プローブ電
極）２２ｂをプローブカード２０の周辺領域に設けられ
た不図示の接続電極やコネクタにに電気的に接続し、外
部の検査装置や検査回路とプローブ電極２２ｂとの電気
的接続を可能にするものである。

【００３３】バンプ付きポリイミド薄膜２２は、たとえ
ば次のようにして得られる。まず、厚さ１８μｍ程度の
ポリイミド薄膜２２ａと厚さ３５μｍ程度の銅薄膜とが
二層になった基材に多数の開口部（内径２０〜３０μｍ
程度）を設ける。電解メッキなどの方法を用いて各開口
部をＮｉ等の金属材料で埋め込み、バンプ２２ｂを形成
する。ポリイミド薄膜２２ａから銅薄膜の不要部分をエ
ッチングで除去すれば、図示されるようなバンプ付きポ
リイミド薄膜２２が得られる。バンプ２２ｂの高さは、
一例としては、約２０μｍ程度である。バンプの横方向
サイズは、４０μｍ程度である。ポリイミド薄膜２２ａ
のどの位置にバンプ２２ｂを形成するかは、測定対象の
ウェハ２５のどの位置にパッド電極２６が形成されてい
るかに依存して決定される。

【００３４】局在形異方導電性ゴム２３は、シリコーン
製ゴムのシート（厚さ２００μｍ程度）２３ａ内の特定
箇所に導電性粒子２３ｂが配置されており、その箇所で
導通方向（膜厚方向）に鎖状につなげたものである。多
層配線基板２１とバンプ２２ｂとの間に、弾力性を持っ
たゴムを介在させることにより、ウェハ２５上の段差や
ウェハ２５のそりの影響を受けることなく、プローブカ
ード２０のバンプ２２ｂとウェハ２５上の電極２６との
間のコンタクトを確実に実現することができる。

【００３５】このようなプローブカード２０をバーンイ
ン検査に使用する場合、ポリイミド薄膜２２ａの熱膨張
係数（約１６×１０^-6／℃）とウェハ２５の熱膨張係数
（約３×１０^-6／℃）とが異なるため、バーンインのた
めの加熱時に、ポリイミド薄膜２２ａ上のバンプ２２ｂ
の位置がウェハ２５上のパッド電極２６の位置に対して
横方向にずれてしまう。この位置ズレは、ウェハ２５の
中央部よりも周辺部で大きくなり、ウェハ２５とプロー
ブカード２０との間で正常な電気的コンタクトがとれな
くなる。このような問題を解決するには、特開平７−２
３１０１９号公報に開示されているように、熱膨張係数
がシリコンウェハに近いセラミックリングなどの剛性リ
ング（不図示）にポリイミド薄膜２２ａを張りつけ、そ
のポリイミド薄膜２２ａにあらかじめ張力を与えておく
ことが有効である。この場合、ポリイミド薄膜２２ａを
剛性リングに張りつけてから、バンプ２２ｂを形成する
方がよい。バンプ２２ｂの位置がずれにくいからであ
る。

【００３６】ウェハ２５は、ウェハトレイ２８に配置さ
れる。ウェハ２５を搭載したウェハトレイ２８がプロー
ブカード２０に対して適切な位置に配置された後、プロ
ーブカード２０とウェハトレイ２８との間隔が縮小され
る。その結果、ウェハ２５上のパッド電極２６とプロー
ブカード２０のバンプ２２ｂとが物理的にコンタクトす
る。前述のように、プローブカード２０とウェハトレイ
２８との間のシールされた空間を減圧することにより、
各バンプ２２ｂがほぼ均等な力をもってウェハ２５上の
パッド電極２６を押圧することなる。その後、不図示の
駆動回路や検査回路からの電気信号および電源電圧が、
プローブカード２０のバンプ２２を介してウェハ２５上
のパッド電極２６に供給される。バーンイン検査の場
合、プローブカード２０、ウェハ２５およびウェハトレ
イ２８は、図３に示されるような状態で、一体的にバー
ンイン装置に挿入され、加熱される。

【００３７】検査・測定の間、および、その前後におい
て、プローブカード２０、ウェハ２５およびウェハトレ
イ２８は、図３に示されるような状態に維持される。前
述の密閉空間が減圧状態にあるウェハトレイ２８は、プ
ローブカード２０から離脱することなく、これらの部材
は一体的にウェハを狭持している。

【００３８】ウェハ一括型の検査・測定が終了すると、
プローブカード２０とトレイ２８との間にできた密閉空
間の圧力を上昇させ、大気圧程度に回復させる。その結
果、トレイ２８はプローブカード２０から分離され、中
からウェハ２５が取り出される。

【００３９】以下に、図４から図７を参照しながら本発
明の実施形態を説明する。

【００４０】図４は、本実施形態にかかる半導体ウェハ
の主要部断面を模式的に示している。この図では、ウェ
ハに含まれる複数のチップのうち、ある一つのチップ
と、それに隣接する二つのチップの各々の一部分とが示
されている。

【００４１】本実施形態にかかる半導体ウェハ４９は、
各チップの間のスクライブレーン４８およびウェハ裏面
５１に形成された高濃度ｐ型不純物領域（ｐ⁺型不純物
領域）４１を有している。各チップは高濃度ｐ型不純物
領域４１によって分離されている。高濃度ｐ型不純物領
域４１は、ウェハ表面５０のスクライブレーン４８上に
設けられた配線電極４３と電気的に接続されており、高
濃度ｐ型不純物領域の電位（Ｖｂｓ）は、配線電極４３
ならびに不図示のプローブカード上のプローブ電極およ
び配線を介して外部装置によって制御される。

【００４２】半導体ウェハ４９内において、高濃度ｐ型
不純物領域４１によって囲まれた領域の各々（各チップ
に対応）には半導体集積回路装置が形成されている。図
４に示される半導体集積回路装置は、ｐ型基板４２内に
形成されたｐ型ウェル領域３１およびｎ型ウェル領域３
２と、ｐ型ウェル領域３１に形成されたＮＭＯＳトラン
ジスタと、ｎ型ウェル領域３２に形成されたＰＭＯＳト
ランジスタとを少なくとも具備している。図４では、簡
単化のため、二つのトランジスタのみが記載されている
が、現実には、多数のトランジスタおよびその他の集積
回路素子が形成されている。ＮＭＯＳトランジスタは、
ｐ型ウェル領域３１の表面近傍に形成され、ソース／ド
レイン領域として機能する一対のｎ⁺型不純物拡散領域
３３と、一対のｎ⁺型不純物拡散領域３３に挟まれた領
域（チャネル領域）上に形成されたゲート絶縁膜３５
と、ゲート絶縁膜３５上に形成されたゲート電極３６と
を備えている。

【００４３】ＰＭＯＳトランジスタは、ｎ型ウェル領域
３２の表面近傍に形成され、ソース／ドレイン領域とし
て機能する一対のｐ⁺型不純物拡散領域３７と、一対の
ｐ⁺型不純物拡散領域３７に挟まれた領域（チャネル領
域）上に形成されたゲート絶縁膜３８と、ゲート絶縁膜
３８上に形成されたゲート電極３９とを備えている。

【００４４】ｐ型ウェル領域３１の表面には、ｐ型基板
４２（ｐ型ウェル３１）の電位を検出するためのｎ⁺型
不純物拡散領域３４が形成されており、このｎ⁺型不純
物拡散領域３４は基板電位検出用パッド電極４４に接続
される。

【００４５】図４の実施形態では、ＮＭＯＳトランジス
タのソース領域には接地電位が与えられ、ＰＭＯＳトラ
ンジスタのドレイン領域には電源電位（Ｖ_dd）が与えら
れる。プローブカードから与えられる電源電位（Ｖ_dd）
が所定の大きさ以上に上昇することによって、各チップ
内の半導体装置の回路動作が開始する。バーンインモー
ドでは、通常モードでの電源電位（例えば５ボルト）よ
りも高い電源電位（例えば８ボルト）が各チップに供給
され、電圧ストレスのもとで加速試験が実行される。

【００４６】上記トランジスタを含む半導体集積回路
は、公知の半導体製造プロセスによって形成される。高
濃度ｐ型不純物領域４１は、ウェハ表面５０の側からの
不純物ドーピングに加えて、ウェハ裏面５１の側からの
不純物ドーピングによって形成される。ウェハの表面５
０から裏面５１に至る不純物領域を形成するためには、
例えば、高エネルギーイオン注入と高温長時間アニール
とを行うことが好ましい。そのため、高濃度ｐ型不純物
領域４１の形成は、上記トランジスタの形成に先だって
行うことが好ましい。高濃度ｐ型不純物領域４１のウェ
ハ表面５０に表れたパターンを図５（ａ）に示し、ウェ
ハ裏面５１に表れたパターンを図５（ｂ）に示す。

【００４７】図５（ａ）の例では、各チップ４０の間に
位置するスクライブレーンを含む領域に高濃度ｐ型不純
物領域４１が形成されている。高濃度ｐ型不純物領域４
１は、ウェハ裏面５１においてはウェハ全面に実質的に
拡がっている。高濃度ｐ型不純物領域４１の不純物濃度
は、ウェハ裏面５１において、１×１０¹⁸ｃｍ^-3以上に
設定されることが好ましく、また、ウェハ表面５０にお
いては、１×１０²⁰ｃｍ^-3以上に設定されることが好ま
しい。ウェハ表面５０およびウェハ裏面５１から離れた
位置（ウェハ内部）においても、高濃度ｐ型不純物領域
４１の不純物濃度は、１×１０¹⁹ｃｍ^-3以上に設定され
ることが好ましい。スクライブレーンにおける高濃度ｐ
型不純物領域４１の幅は、好ましくは約６０μｍから約
１００μｍであり、ウェハ裏面５１における高濃度ｐ型
不純物領域４１の厚さは、好ましくは３から３００μｍ
である。

【００４８】ウェハ表面５０の側で高濃度ｐ型不純物領
域４１にコンタクトする配線電極４３は、図５（ａ）の
各チップの間を延長するように引き回された配線であっ
ても良く、また、複数の孤立したアイランド状電極であ
ってもよい。

【００４９】バーンイン検査に際して、上記半導体ウェ
ハ４７は、図４に示すように、絶縁性シート４６を介し
て導電性プレート４７上に配置される。導電性プレート
４７は外部装置に電気的に接続され、絶縁性シート４６
上のウェハ４９内に所望の電界を形成する機能を持つ。
導電性プレート４７は、好ましくは、前述のウェハトレ
イ２８から絶縁されながらウェハトレイ２８の上部に組
み込まれる。導電性プレート４７の電位（Ｖ_bm）は上記
外部装置によって制御される。

【００５０】以下、図６および図７を参照しながら、本
実施形態にかかる半導体装置の検査方法を説明する。

【００５１】まず、導電性プレート４７の電位（Ｖ_bm）
を０ボルトから、例えば−８ボルトに変化させ、それに
よってストレス電圧の印加を開始する。導電性プレート
４７の電位（Ｖ_bm）は、−６ボルトから−１２ボルトま
での範囲内の一定電位に変化させることが好ましい。導
電性プレート４７の電位（Ｖ_bm）が負電位になると、ｐ
型基板４２内では、高濃度ｐ型不純物領域４１に向かっ
て正孔電流が流れ出す。その結果、ｐ型基板４２内の正
孔濃度が低下する。このとき、ゲート絶縁膜（図４おい
て参照番号「３５」および「３８」で示す。）の近傍の
空乏層領域が拡大され、一様な強度の電界が形成され
る。

【００５２】次に、各チップ内の半導体装置に供給する
電源電位（Ｖ_dd）を所定値以上に上昇させ、バーインモ
ードでの回路動作を開始させる。

【００５３】こうして回路に含まれる各トランジスタの
動作が開始した後、例えば、ＮＭＯＳトランジスタのド
レイン領域近傍で電子・正孔対が大量に生成されるなど
の現象が生じると、それによって、そのトランジスタか
ら基板内部に向かって基板電流（Ｉ_BB）が発生する。バ
ーンインモードでは、電源電位（Ｖ_dd）が通常モードに
おける値よりも大きくなるため、トランジスタのドレイ
ン領域近傍での電界強度が通常モード時よりも増大す
る。その結果、電子・正孔対の発生レートが大きくな
り、基板電流が発生しやすくなる。ＮＭＯＳトランジス
タのドレイン領域近傍で生じた電子・正孔対のうち、生
成した電子は主にドレイン領域に流入するが、正孔はｐ
型基板４２に流れて基板電流（Ｉ_BB）を形成する。な
お、基板電流（Ｉ_BB）は、ＰＭＯＳトランジスタからよ
りもＮＭＯＳトランジスタから格段に発生しやすい。

【００５４】正孔により形成される基板電流（Ｉ_BB）が
ｐ型基板４２内に流れ出すと、基板電位（Ｖ_bb）が正方
向に変動する。この基板電位（Ｖ_bb）の変動をそのまま
放置すると、ラッチアップなどが生じるため、本実施形
態では、以下に述べる方法で、基板電位（Ｖ_bb）をもと
のレベルに復帰させる。すなわち、まず、基板電位（Ｖ
_bb）を基板電位（Ｖ_bb）レベルモニター回路６１によっ
て測定し、基板電位（Ｖ_bb）の正方向への変動を検知し
た場合は、配線電極４３の電位（Ｖ_bs）をウェハ裏面に
位置する高濃度ｐ型不純物領域４１の電位よりも低下さ
せる。それによって、配線電極４３から高濃度ｐ型不純
物領域４１に電子を注入し、高濃度ｐ型不純物領域４１
から配線電極４３に電流Ｉ１を流す。トランジスタから
ｐ型基板４２内に流れ出した基板電流（Ｉ_BB）を構成す
る正孔（ｐ型基板４２では「多数キャリア」）は、ｐ型
基板４２内に蓄積されることなく、高濃度ｐ型不純物領
域４１に拡散する。こうして、基板電流（Ｉ_BB）の全部
または少なくともその一部を、ウェハ裏面に位置する高
濃度ｐ型不純物領域４１を介してウェハ外部へ引き抜く
ことができる。配線電極４３から高濃度ｐ型不純物領域
４１への電子注入は、引き抜き電流（Ｉ１）制御回路６
２によって制御される。前述の基板電位レベルモニター
回路６１および引き抜き電流制御回路６２によって基板
電位制御回路６０が構成される。基板電位制御回路６０
は、典形的には、バーンイン検査装置などの測定検査装
置内に設けられる。この基板電位制御回路６０と、ウェ
ハ４９上の電極配線などとの電気的接続は、ウェハ一括
型プローブカード上の配線およびプローブ電極を介して
達成される。

【００５５】このように電流Ｉ１をウェハ外部へ抜き出
すことによって、基板電位（Ｖ_bb）を再び負電位側の所
定レベルに復帰させることができる。基板電位（Ｖ_bb）
が許容範囲内に復帰したことを基板電位レベルモニター
回路６１によって検知したら、引き抜き電流制御回路６
２によって配線電極４３の電位（Ｖ_bs）を元の電位に戻
す。こうすることによって、前述の電子注入を停止し、
電流Ｉ１をゼロにすることができる。

【００５６】このように本実施形態では、基板電流（Ｉ
_BB）の発生を基板電位（Ｖ_bb）の変化として検知し、ウ
ェハ裏面に設けた高濃度ｐ型不純物領域４１を介して基
板電流（Ｉ_BB）をウェハ外部へ引く抜くようにしてい
る。その結果、基板電位の時間的変動を抑制することが
できる。また、基板電流が基板内を縦方向に流れるた
め、ウェハ表面において一様な電界を維持することがで
き、各トランジスタに電圧ストレスを均等に印加でき
る。更に、各チップは高濃度ｐ型不純物領域４１によっ
て囲まれているため、あるチップの基板内に生じた基板
電流が他のチップの基板に流れ込むようなこともない。

【００５７】本実施形態では、電源電位の供給はもちろ
んのこと、基板電位（Ｖ_bb）の検知および高濃度ｐ型不
純物領域への電子注入を、プローブカードに設けたプロ
ーブ電極（バンプ）とウェハ上のパッド電極とのコンタ
クトによって実行している。また、ゲート絶縁膜へのス
トレス電圧印加は、ウェハ裏面に絶縁性シートを介して
配置した導電性プレートを用いて与えている。従って、
上記半導体装置の検査は、一つのウェハ内の複数の半導
体装置に対して同時に行われ得る。

【００５８】本実施形態では、チップごとに基板電位
（Ｖ_bb）を測定し、チップごとに基板電位を制御するこ
とができる。すなわち、本実施形態では、一枚のウェハ
に含まれる複数のチップのうち、あるチップ内の基板電
位（Ｖ_bb）が正側に変動したことを検知するたびに、配
線電極４３から高濃度ｐ型不純物領域４１への電子注入
を行う。この電子注入は、基板電流の生じていないチッ
プに対してはなんら影響を及ぼすことなく、基板電位の
変動が生じつつあるチップから基板電流を引き抜くよう
に機能し、それによって、そのチップの基板電位を的確
に制御することができる。

【００５９】ウェハ一括型測定検査が終了すると、各チ
ップはウェハから分離され、必要な工程を経て、所望の
半導体装置が完成する。

【００６０】次に、図８を参照しながら、本発明の他の
実施形態を説明する。

【００６１】図８は、本実施形態にかかる半導体装置の
検査に使用するウェハトレイ３０を示している。このウ
ェハトレイ３０は、ウェハ２５に接触する位置に配置さ
れた導電性プレート８０と、導電性プレート８０からは
絶縁シート８１によって電気的に絶縁されたウェハトレ
イ本体２８とを備えている。導電性プレート８０は、好
ましくはアルミニウム等の低抵抗金属から形成され、少
なくとも測定時において、外部装置と電気的に接続され
る。

【００６２】導電性プレート８０のサイズは、測定対象
のウェハ２５に等しいか、それよも大きく形成されるこ
とが好ましい。ただし、導電性プレート８０の形状は、
必ずしもウェハ２５の形状に等しいものである必要はな
く、リング状や格子状であってもよい。また、ウェハ２
５内の各チップの電位を直接的に制御するためには、ウ
ェハ２５内の各チップの裏面に対して少なくとも一部が
接触し得る形状を持つことが好ましい。導電性プレート
８０の表面は、典形的には平坦であるが、必ずしも平坦
である必要はない。表面に複数の突起電極が二次元的に
配列されたものであってもよいし、メッシュ状のもので
あっても良い。重要な点は、ウェハ２５の裏面と確実に
コンタクトし、それによって基板電位が所望の範囲内に
維持されるようにウェハ裏面の電位を制御できることに
ある。また、プローブカード２０のプローブ電極２２ｂ
がウェハ２５上のパッド電極２６を押圧するときに、不
均一な応力がウェハ２５内に生じないような形状を持つ
ことが好ましい。

【００６３】このような導電性プレート８０を用いるこ
とによって、ウェハ一括型測定検査の際に、ウェハ２５
の裏面の電位を所定範囲内に維持し、それによって、基
板電位の変動を抑制することができる。図４を参照しな
がら説明した前述の実施形態では、ウェハ裏面に設けた
高濃度ｐ型不純物領域４１を介して基板電流をウェハ外
部へ引き抜いているが、本実施形態では、ウェハ裏面に
接触する導電性プレート８０を介して、基板電流をウェ
ハ外部に引き抜くことになる。

【００６４】本実施形態によれば、半導体ウェハ２５内
に特別の構造を設けなくても、基板電位を安定化するこ
とができる。

【００６５】なお、図２および図８に示す実施形態で
は、局在形異方導電性ゴム２３を用いて、多層配線基板
上とバンプとを電気的に接続しているが、局在形異方導
電性ゴム２３を用いることなく、直接に、多層配線基板
とバンプとを接触させても良い。また、逆に、測定対象
のウェハ上にバンプを形成しておけば、プローブカード
の側にバンプを形成する必要もなくなる。その場合は、
プローブカードの局在形異方導電性ゴム２３の先端部分
を、ウェハ上のバンプに押圧するようにすれば、ウェハ
一括型測定・検査が実行できる。また、局在形異方導電
性ゴム２３を用いることなく、多層配線基板の配線層を
直接にウェハ上のバンプにコンタクトさせても良い。

【００６６】

【発明の効果】本発明の半導体ウェハによれば、第１導
電型半導体ウェハ内に設けた第２導電形不純物領域が各
チップを分離しているため、各チップ内で生じた基板電
流を他のチップに影響を与えることなく第２導電型不純
物領域を介してウェハ外部へ引き抜くことが可能にな
る。その結果、基板電位の変動を抑制した状態でのウェ
ハ一括型測定検査を可能ならしめる。特に、高電圧を付
加しながら行うバーンイン検査に際して、顕著な効果を
発揮し、半導体ウェハ内の複数チップの検査を速やかに
完了させることを可能として、それによって、半導体装
置の製造コストを低減する。

【００６７】半導体ウェハが前記ウェハ表面において、
前記第２導電形不純物領域に電気的に接触する導電性部
材と、前記チップ上に設けられた基板電位検知用電極と
を備えていると、第２導電型不純物領域を介した電流の
制御が容易になり、また、基板電位の測定によって基板
電流の発生を速やかに検出することができる。

【００６８】本発明の半導体装置の検査方法によれば、
請求項１記載の半導体ウェハのウェハ裏面に対向する位
置に設けた電極に負電位を与える工程と、半導体ウェハ
内で基板電流が発生した場合、基板電流の少なくとも一
部を第２導電形不純物領域を介してウェハ外部へ引き抜
く基板電位制御工程とを包含するため、基板電流が基板
電位を大きく変化する前に、基板電流を構成するキャリ
アがウェハ外部に抜き取られる結果、基板電位をもとの
レベルに復帰させることができる。

【００６９】本発明の他の半導体装置の検査方法によれ
ば、請求項２記載の半導体ウェハのウェハ裏面に対向す
る位置に設けた電極に負電位を与える工程と、基板電位
検知用電極を用いて基板電位の変動を検出し、それによ
って半導体ウェハ内で基板電流が発生したことを検知し
た場合、導電性部材から第２導電形不純物領域に少数キ
ャリアを注入し、基板電流の少なくとも一部を第２導電
形不純物領域を介してウェハ外部へ引き抜く基板電位制
御工程とを包含するため、基板電流が基板電位を大きく
変化する前に、基板電流を構成するキャリアがウェハ外
部に抜き取られる結果、基板電位をもとのレベルに復帰
させることができる。

【００７０】基板電位制御工程を、ウェハ一括型プロー
ブカードを用いたウェハ一括型測定検査時に行うと、複
数のチップに対して、一括的な測定検査を実行できるた
め、検査効率が著しく向上する。また、ウェハ内の各チ
ップは第２導電型不純物領域によって分離されているた
め、一括的な測定検査を行っても、あるチップの影響が
他のチップに及ばない。

【００７１】本発明の半導体装置の製造方法によれば、
検査工程をウェハ内のチップに対して一括的に行うた
め、測定検査に要する時間および労力が著しく短縮さ
れ、半導体装置の製造コストを低減することができる。

【００７２】本発明の更に他の半導体装置の検査方法に
よれば、ウェハ一括型測定検査に際して、ウェハの裏面
の電位を直接的に制御することができるため、基板電位
を安定に維持することができる。また、ウェハ内に特別
の構造を設けなくとも、基板電位の制御が可能になる点
で実施が容易である。

【図面の簡単な説明】

【図１】ウェハ一括型の測定・検査技術を説明するため
の斜視図。

【図２】本発明のプローブカード等を示す断面図。

【図３】測定時におけるプローブカード、ウェハおよび
ウェハトレイの関係を示す断面図。

【図４】本発明の実施形態にかかる半導体ウェハの主要
部を示す断面図。

【図５】（ａ）は、図４の半導体ウェハの表面における
高濃度ｐ型不純物領域を示す平面図、（ｂ）は、その半
導体ウェハの裏面における高濃度ｐ型不純物領域を示す
平面図。

【図６】図４の半導体ウェハと本実施形態にかかる基板
電位制御装置の等価回路図。

【図７】本発明の実施形態にかかる半導体装置の検査方
法を実施しているときに各部の電位や電流がどのように
変化するかを示すタイミングチャート。

【図８】本発明の他の実施形態にかかる半導体装置の検
査方法を説明するための断面図。

【符号の説明】

１ プローブカード ２ ウェハ（例えば直径２００ｍｍのシリコンウェ
ハ） ３ ウェハトレイ ４ シールリング ５ 真空バルブ ２０ プローブカード ２１ 多層配線基板 ２１ａ ガラス基板 ２１ｂ 電極配線 ２１ｃ 層間絶縁膜 ２２ バンプ付きポリイミド薄膜 ２２ａ ポリイミド薄膜 ２２ｂ バンプ ２３ 局在形異方導電性ゴム ２５ ウェハ ２６ パッド電極 ２８ ウェハトレイ ３０ ウェハトレイ ３１ ｐ型ウェル ３２ ｎ型ウェル ３３ ｎ⁺型不純物拡散領域（ソース／ドレイン領
域） ３４ ｎ⁺型不純物拡散領域 ３５ ゲート絶縁膜 ３６ ゲート電極 ３７ ｐ⁺型不純物拡散領域（ソース／ドレイン領
域） ３８ ゲート絶縁膜 ３９ ゲート電極 ４０ チップ ４１ 高濃度ｐ型不純物領域 ４２ ｐ型基板 ４３ 配線電極 ４４ 基板電位検知用端子 ４５ 導電性プレート用端子 ４６ 絶縁性シート ４７ 導電性プレート ４８ スクライブレーン ４９ 半導体ウェハ ５０ ウェハ表面 ５１ ウェハ裏面 ６０ 基板電位制御回路 ６１ 基板電位レベルモニター回路 ６２ 引き抜き電流制御回路 ８０ 導電性プレート ８１ 絶縁性シート

Claims (17)

【特許請求の範囲】
1. 【請求項１】 各々に集積回路が形成された複数のチッ
   プを含む第１導電形半導体ウェハであって、 前記複数チップのそれぞれを分離する第２導電形不純物
   領域を備え、 前記第２導電形不純物領域は、ウェハ裏面に形成された
   部分と、前記複数のチップの間を前記ウェハ裏面からウ
   ェハ表面まで延びる部分とを有することを特徴とする半
   導体ウェハ。
2. 【請求項２】 前記ウェハ表面において、前記第２導電
   形不純物領域に電気的に接触する導電性部材と、 前記チップ上に設けられた基板電位検知用電極と、 を備えたことを特徴とする請求項１記載の半導体ウェ
   ハ。
3. 【請求項３】 請求項１記載の半導体ウェハの前記ウェ
   ハ裏面に対向する位置に設けた電極に負電位を与える工
   程と、 前記半導体ウェハ内で基板電流が発生した場合、前記基
   板電流の少なくとも一部を前記第２導電形不純物領域を
   介してウェハ外部へ引き抜く基板電位制御工程と、を包
   含することを特徴とする半導体装置の検査方法。
4. 【請求項４】 請求項２記載の半導体ウェハの前記ウェ
   ハ裏面に対向する位置に設けた電極に負電位を与える工
   程と、 基板電位検知用電極を用いて基板電位の変動を検出し、
   それによって前記半導体ウェハ内で基板電流が発生した
   ことを検知した場合、前記導電性部材から前記第２導電
   形不純物領域に少数キャリアを注入し、基板電流の少な
   くとも一部を前記第２導電形不純物領域を介してウェハ
   外部へ引き抜く基板電位制御工程と、を包含することを
   特徴とする半導体装置の検査方法。
5. 【請求項５】 前記基板電位制御工程は、ウェハ一括型
   プローブカードを用いたウェハ一括型測定検査時に行う
   ことを特徴とする請求項４記載の半導体装置の検査方
   法。
6. 【請求項６】 前記プローブカードは、二次元的に配列
   された複数のプローブ電極と、前記複数のプローブ電極
   に電気的に接続された多層配線基板とを備えていること
   を特徴とする請求項５記載の半導体装置の検査方法。
7. 【請求項７】 前記プローブ電極がバンプ電極であるこ
   とを特徴とする請求項６記載の半導体装置の検査方法。
8. 【請求項８】 前記プローブ電極と前記多層配線基板と
   の間において、前記プローブ電極を前記多層配線基板に
   電気的に接続するための導電性ゴムを備えていることを
   特徴とする請求項７記載の半導体装置の検査方法。
9. 【請求項９】 前記プローブ電極が剛性リングに張力を
   持った状態で張られた薄膜上に形成されていることを特
   徴とする請求項７記載の半導体装置の検査方法。
10. 【請求項１０】 前記プローブ電極は前記多層配線基板
    の配線層の少なくとも一部から形成されていることを特
    徴とする請求項６記載の半導体装置の検査方法。
11. 【請求項１１】 請求項１または２記載の半導体ウェハ
    を形成する工程と、 前記半導体ウェハに対してウェハ一括型の測定検査を行
    う工程と、 前記半導体ウェハから各チップを分離する工程と、を包
    含することを特徴とする半導体装置の製造方法。
12. 【請求項１２】 二次元的に配列された複数のプローブ
    電極と、前記複数のプローブ電極に電気的に接続された
    多層配線基板とを備えたウェハ一括測定検査型プローブ
    カードを用いて行う半導体装置の検査方法であって、 検査対象のウェハの裏面に導電性プレートを接触させ、
    それによって前記ウェハの基板電位を所定範囲内に制御
    することを特徴とする半導体装置の検査方法。
13. 【請求項１３】 前記導電性プレートは、前記ウェハを
    搭載するためのウェハトレイ内に設けられていることを
    特徴とする請求項１２に記載の半導体装置の検査方法。
14. 【請求項１４】 前記プローブ電極がバンプ電極である
    ことを特徴とする請求項１３記載の半導体装置の検査方
    法。
15. 【請求項１５】 前記プローブ電極と前記多層配線基板
    との間において、前記プローブ電極を前記多層配線基板
    に電気的に接続するための導電性ゴムを備えていること
    を特徴とする請求項１４記載の半導体装置の検査方法。
16. 【請求項１６】 前記プローブ電極が剛性リングに張力
    を持った状態で張られた薄膜上に形成されていることを
    特徴とする請求項１４記載の半導体装置の検査方法。
17. 【請求項１７】 前記プローブ電極は前記多層配線基板
    の配線層の少なくとも一部から形成されていることを特
    徴とする請求項１３記載の半導体装置の検査方法。