JPH11134073A - マルチｃｐｕ装置 - Google Patents
マルチｃｐｕ装置Info
- Publication number
- JPH11134073A JPH11134073A JP9315998A JP31599897A JPH11134073A JP H11134073 A JPH11134073 A JP H11134073A JP 9315998 A JP9315998 A JP 9315998A JP 31599897 A JP31599897 A JP 31599897A JP H11134073 A JPH11134073 A JP H11134073A
- Authority
- JP
- Japan
- Prior art keywords
- real
- time
- general
- block
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Power Sources (AREA)
- Multi Processors (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】
【課題】 元電源からの給電が停止した時に、汎用ＯＳ
の正常なシャットダウンが、自動的にできるシステム
を、低コストで提供すること。 【解決手段】 汎用ＯＳを搭載したマスタＣＰＵブロッ
ク２と、リアルタイムＯＳを搭載したスレーブＣＰＵブ
ロック12と、上記リアルタイムＯＳに基づいて制御対象
機器50を制御する装置を前提とし、リアルタイムＯＳイ
ンターフェイスを備えたＵＰＳ24が停電を感知した場合
には、上記リアルタイムＯＳに停電感知信号を出力し
て、停電を検出したリアルタイムＯＳが汎用ＯＳをシャ
ットダウンする。
の正常なシャットダウンが、自動的にできるシステム
を、低コストで提供すること。 【解決手段】 汎用ＯＳを搭載したマスタＣＰＵブロッ
ク２と、リアルタイムＯＳを搭載したスレーブＣＰＵブ
ロック12と、上記リアルタイムＯＳに基づいて制御対象
機器50を制御する装置を前提とし、リアルタイムＯＳイ
ンターフェイスを備えたＵＰＳ24が停電を感知した場合
には、上記リアルタイムＯＳに停電感知信号を出力し
て、停電を検出したリアルタイムＯＳが汎用ＯＳをシャ
ットダウンする。
Description
【０００１】
【発明の属する技術分野】この発明は、産業用のマルチ
ＣＰＵ装置に関し、特に、汎用ＯＳを搭載したマスタＣ
ＰＵブロックと、リアルタイムＯＳを搭載したスレーブ
ＣＰＵブロックとを備える場合に適したマルチＣＰＵ装
置である。
ＣＰＵ装置に関し、特に、汎用ＯＳを搭載したマスタＣ
ＰＵブロックと、リアルタイムＯＳを搭載したスレーブ
ＣＰＵブロックとを備える場合に適したマルチＣＰＵ装
置である。
【０００２】
【従来の技術】マルチＣＰＵ装置を図５、６に示す。図
５に示すマルチＣＰＵ装置３０内には、電源１８を設け
ている。この電源１８は、外部の給電回路２１からＵＰ
Ｓ２２を介して供給したＡＣ電流を、必要なＤＣ電流に
変換して出力する。そして、この電源１８には、マスタ
側１とスレーブ側１９とを接続している。
５に示すマルチＣＰＵ装置３０内には、電源１８を設け
ている。この電源１８は、外部の給電回路２１からＵＰ
Ｓ２２を介して供給したＡＣ電流を、必要なＤＣ電流に
変換して出力する。そして、この電源１８には、マスタ
側１とスレーブ側１９とを接続している。
【０００３】上記マスタ側１は、ユーザーが操作する部
分で、ユーザーインターフェイスに適した汎用ＯＳを搭
載したマスタＣＰＵブロック２を備えている。このマス
タＣＰＵブロック２は、ＣＰＵ３と、ＲＯＭ４と、ＲＡ
Ｍ５とからなり、記憶手段６と、キーボードやマウス等
の入力装置７と、モニター８とを接続している。また、
上記マスタ側１には、上記マスタＣＰＵブロック２に接
続したバス９を備えている。このバス９は、その一端に
共有メモリ２０を接続し、マスタＣＰＵブロック２と共
有メモリ２０との間で信号を伝達できるようにしてい
る。
分で、ユーザーインターフェイスに適した汎用ＯＳを搭
載したマスタＣＰＵブロック２を備えている。このマス
タＣＰＵブロック２は、ＣＰＵ３と、ＲＯＭ４と、ＲＡ
Ｍ５とからなり、記憶手段６と、キーボードやマウス等
の入力装置７と、モニター８とを接続している。また、
上記マスタ側１には、上記マスタＣＰＵブロック２に接
続したバス９を備えている。このバス９は、その一端に
共有メモリ２０を接続し、マスタＣＰＵブロック２と共
有メモリ２０との間で信号を伝達できるようにしてい
る。
【０００４】一方、スレーブ側１９は、生産装置などの
制御対象機器５０を制御する部分で、スレーブＣＰＵブ
ロック１２を備えている。このスレーブＣＰＵブロック
１２には、制御系に適したリアルタイム性のあるリアル
タイムＯＳを搭載している。また、スレーブＣＰＵブロ
ック１２は、ＣＰＵ１３とＲＯＭ１４とＲＡＭ１５とか
らなり、バス１１に接続している。このバス１１には、
制御機能ブロック１６、１７を接続している。このよう
にしたバス１１の一端を上記共有メモリ２０に接続して
いる。この共有メモリ２０とは、マスタ側１、スレーブ
側１９のそれぞれのＣＰＵブロック２、１２がバス９、
１１を介してアクセスできるメモリのことである。した
がって、この共有メモリ２０を介して、マスタ側１のマ
スタＣＰＵブロック２とスレーブ側１９のスレーブＣＰ
Ｕブロック１２間で、信号の伝達ができるようにして
る。
制御対象機器５０を制御する部分で、スレーブＣＰＵブ
ロック１２を備えている。このスレーブＣＰＵブロック
１２には、制御系に適したリアルタイム性のあるリアル
タイムＯＳを搭載している。また、スレーブＣＰＵブロ
ック１２は、ＣＰＵ１３とＲＯＭ１４とＲＡＭ１５とか
らなり、バス１１に接続している。このバス１１には、
制御機能ブロック１６、１７を接続している。このよう
にしたバス１１の一端を上記共有メモリ２０に接続して
いる。この共有メモリ２０とは、マスタ側１、スレーブ
側１９のそれぞれのＣＰＵブロック２、１２がバス９、
１１を介してアクセスできるメモリのことである。した
がって、この共有メモリ２０を介して、マスタ側１のマ
スタＣＰＵブロック２とスレーブ側１９のスレーブＣＰ
Ｕブロック１２間で、信号の伝達ができるようにして
る。
【０００５】上記制御機能ブロック１６、１７は、例え
ば、接点入出力や、アナログデジタルコンバータ（以下
ＡＤＣという）、デジタルアナログコンバータ（以下Ｄ
ＡＣという）等の機能を備えている。この制御機能ブロ
ック１６、１７には、直接上記制御対象機器５０を接続
している。そして、上記制御機能ブロック１６、１７
は、スレーブＣＰＵブロック１２の信号に基づいて制御
対象機器５０を制御する。なお、図中二重線の矢印は電
流供給配線を表わし、他の矢印は信号線を表わしてい
る。
ば、接点入出力や、アナログデジタルコンバータ（以下
ＡＤＣという）、デジタルアナログコンバータ（以下Ｄ
ＡＣという）等の機能を備えている。この制御機能ブロ
ック１６、１７には、直接上記制御対象機器５０を接続
している。そして、上記制御機能ブロック１６、１７
は、スレーブＣＰＵブロック１２の信号に基づいて制御
対象機器５０を制御する。なお、図中二重線の矢印は電
流供給配線を表わし、他の矢印は信号線を表わしてい
る。
【０００６】次に、このマルチＣＰＵ装置３０によっ
て、制御対象機器５０を制御する方法を説明する。ま
ず、マルチＣＰＵ装置３０を立ち上げると、ＲＯＭ１４
にあらかじめ格納した起動プログラムによって、マスタ
側１の記憶手段６に記憶した制御プログラムが、ＣＰＵ
ブロック２、バス９、共有メモリ２０、バス１１を介し
て、スレーブＣＰＵブロック１２のＲＡＭ１５にダウン
ロードされる。ダウンロードされる上記制御プログラム
は、制御機能ブロック１６、１７の機能および動作タイ
ミングを制御するプログラムである。このように上記制
御プログラムをＲＡＭ１５にダウンロードすると、ＣＰ
Ｕ１３が、ダウンロードした制御プログラムに基づい
て、制御機能ブロック１６、１７を制御する。
て、制御対象機器５０を制御する方法を説明する。ま
ず、マルチＣＰＵ装置３０を立ち上げると、ＲＯＭ１４
にあらかじめ格納した起動プログラムによって、マスタ
側１の記憶手段６に記憶した制御プログラムが、ＣＰＵ
ブロック２、バス９、共有メモリ２０、バス１１を介し
て、スレーブＣＰＵブロック１２のＲＡＭ１５にダウン
ロードされる。ダウンロードされる上記制御プログラム
は、制御機能ブロック１６、１７の機能および動作タイ
ミングを制御するプログラムである。このように上記制
御プログラムをＲＡＭ１５にダウンロードすると、ＣＰ
Ｕ１３が、ダウンロードした制御プログラムに基づい
て、制御機能ブロック１６、１７を制御する。
【０００７】この装置では、制御機能ブロック１６がＤ
ＡＣとして機能し、アナログ信号を制御対象機器５０に
対して出力する。制御対象機器５０がこの信号にしたが
って動作し、その結果をアナログ信号で制御機能ブロッ
ク１７へ出力する。制御機能ブロック１７は、この場合
ＡＤＣとして機能し、制御対象機器５０からのアナログ
信号を取り込んで、デジタル信号をＣＰＵ１３へ返す。
なお、制御機能ブロック１６がアナログ信号を出力する
タイミング、制御機能ブロック１７が制御対象機器５０
からのアナログ信号を取り込むタイミングおよびデジタ
ル信号をＣＰＵ１３に対して出力するタイミングもＣＰ
Ｕ１３が制御する。
ＡＣとして機能し、アナログ信号を制御対象機器５０に
対して出力する。制御対象機器５０がこの信号にしたが
って動作し、その結果をアナログ信号で制御機能ブロッ
ク１７へ出力する。制御機能ブロック１７は、この場合
ＡＤＣとして機能し、制御対象機器５０からのアナログ
信号を取り込んで、デジタル信号をＣＰＵ１３へ返す。
なお、制御機能ブロック１６がアナログ信号を出力する
タイミング、制御機能ブロック１７が制御対象機器５０
からのアナログ信号を取り込むタイミングおよびデジタ
ル信号をＣＰＵ１３に対して出力するタイミングもＣＰ
Ｕ１３が制御する。
【０００８】上記マルチＣＰＵ装置３０を複数用いて、
生産ラインなどを構成する場合を図６に示す。電流を供
給する給電回路２１にＵＰＳ２２を接続し、このＵＰＳ
２２には、上記マルチＣＰＵ装置３０を複数接続してい
る。そして、各マルチＣＰＵ装置３０が、自身に接続さ
れた制御対象機器５０を制御するようにしている。上記
ＵＰＳ２２は、図示しないバッテリと停電感知回路とを
備えている。このＵＰＳ２２は、通常、給電回路２１か
らのＡＣ電流をそのまま電源１８へ供給するが、停電な
どによって給電回路２１からの給電が止まった時には、
バッテリからのＤＣ電流をＡＣ電流に変換して、マルチ
ＣＰＵ装置３０内の電源１８に供給する。
生産ラインなどを構成する場合を図６に示す。電流を供
給する給電回路２１にＵＰＳ２２を接続し、このＵＰＳ
２２には、上記マルチＣＰＵ装置３０を複数接続してい
る。そして、各マルチＣＰＵ装置３０が、自身に接続さ
れた制御対象機器５０を制御するようにしている。上記
ＵＰＳ２２は、図示しないバッテリと停電感知回路とを
備えている。このＵＰＳ２２は、通常、給電回路２１か
らのＡＣ電流をそのまま電源１８へ供給するが、停電な
どによって給電回路２１からの給電が止まった時には、
バッテリからのＤＣ電流をＡＣ電流に変換して、マルチ
ＣＰＵ装置３０内の電源１８に供給する。
【０００９】このように給電回路２１とマルチＣＰＵ装
置３０との間に、ＵＰＳ２２を設けているのは、停電な
どによって、急にマルチＣＰＵ装置３０への電流の供給
が停止したとき、マルチＣＰＵ装置３０がシステムダウ
ンしまうことを防止するためである。特に、マルチＣＰ
Ｕ装置３０のマスタＣＰＵブロック２に搭載している汎
用ＯＳは、決まった手順に従ってシャットダウンしなけ
れば、データが失われてしまうことがある。そのため、
データを保存して正常にシャットダウンできるように、
少なくともシャットダウンを実行する時間だけは、ＵＰ
Ｓ２２のバッテリから電流を供給するようにしている。
置３０との間に、ＵＰＳ２２を設けているのは、停電な
どによって、急にマルチＣＰＵ装置３０への電流の供給
が停止したとき、マルチＣＰＵ装置３０がシステムダウ
ンしまうことを防止するためである。特に、マルチＣＰ
Ｕ装置３０のマスタＣＰＵブロック２に搭載している汎
用ＯＳは、決まった手順に従ってシャットダウンしなけ
れば、データが失われてしまうことがある。そのため、
データを保存して正常にシャットダウンできるように、
少なくともシャットダウンを実行する時間だけは、ＵＰ
Ｓ２２のバッテリから電流を供給するようにしている。
【００１０】
【発明が解決しようとする課題】上記のようなマルチＣ
ＰＵ装置３０は、停電時には、ＵＰＳ２２のバッテリ電
流が無くなってしまう前に、オペレータが正常にシャッ
トダウンしなければならなかった。バッテリの容量を大
きくすれば、電流を供給できる時間は長くなるが、それ
ではバッテリ設備が大掛かりになり、場所も費用もかか
ってしまうので、通常、バッテリ容量はそれほど大きく
できない。そのため、オペレータは、停電になったらた
だちにシャットダウンするようにしなければならなかっ
た。特に、図６のように、多数のマルチＣＰＵ装置３０
を設置したラインでは、個々のマルチＣＰＵ装置３０中
のマスタＣＰＵブロック２を全てオペレータが手動で、
しかも、バッテリが電流を供給している時間内に、シャ
ットダウンしなければならない。そのため、オペレータ
の作業が大変であるばかりか、時には、正常なシャット
ダウンをしそこなうこともあった。
ＰＵ装置３０は、停電時には、ＵＰＳ２２のバッテリ電
流が無くなってしまう前に、オペレータが正常にシャッ
トダウンしなければならなかった。バッテリの容量を大
きくすれば、電流を供給できる時間は長くなるが、それ
ではバッテリ設備が大掛かりになり、場所も費用もかか
ってしまうので、通常、バッテリ容量はそれほど大きく
できない。そのため、オペレータは、停電になったらた
だちにシャットダウンするようにしなければならなかっ
た。特に、図６のように、多数のマルチＣＰＵ装置３０
を設置したラインでは、個々のマルチＣＰＵ装置３０中
のマスタＣＰＵブロック２を全てオペレータが手動で、
しかも、バッテリが電流を供給している時間内に、シャ
ットダウンしなければならない。そのため、オペレータ
の作業が大変であるばかりか、時には、正常なシャット
ダウンをしそこなうこともあった。
【００１１】そこで、ＵＰＳによって、汎用ＯＳを自動
的にシャットダウンするシステムもあった。しかし、こ
のシステムは、マルチＣＰＵ装置とＵＰＳとを通信によ
って接続したもので、ＵＰＳに接続したそれぞれの汎用
ＯＳに対応するシャットダウンのプログラムを、ＵＰＳ
に備えていなければならない。また、ソフト的に関連性
の無いＵＰＳと汎用ＯＳとの間で、汎用ＯＳを自動的に
シャットダウンができるシステムを構築するためには、
時間と費用とがかかってしまう。
的にシャットダウンするシステムもあった。しかし、こ
のシステムは、マルチＣＰＵ装置とＵＰＳとを通信によ
って接続したもので、ＵＰＳに接続したそれぞれの汎用
ＯＳに対応するシャットダウンのプログラムを、ＵＰＳ
に備えていなければならない。また、ソフト的に関連性
の無いＵＰＳと汎用ＯＳとの間で、汎用ＯＳを自動的に
シャットダウンができるシステムを構築するためには、
時間と費用とがかかってしまう。
【００１２】一方、汎用ＯＳの動作が不安定になり、そ
れがロックしてしまうことがある。このように汎用ＯＳ
がロックしてしまうと、マルチＣＰＵ装置３０が停止し
てしまう。そして、これに接続した制御対象機器５０も
止まってしまう。ところが、オペレータは、キーボード
等を操作しなければ、ロックしたことに気が付かないこ
とがある。このように、ロックしたことに気がつくのが
遅くなれば、制御対象機器５０は止まったままである。
例えば、この制御対象機器５０が製造装置であるような
場合、長時間止まったままにしておくことは、大きな損
害につながることも合った。
れがロックしてしまうことがある。このように汎用ＯＳ
がロックしてしまうと、マルチＣＰＵ装置３０が停止し
てしまう。そして、これに接続した制御対象機器５０も
止まってしまう。ところが、オペレータは、キーボード
等を操作しなければ、ロックしたことに気が付かないこ
とがある。このように、ロックしたことに気がつくのが
遅くなれば、制御対象機器５０は止まったままである。
例えば、この制御対象機器５０が製造装置であるような
場合、長時間止まったままにしておくことは、大きな損
害につながることも合った。
【００１３】そこで、この発明の目的は、元電源からの
給電が停止した時に、汎用ＯＳの正常なシャットダウン
が、自動的にできるシステムを、低コストで提供するこ
とである。また、ＯＳが動作不安定となった場合には、
それを自動的に感知して、速やかに対応できるようにす
ることである。
給電が停止した時に、汎用ＯＳの正常なシャットダウン
が、自動的にできるシステムを、低コストで提供するこ
とである。また、ＯＳが動作不安定となった場合には、
それを自動的に感知して、速やかに対応できるようにす
ることである。
【００１４】
【課題を解決するための手段】この発明は、汎用ＯＳを
搭載したマスタＣＰＵブロックと、リアルタイムＯＳを
搭載したスレーブＣＰＵブロックと、これらマスタＣＰ
ＵブロックとスレーブＣＰＵブロックとを接続するバス
とを備え、このバスには、制御対象機器に接続する制御
機能ブロックを接続し、上記スレーブＣＰＵのリアルタ
イムＯＳに基づいて上記制御機能ブロックを介して制御
対象機器を制御するマルチＣＰＵ装置を前提とする。こ
こで、汎用ＯＳとは、リアルタイム性には劣るが、ユー
ザーインターフェイス性に優れたＯＳ（オペレーション
システム）のことで、リアルタイムＯＳとは、機器制御
や計測に適したリアルタイム性を有するＯＳのことであ
る。
搭載したマスタＣＰＵブロックと、リアルタイムＯＳを
搭載したスレーブＣＰＵブロックと、これらマスタＣＰ
ＵブロックとスレーブＣＰＵブロックとを接続するバス
とを備え、このバスには、制御対象機器に接続する制御
機能ブロックを接続し、上記スレーブＣＰＵのリアルタ
イムＯＳに基づいて上記制御機能ブロックを介して制御
対象機器を制御するマルチＣＰＵ装置を前提とする。こ
こで、汎用ＯＳとは、リアルタイム性には劣るが、ユー
ザーインターフェイス性に優れたＯＳ（オペレーション
システム）のことで、リアルタイムＯＳとは、機器制御
や計測に適したリアルタイム性を有するＯＳのことであ
る。
【００１５】第１の発明は、ＵＰＳを備え、このＵＰＳ
は、入力されたＡＣ電流をＤＣ電流に変換してマスタＣ
ＰＵブロックおよびスレーブＣＰＵブロックへ出力する
とともに、バッテリと停電感知回路とリアルタイムＯＳ
インターフェイスとを備え、また、上記リアルタイムＯ
Ｓには、上記汎用ＯＳをシャットダウンするプログラム
を備え、上記ＵＰＳの停電感知回路が停電を感知した場
合には、上記バッテリからＤＣ電流をマスタＣＰＵブロ
ックおよびスレーブＣＰＵブロックへ出力するととも
に、上記リアルタイムＯＳインターフェイスが上記リア
ルタイムＯＳに停電感知信号を出力して、停電を検出し
たリアルタイムＯＳが汎用ＯＳをシャットダウンするこ
とを特徴とする
は、入力されたＡＣ電流をＤＣ電流に変換してマスタＣ
ＰＵブロックおよびスレーブＣＰＵブロックへ出力する
とともに、バッテリと停電感知回路とリアルタイムＯＳ
インターフェイスとを備え、また、上記リアルタイムＯ
Ｓには、上記汎用ＯＳをシャットダウンするプログラム
を備え、上記ＵＰＳの停電感知回路が停電を感知した場
合には、上記バッテリからＤＣ電流をマスタＣＰＵブロ
ックおよびスレーブＣＰＵブロックへ出力するととも
に、上記リアルタイムＯＳインターフェイスが上記リア
ルタイムＯＳに停電感知信号を出力して、停電を検出し
たリアルタイムＯＳが汎用ＯＳをシャットダウンするこ
とを特徴とする
【００１６】第２の発明は、第１の発明を前提とし、制
御機能ブロックととマスタＣＰＵブロックおよびスレー
ブＣＰＵブロックの間のバスにスイッチ回路を形成し、
リアルタイムＯＳが停電を検出した場合には、このスイ
ッチを切って、制御機能ブロックとマスタＣＰＵブロッ
クおよびスレーブＣＰＵブロックとの間を遮断すること
を特徴とする。第３の発明は、第１または第２の発明を
前提とし、汎用ＯＳは、自身のシャットダウンが完了す
るとシャットダウン完了信号をリアルタイムＯＳへ出力
し、リアルタイムＯＳは、汎用ＯＳのシャットダウン終
了信号を検出したら、ＵＰＳのバッテリからの電流供給
を停止する指令を出力することを特徴とする。
御機能ブロックととマスタＣＰＵブロックおよびスレー
ブＣＰＵブロックの間のバスにスイッチ回路を形成し、
リアルタイムＯＳが停電を検出した場合には、このスイ
ッチを切って、制御機能ブロックとマスタＣＰＵブロッ
クおよびスレーブＣＰＵブロックとの間を遮断すること
を特徴とする。第３の発明は、第１または第２の発明を
前提とし、汎用ＯＳは、自身のシャットダウンが完了す
るとシャットダウン完了信号をリアルタイムＯＳへ出力
し、リアルタイムＯＳは、汎用ＯＳのシャットダウン終
了信号を検出したら、ＵＰＳのバッテリからの電流供給
を停止する指令を出力することを特徴とする。
【００１７】第４の発明は、第１〜第３の発明前提と
し、汎用ＯＳとソフト的にリンクし、汎用ＯＳと同時に
動作する健全性チェックプログラムをマスタＣＰＵブロ
ックに搭載し、この健全性チェックプログラムが、リア
ルタイムＯＳに対して健全性確認信号を出力するととも
に、リアルタイムＯＳが、汎用ＯＳの動作不安定を検出
した場合には、リアルタイムＯＳは動作不安定検出信号
を出力することを特徴とする。なお、上記の発明におい
て、シャットダウンとは、決まった手続に従って、デー
タを保存しながら、ＯＳを終了させる正常なシャットダ
ウンのことをいう。また、この発明において、停電と
は、電源の故障など事故によるものだけではなく、ＵＰ
Ｓへの電流供給が停止した状態全てを含む概念として用
いている。
し、汎用ＯＳとソフト的にリンクし、汎用ＯＳと同時に
動作する健全性チェックプログラムをマスタＣＰＵブロ
ックに搭載し、この健全性チェックプログラムが、リア
ルタイムＯＳに対して健全性確認信号を出力するととも
に、リアルタイムＯＳが、汎用ＯＳの動作不安定を検出
した場合には、リアルタイムＯＳは動作不安定検出信号
を出力することを特徴とする。なお、上記の発明におい
て、シャットダウンとは、決まった手続に従って、デー
タを保存しながら、ＯＳを終了させる正常なシャットダ
ウンのことをいう。また、この発明において、停電と
は、電源の故障など事故によるものだけではなく、ＵＰ
Ｓへの電流供給が停止した状態全てを含む概念として用
いている。
【００１８】
【発明の実施の形態】図１〜図３に示すこの実施例は、
マルチＣＰＵ装置１０の内部に、ＵＰＳ２４を備えてい
る。図１に示すように、このＵＰＳ２４は、マスタ側１
のマスタＣＰＵブロック２とスレーブ側１９のスレーブ
ＣＰＵブロック１２とに接続している。このＵＰＳ２４
は、図示しない、バッテリと、停電感知回路と、リアル
タイムＯＳインターフェイスとを備えている。そして、
このＵＰＳ２４は、通常、外部の給電回路２１から入力
されたＡＣ電流をＤＣ電流に変換して、マスタＣＰＵブ
ロック２とスレーブＣＰＵブロック１２へ供給してい
る。また、停電になってＡＣ電流の供給がなくなった場
合には、ＵＰＳ２４内のバッテリが、マスタＣＰＵブロ
ック２とスレーブＣＰＵブロック１２へＤＣ電流の供給
を行なうようにしている。
マルチＣＰＵ装置１０の内部に、ＵＰＳ２４を備えてい
る。図１に示すように、このＵＰＳ２４は、マスタ側１
のマスタＣＰＵブロック２とスレーブ側１９のスレーブ
ＣＰＵブロック１２とに接続している。このＵＰＳ２４
は、図示しない、バッテリと、停電感知回路と、リアル
タイムＯＳインターフェイスとを備えている。そして、
このＵＰＳ２４は、通常、外部の給電回路２１から入力
されたＡＣ電流をＤＣ電流に変換して、マスタＣＰＵブ
ロック２とスレーブＣＰＵブロック１２へ供給してい
る。また、停電になってＡＣ電流の供給がなくなった場
合には、ＵＰＳ２４内のバッテリが、マスタＣＰＵブロ
ック２とスレーブＣＰＵブロック１２へＤＣ電流の供給
を行なうようにしている。
【００１９】さらに、このようなＵＰＳ２４は、リアル
タイムＯＳインターフェイスによって、ＵＰＳ２４とス
レーブＣＰＵブロック１２に搭載したリアルタイムＯＳ
との間で、信号のやり取りをできるようにしている。ま
た、マルチＣＰＵ装置１０内には電源２３を備えてい
る。この電源２３は、ＡＣ電流の給電回路２１に接続
し、従来例の電源１８と同様に、ＡＣ電流をＤＣ電流に
変換して、制御機能ブロック１６、１７に供給する。ス
レーブ側１９には、上記制御機能ブロック１６、１７と
スレーブＣＰＵブロック１２とを接続するバス１１を備
え、このバス１１には、スイッチＳを設けている。この
スイッチＳによって、上記制御機能ブロック１６、１７
とマスタＣＰＵブロック２およびスレーブＣＰＵブロッ
ク１２との間を、接続したり、遮断したりする。
タイムＯＳインターフェイスによって、ＵＰＳ２４とス
レーブＣＰＵブロック１２に搭載したリアルタイムＯＳ
との間で、信号のやり取りをできるようにしている。ま
た、マルチＣＰＵ装置１０内には電源２３を備えてい
る。この電源２３は、ＡＣ電流の給電回路２１に接続
し、従来例の電源１８と同様に、ＡＣ電流をＤＣ電流に
変換して、制御機能ブロック１６、１７に供給する。ス
レーブ側１９には、上記制御機能ブロック１６、１７と
スレーブＣＰＵブロック１２とを接続するバス１１を備
え、このバス１１には、スイッチＳを設けている。この
スイッチＳによって、上記制御機能ブロック１６、１７
とマスタＣＰＵブロック２およびスレーブＣＰＵブロッ
ク１２との間を、接続したり、遮断したりする。
【００２０】また、スレーブＣＰＵブロック１２には、
リアルタイムＯＳを搭載し、このリアルタイムＯＳに
は、停電時に、マスタＣＰＵブロック２に搭載された汎
用ＯＳをシャットダウンするプログラムを付加してい
る。さらに、リアルタイムＯＳには、停電時に、バス１
１上のスイッチＳを切って、制御機能ブロック１６、１
７をＣＰＵブロック１、１２から切り離すようにするプ
ログラムも備えている。
リアルタイムＯＳを搭載し、このリアルタイムＯＳに
は、停電時に、マスタＣＰＵブロック２に搭載された汎
用ＯＳをシャットダウンするプログラムを付加してい
る。さらに、リアルタイムＯＳには、停電時に、バス１
１上のスイッチＳを切って、制御機能ブロック１６、１
７をＣＰＵブロック１、１２から切り離すようにするプ
ログラムも備えている。
【００２１】一方、マスタＣＰＵブロック２には、汎用
ＯＳを搭載している。そして、この汎用ＯＳは、シャッ
トダウンが終了すると、終了信号を出力するようにして
いる。また、上記汎用ＯＳには、この汎用ＯＳの健全性
チェックプログラムを付加している。この健全性チェッ
クプログラムは、汎用ＯＳが作動すると作動するもので
ある。そして、上記健全性チェックプログラムは、汎用
ＯＳが動作している間には、例えば、定期的に発生する
パルス信号のような健全性確認信号を、リアルタイムＯ
Ｓに対して出力する。このようにすれば、リアルタイム
ＯＳは、健全性確認信号の入力があるかどうかによっ
て、汎用ＯＳが健全であるかどうかを検出できる。も
し、汎用ＯＳが不安定になり、それがロックしたような
場合には、健全性チェックプログラムが健全性確認信号
を出力しなくなるので、リアルタイムＯＳは、汎用ＯＳ
の不安定状態を検出することができる。そして、不安定
状態を検出した時、リアルタイムＯＳは、不安定検知信
号を出力する。
ＯＳを搭載している。そして、この汎用ＯＳは、シャッ
トダウンが終了すると、終了信号を出力するようにして
いる。また、上記汎用ＯＳには、この汎用ＯＳの健全性
チェックプログラムを付加している。この健全性チェッ
クプログラムは、汎用ＯＳが作動すると作動するもので
ある。そして、上記健全性チェックプログラムは、汎用
ＯＳが動作している間には、例えば、定期的に発生する
パルス信号のような健全性確認信号を、リアルタイムＯ
Ｓに対して出力する。このようにすれば、リアルタイム
ＯＳは、健全性確認信号の入力があるかどうかによっ
て、汎用ＯＳが健全であるかどうかを検出できる。も
し、汎用ＯＳが不安定になり、それがロックしたような
場合には、健全性チェックプログラムが健全性確認信号
を出力しなくなるので、リアルタイムＯＳは、汎用ＯＳ
の不安定状態を検出することができる。そして、不安定
状態を検出した時、リアルタイムＯＳは、不安定検知信
号を出力する。
【００２２】また、上記マルチＣＰＵ装置１０を複数用
いて、生産ラインなどを構成する場合を図３に示す。こ
の場合、マルチＣＰＵ装置１０内意の電源２３とＵＰＳ
２４には、給電回路２１を直接接続している。このよう
に接続した各マルチＣＰＵ装置１０が、正常に作動し
て、制御対象機器５０を制御する動作は従来のマルチＣ
ＰＵ装置３０と同様であるので、ここではその詳細は省
略する。
いて、生産ラインなどを構成する場合を図３に示す。こ
の場合、マルチＣＰＵ装置１０内意の電源２３とＵＰＳ
２４には、給電回路２１を直接接続している。このよう
に接続した各マルチＣＰＵ装置１０が、正常に作動し
て、制御対象機器５０を制御する動作は従来のマルチＣ
ＰＵ装置３０と同様であるので、ここではその詳細は省
略する。
【００２３】一方、停電時など、給電回路２１からの電
流が供給されない場合には、マルチＣＰＵ装置１０は、
図２のフローチャートにしたがって動作し、リアルタイ
ムＯＳが汎用ＯＳをシャットダウンする。次に、図２に
示すフローチャートにしたがって、停電時に汎用ＯＳの
シャットダウンを行なうフローを説明する。なお、図中
「ＲＴＯＳ」は、リアルタイムＯＳのことを表わしてい
る。ステップ１は、停電になり、給電回路２１からの電
流供給が止まった状態である。ステップ２では、ＵＰＳ
２４の停電感知回路が、ＡＣ電流の入力がないことか
ら、停電を感知する。ステップ３で、ＵＰＳ２４は、マ
スタＣＰＵブロック２とスレーブＣＰＵブロック１２へ
バッテリ電流を供給する。
流が供給されない場合には、マルチＣＰＵ装置１０は、
図２のフローチャートにしたがって動作し、リアルタイ
ムＯＳが汎用ＯＳをシャットダウンする。次に、図２に
示すフローチャートにしたがって、停電時に汎用ＯＳの
シャットダウンを行なうフローを説明する。なお、図中
「ＲＴＯＳ」は、リアルタイムＯＳのことを表わしてい
る。ステップ１は、停電になり、給電回路２１からの電
流供給が止まった状態である。ステップ２では、ＵＰＳ
２４の停電感知回路が、ＡＣ電流の入力がないことか
ら、停電を感知する。ステップ３で、ＵＰＳ２４は、マ
スタＣＰＵブロック２とスレーブＣＰＵブロック１２へ
バッテリ電流を供給する。
【００２４】ステップ４では、ＵＰＳ２４が、リアルタ
イムＯＳインターフェイスを介して、停電感知信号をリ
アルタイムＯＳへ出力する。ステップ５では、リアルタ
イムＯＳが停電を検出する。ステップ６では、停電を検
出したリアルタイムＯＳが、バス１１上のスイッチＳを
切る。この時点で、制御機能ブロック１６、１７は、マ
スタＣＰＵブロック２およびスレーブＣＰＵブロック１
２から遮断される。バッテリの電流が、上記マスタＣＰ
Ｕブロック２およびスレーブＣＰＵブロック１２から、
バス９、１１を介して制御機能ブロック１６、１７へ供
給されず、ＣＰＵブロック２、１２だけに供給されるよ
うになる。このように、汎用ＯＳをシャットダウンする
のに関係のない部分に電流を供給しないので、電流の節
約ができる。
イムＯＳインターフェイスを介して、停電感知信号をリ
アルタイムＯＳへ出力する。ステップ５では、リアルタ
イムＯＳが停電を検出する。ステップ６では、停電を検
出したリアルタイムＯＳが、バス１１上のスイッチＳを
切る。この時点で、制御機能ブロック１６、１７は、マ
スタＣＰＵブロック２およびスレーブＣＰＵブロック１
２から遮断される。バッテリの電流が、上記マスタＣＰ
Ｕブロック２およびスレーブＣＰＵブロック１２から、
バス９、１１を介して制御機能ブロック１６、１７へ供
給されず、ＣＰＵブロック２、１２だけに供給されるよ
うになる。このように、汎用ＯＳをシャットダウンする
のに関係のない部分に電流を供給しないので、電流の節
約ができる。
【００２５】ステップ７では、リアルタイムＯＳが、汎
用ＯＳをシャットダウンするプログラムを起動して、汎
用ＯＳにシャットダウン指令を出力する。ステップ８で
は、上記指令にもとづいて汎用ＯＳがシャットダウンを
実行する。ステップ９で、リアルタイムＯＳは、汎用Ｏ
Ｓがシャットダウンを終了したかどうかを判断する。汎
用ＯＳのシャットダウン動作中、汎用ＯＳからリアルタ
イムＯＳへ、シャットダウン動作が継続中であるという
信号が出力される。この場合に、リアルタイムＯＳは、
シャットダウンが終了するのを待機している。
用ＯＳをシャットダウンするプログラムを起動して、汎
用ＯＳにシャットダウン指令を出力する。ステップ８で
は、上記指令にもとづいて汎用ＯＳがシャットダウンを
実行する。ステップ９で、リアルタイムＯＳは、汎用Ｏ
Ｓがシャットダウンを終了したかどうかを判断する。汎
用ＯＳのシャットダウン動作中、汎用ＯＳからリアルタ
イムＯＳへ、シャットダウン動作が継続中であるという
信号が出力される。この場合に、リアルタイムＯＳは、
シャットダウンが終了するのを待機している。
【００２６】シャットダウンが終了して、シャットダウ
ン終了信号が出力されると、ステップ１０へ進み、リア
ルタイムＯＳは、その終了を検出する。そして、ステッ
プ１１では、リアルタイムＯＳが、ＵＰＳ２４にバッテ
リからの電流供給を停止するように信号を出力し、リア
ルタイムＯＳ自身もシャットダウンする。これにより、
ステップ１２で、システム全体が、パワーオフ状態とな
る。
ン終了信号が出力されると、ステップ１０へ進み、リア
ルタイムＯＳは、その終了を検出する。そして、ステッ
プ１１では、リアルタイムＯＳが、ＵＰＳ２４にバッテ
リからの電流供給を停止するように信号を出力し、リア
ルタイムＯＳ自身もシャットダウンする。これにより、
ステップ１２で、システム全体が、パワーオフ状態とな
る。
【００２７】このように、マルチＣＰＵ装置１０内部に
備えたＵＰＳ２４が、停電を感知すると、リアルタイム
ＯＳが、自動的に、汎用ＯＳをシャットダウンする。し
たがって、オペレータがマルチＣＰＵ装置１０を操作す
る必要がない。このように、リアルタイムＯＳが汎用Ｏ
Ｓを自動的にシャットダウンするので、汎用ＯＳのデー
タを確実に保存できる。図３のように、たくさんのマル
チＣＰＵ装置１０を並べた場合にも、各マルチＣＰＵ装
置１０が、上記フローチャートにしたがって動作し、各
リアルタイムＯＳが各汎用ＯＳを、自動的にシャットダ
ウンする。
備えたＵＰＳ２４が、停電を感知すると、リアルタイム
ＯＳが、自動的に、汎用ＯＳをシャットダウンする。し
たがって、オペレータがマルチＣＰＵ装置１０を操作す
る必要がない。このように、リアルタイムＯＳが汎用Ｏ
Ｓを自動的にシャットダウンするので、汎用ＯＳのデー
タを確実に保存できる。図３のように、たくさんのマル
チＣＰＵ装置１０を並べた場合にも、各マルチＣＰＵ装
置１０が、上記フローチャートにしたがって動作し、各
リアルタイムＯＳが各汎用ＯＳを、自動的にシャットダ
ウンする。
【００２８】また、ＵＰＳ２４内のバッテリは、ひとつ
のマルチＣＰＵ装置１０をシャットダウンするのに必要
な容量を備えていれば良いので、従来のＵＰＳ２２内の
バッテリと比べて、小型化できる。さらに、リアルタイ
ムＯＳによって、汎用ＯＳをシャットダウンする方が、
オペレータが操作して手動でシャットダウンするより
も、短時間に終了できるので、よりバッテリ容量を小さ
くすることができる。特に、この実施例では、停電時
に、バス１１上のスイッチＳを切って、ＣＰＵブロック
２、１２以外へ、バッテリ電流を供給しないようにして
いる。このため、さらに、バッテリの負荷を小さくし、
バッテリを小さくすることができる。
のマルチＣＰＵ装置１０をシャットダウンするのに必要
な容量を備えていれば良いので、従来のＵＰＳ２２内の
バッテリと比べて、小型化できる。さらに、リアルタイ
ムＯＳによって、汎用ＯＳをシャットダウンする方が、
オペレータが操作して手動でシャットダウンするより
も、短時間に終了できるので、よりバッテリ容量を小さ
くすることができる。特に、この実施例では、停電時
に、バス１１上のスイッチＳを切って、ＣＰＵブロック
２、１２以外へ、バッテリ電流を供給しないようにして
いる。このため、さらに、バッテリの負荷を小さくし、
バッテリを小さくすることができる。
【００２９】また、上記ＵＰＳ２４のバッテリは、従
来、用いていたＵＰＳ２２と違って、バッテリ電源をＡ
Ｃに変換する必要がない。なぜなら、このＵＰＳ２４
は、マルチＣＰＵ装置１０内にあって、マスタＣＰＵブ
ロック２とスレーブＣＰＵブロック１２へは、バッテリ
からのＤＣ電流をそのまま出力すれば良いからである。
そのため、ＵＰＳ２４は、ＤＣをＡＣに変換する回路の
分も小さくできる。さらに、各ＵＰＳ２４は、それを組
み込むマルチＣＰＵ装置１０の専用となるので、そのマ
ルチＣＰＵ装置１０のリアルタイムＯＳにアクセスでき
るソフトだけを備えれば良い。そのため、ＵＰＳ２４を
小型化し、コストダウンすることができる。
来、用いていたＵＰＳ２２と違って、バッテリ電源をＡ
Ｃに変換する必要がない。なぜなら、このＵＰＳ２４
は、マルチＣＰＵ装置１０内にあって、マスタＣＰＵブ
ロック２とスレーブＣＰＵブロック１２へは、バッテリ
からのＤＣ電流をそのまま出力すれば良いからである。
そのため、ＵＰＳ２４は、ＤＣをＡＣに変換する回路の
分も小さくできる。さらに、各ＵＰＳ２４は、それを組
み込むマルチＣＰＵ装置１０の専用となるので、そのマ
ルチＣＰＵ装置１０のリアルタイムＯＳにアクセスでき
るソフトだけを備えれば良い。そのため、ＵＰＳ２４を
小型化し、コストダウンすることができる。
【００３０】上記のように、バッテリを備えたＵＰＳ２
４を小型化できたので、マルチＣＰＵ装置１０内部にＵ
ＰＳ２４を組み込むことが容易になった。また、リアル
タイムＯＳが、汎用ＯＳのシャットダウンが終了したこ
とを判断して、自動的に電流の供給を停止することがで
きる。したがって、電流の無駄もない。上記のようなマ
ルチＣＰＵ装置１０は、ＵＰＳ２４に供給するＡＣ電源
が停止したときに、自動的に汎用ＯＳをシャットダウン
する。この作用は、事故などで停電になったときばかり
でなく、電源が正常なときにも利用できる。例えば、ブ
レーカーなど、元電源を切れば、一度に全てのマルチＣ
ＰＵ装置１０をシャットダウンすることができる。つま
り、個々のＣＰＵに対して、シャットダウン操作をしな
くても、複数のマルチＣＰＵ装置１０を配置したシステ
ム全体を速やかにパワーオフすることができる。
４を小型化できたので、マルチＣＰＵ装置１０内部にＵ
ＰＳ２４を組み込むことが容易になった。また、リアル
タイムＯＳが、汎用ＯＳのシャットダウンが終了したこ
とを判断して、自動的に電流の供給を停止することがで
きる。したがって、電流の無駄もない。上記のようなマ
ルチＣＰＵ装置１０は、ＵＰＳ２４に供給するＡＣ電源
が停止したときに、自動的に汎用ＯＳをシャットダウン
する。この作用は、事故などで停電になったときばかり
でなく、電源が正常なときにも利用できる。例えば、ブ
レーカーなど、元電源を切れば、一度に全てのマルチＣ
ＰＵ装置１０をシャットダウンすることができる。つま
り、個々のＣＰＵに対して、シャットダウン操作をしな
くても、複数のマルチＣＰＵ装置１０を配置したシステ
ム全体を速やかにパワーオフすることができる。
【００３１】次に、上記マルチＣＰＵ装置１０が、何ら
かの要因で、汎用ＯＳの動作が不安定になってしまった
場合の対応について説明する。この場合のフローを図４
に示す。なお、汎用ＯＳには、先に説明したように、健
全性チェックプログラムを付加している。このプログラ
ムによって、汎用ＯＳの健全性確認信号がリアルタイム
ＯＳに出力される。また、リアルタイムＯＳには、不安
定検知信号を出力するプログラムを付加している。ま
ず、ステップ１で、汎用ＯＳが作動すると、リアルタイ
ムＯＳに対して、健全性確認信号が出力される。
かの要因で、汎用ＯＳの動作が不安定になってしまった
場合の対応について説明する。この場合のフローを図４
に示す。なお、汎用ＯＳには、先に説明したように、健
全性チェックプログラムを付加している。このプログラ
ムによって、汎用ＯＳの健全性確認信号がリアルタイム
ＯＳに出力される。また、リアルタイムＯＳには、不安
定検知信号を出力するプログラムを付加している。ま
ず、ステップ１で、汎用ＯＳが作動すると、リアルタイ
ムＯＳに対して、健全性確認信号が出力される。
【００３２】ステップ２では、リアルタイムＯＳが、汎
用ＯＳの健全性をチェックする。ここで異常がなけれ
ば、ステップ２を繰り返すことになるが、異常、すなわ
ち不安定状態を検知した場合には、ステップ３へ進む。
ステップ３では、リアルタイムＯＳが、不安定検知信号
を出力する。この不安定検知信号によって、ステップ４
では、リアルタイムＯＳが汎用ＯＳをリセットする。ス
テップ５では、リセット後、リアルタイムＯＳによっ
て、汎用ＯＳを再スタートさせることができる。このよ
うに、汎用ＯＳの不安定状態をリアルタイムＯＳが検知
して、自動的にリセットすることができる。
用ＯＳの健全性をチェックする。ここで異常がなけれ
ば、ステップ２を繰り返すことになるが、異常、すなわ
ち不安定状態を検知した場合には、ステップ３へ進む。
ステップ３では、リアルタイムＯＳが、不安定検知信号
を出力する。この不安定検知信号によって、ステップ４
では、リアルタイムＯＳが汎用ＯＳをリセットする。ス
テップ５では、リセット後、リアルタイムＯＳによっ
て、汎用ＯＳを再スタートさせることができる。このよ
うに、汎用ＯＳの不安定状態をリアルタイムＯＳが検知
して、自動的にリセットすることができる。
【００３３】この実施例では、ステップ３で、リアルタ
イムＯＳが不安定検知信号を汎用ＯＳに対して出力し、
自動的にリセットをするようにしたが、上記不安定検知
信号を他の機器に出力するようにしてもよい。例えば、
ステップ３の後に、警報器に、警報を発する信号を出力
することもできる。その場合には、ベルやパトライトな
どによって、オペレータが呼ばれ、ロックした汎用ＯＳ
に対して、手動で処理することになる。どちらにして
も、汎用ＯＳの不安定状態を、自動的に検知できるの
で、その異常事態に、速く対処することができる。
イムＯＳが不安定検知信号を汎用ＯＳに対して出力し、
自動的にリセットをするようにしたが、上記不安定検知
信号を他の機器に出力するようにしてもよい。例えば、
ステップ３の後に、警報器に、警報を発する信号を出力
することもできる。その場合には、ベルやパトライトな
どによって、オペレータが呼ばれ、ロックした汎用ＯＳ
に対して、手動で処理することになる。どちらにして
も、汎用ＯＳの不安定状態を、自動的に検知できるの
で、その異常事態に、速く対処することができる。
【００３４】なお、上記実施例では、バス９と共有メモ
リ２０とバス１１とを介して、スレーブ側１９のＲＡＭ
１５に制御プログラムをマスタ側１からダウンロードす
るようにしている。このようにすると、制御プログラム
を変更する場合にも、マスタ側１から新しい制御プログ
ラムをダウンロードして、ＲＡＭ１５に設定できる。こ
のため、制御プログラムの変更が容易である。ただし、
制御プログラムをマスタ側１からダウンロードするので
はなく、スレーブ側１９のＲＯＭに設定しておくように
してもかまわない。この場合には、制御プログラムの変
更は、ＲＯＭの交換により行なう。
リ２０とバス１１とを介して、スレーブ側１９のＲＡＭ
１５に制御プログラムをマスタ側１からダウンロードす
るようにしている。このようにすると、制御プログラム
を変更する場合にも、マスタ側１から新しい制御プログ
ラムをダウンロードして、ＲＡＭ１５に設定できる。こ
のため、制御プログラムの変更が容易である。ただし、
制御プログラムをマスタ側１からダウンロードするので
はなく、スレーブ側１９のＲＯＭに設定しておくように
してもかまわない。この場合には、制御プログラムの変
更は、ＲＯＭの交換により行なう。
【００３５】
【発明の効果】第１の発明によれば、個々のマルチＣＰ
Ｕ装置にＵＰＳを設けることで、リアルタイムＯＳが、
停電時の汎用ＯＳのシャットダウンを、自動的にできる
ようにする。そのため、急に停電になったときにも、Ｕ
ＰＳが確実に感知するし、シャットダウ操作もオペレー
タ行なうよりも速くできる。したがって、オペレータが
シャットダウンするよりも、迅速かつ確実にシャットダ
ウンすることができる。また、このようにすると、汎用
ＯＳを一括で、シャットダウンすることもできるので、
複数のマルチＣＰＵ装置を設置したシステムにおいて、
システム全体を一括でパワーオフすることができる。さ
らに、個々のバッテリ容量を小さくできるし、バッテリ
電流をＡＣ電流へ変換する変換回路を不要にできるの
で、ＵＰＳを小型化かつ低コスト化できる。したがっ
て、ＵＰＳをマルチＣＰＵ装置に組み込み易くなる。
Ｕ装置にＵＰＳを設けることで、リアルタイムＯＳが、
停電時の汎用ＯＳのシャットダウンを、自動的にできる
ようにする。そのため、急に停電になったときにも、Ｕ
ＰＳが確実に感知するし、シャットダウ操作もオペレー
タ行なうよりも速くできる。したがって、オペレータが
シャットダウンするよりも、迅速かつ確実にシャットダ
ウンすることができる。また、このようにすると、汎用
ＯＳを一括で、シャットダウンすることもできるので、
複数のマルチＣＰＵ装置を設置したシステムにおいて、
システム全体を一括でパワーオフすることができる。さ
らに、個々のバッテリ容量を小さくできるし、バッテリ
電流をＡＣ電流へ変換する変換回路を不要にできるの
で、ＵＰＳを小型化かつ低コスト化できる。したがっ
て、ＵＰＳをマルチＣＰＵ装置に組み込み易くなる。
【００３６】第２の発明によれば、停電時、マスタおよ
びスレーブＣＰＵブロック以外の制御対象へのバッテリ
電流の供給を停止することができる。そこで、バッテリ
容量を、最低容量にすることができる。この最低容量と
は、最低限必要な処理を行なってシャットダウンするた
めに必要なの時間だけ、電流供給ができる容量である。
したがって、ＵＰＳをさらに小型化かつ低コスト化でき
る。第３の発明では、リアルタイムＯＳが、シャットダ
ウン終了信号によって、バッテリ電流供給のもとで汎用
ＯＳのシャットダウンが終了したことを検出したら、バ
ッテリ電流の供給を停止するようにしている。したがっ
て、不要な電流供給をせず、バッテリ電流の無駄がな
い。
びスレーブＣＰＵブロック以外の制御対象へのバッテリ
電流の供給を停止することができる。そこで、バッテリ
容量を、最低容量にすることができる。この最低容量と
は、最低限必要な処理を行なってシャットダウンするた
めに必要なの時間だけ、電流供給ができる容量である。
したがって、ＵＰＳをさらに小型化かつ低コスト化でき
る。第３の発明では、リアルタイムＯＳが、シャットダ
ウン終了信号によって、バッテリ電流供給のもとで汎用
ＯＳのシャットダウンが終了したことを検出したら、バ
ッテリ電流の供給を停止するようにしている。したがっ
て、不要な電流供給をせず、バッテリ電流の無駄がな
い。
【００３７】第４の発明によれば、汎用ＯＳの健全性
を、リアルタイムＯＳがチェックするので、不安定動作
の検出を、オペレータがチェックする場合と比べて、迅
速かつ確実にできる。また、汎用ＯＳの動作不安定を検
出したリアルタイムＯＳが、信号を出力することで、不
安定状態をすぐに検出し、これに対処することができ
る。例えば、上記信号を利用して、汎用ＯＳに対してリ
セット信号を出力し、リセット後に再スタートさせた
り、警報器を作動させたりすることもできる。
を、リアルタイムＯＳがチェックするので、不安定動作
の検出を、オペレータがチェックする場合と比べて、迅
速かつ確実にできる。また、汎用ＯＳの動作不安定を検
出したリアルタイムＯＳが、信号を出力することで、不
安定状態をすぐに検出し、これに対処することができ
る。例えば、上記信号を利用して、汎用ＯＳに対してリ
セット信号を出力し、リセット後に再スタートさせた
り、警報器を作動させたりすることもできる。
【図１】この実施例のマルチＣＰＵ装置のブロック図で
ある。
ある。
【図２】停電時に汎用ＯＳを自動的にシャットダウンす
るフローチャートである。
るフローチャートである。
【図３】この実施例のマルチＣＰＵ装置を複数配置した
ブロック図である。
ブロック図である。
【図４】汎用ＯＳの動作不安定を検出するフローチャー
トである。
トである。
【図５】従来例のマルチＣＰＵ装置のブロック図であ
る。
る。
【図６】従来例のマルチＣＰＵ装置を複数配置したブロ
ック図である。
ック図である。
２ マスタＣＰＵブロック ９、１１ バス １０ マルチＣＰＵ装置 １２ スレーブＣＰＵブロック １６、１７ 制御機能ブロック ２３ 電源 ２４ ＵＰＳ ５０ 制御対象機器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０６Ｆ 1/00 ３４１Ｌ
Claims (4)
- 【請求項１】 汎用ＯＳを搭載したマスタＣＰＵブロッ
クと、リアルタイムＯＳを搭載したスレーブＣＰＵブロ
ックと、これらマスタＣＰＵブロックとスレーブＣＰＵ
ブロックとを接続するバスとを備え、このバスには、制
御対象機器に接続する制御機能ブロックを接続し、上記
スレーブＣＰＵブロックのリアルタイムＯＳに基づいて
上記制御機能ブロックを介して制御対象機器を制御する
マルチＣＰＵ装置において、ＵＰＳを備え、このＵＰＳ
は、入力されたＡＣ電流をＤＣ電流に変換してマスタＣ
ＰＵブロックおよびスレーブＣＰＵブロックへ出力する
とともに、バッテリと停電感知回路とリアルタイムＯＳ
インターフェイスとを備え、また、上記リアルタイムＯ
Ｓには、上記汎用ＯＳをシャットダウンするプログラム
を備え、上記ＵＰＳの停電感知回路が停電を感知した場
合には、上記バッテリからＤＣ電流をマスタＣＰＵブロ
ックおよびスレーブＣＰＵブロックへ出力するととも
に、上記リアルタイムＯＳインターフェイスが上記リア
ルタイムＯＳに停電感知信号を出力して、停電を検出し
たリアルタイムＯＳが汎用ＯＳをシャットダウンするこ
とを特徴とするマルチＣＰＵ装置。 - 【請求項２】 制御機能ブロックとマスタＣＰＵブロッ
クおよびスレーブＣＰＵブロックの間のバスにスイッチ
回路を形成し、リアルタイムＯＳが停電を検出した場合
には、このスイッチを切って、制御機能ブロックとマス
タＣＰＵブロックおよびスレーブＣＰＵブロックとの間
を遮断することを特徴とする請求項１に記載のマルチＣ
ＰＵ装置。 - 【請求項３】 汎用ＯＳは、自身のシャットダウンが終
了するとシャットダウン終了信号をリアルタイムＯＳへ
出力し、リアルタイムＯＳは、汎用ＯＳのシャットダウ
ン終了信号を検出したら、ＵＰＳのバッテリからの電流
供給を停止する指令を出力することを特徴とする請求項
１または２に記載のマルチＣＰＵ装置。 - 【請求項４】 汎用ＯＳとソフト的にリンクし、汎用Ｏ
Ｓと同時に動作する健全性チェックプログラムをマスタ
ＣＰＵブロックに搭載し、この健全性チェックプログラ
ムが、リアルタイムＯＳに対して健全性確認信号を出力
するとともに、リアルタイムＯＳが、汎用ＯＳの動作不
安定を検出した場合には、リアルタイムＯＳは動作不安
定検出信号を出力することを特徴とする請求項１〜３の
いずれか１に記載のマルチＣＰＵ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9315998A JP3049651B2 (ja) | 1997-10-31 | 1997-10-31 | マルチｃｐｕ装置 |
| US09/175,190 US6178515B1 (en) | 1997-10-31 | 1998-10-20 | Multi-CPU device capable of automatically shutdown general purpose OS when feed from main power supply is interrupted |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9315998A JP3049651B2 (ja) | 1997-10-31 | 1997-10-31 | マルチｃｐｕ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11134073A true JPH11134073A (ja) | 1999-05-21 |
| JP3049651B2 JP3049651B2 (ja) | 2000-06-05 |
Family
ID=18072109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9315998A Expired - Fee Related JP3049651B2 (ja) | 1997-10-31 | 1997-10-31 | マルチｃｐｕ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6178515B1 (ja) |
| JP (1) | JP3049651B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004508126A (ja) * | 2000-09-13 | 2004-03-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 効果的なシャットダウン及び再起動のためのバッテリバックアップを有する携帯用超音波システム |
| EP3229137A1 (en) | 2016-04-07 | 2017-10-11 | Omron Corporation | Control device, control method and program |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000000903A1 (fr) * | 1998-06-30 | 2000-01-06 | Mitsubishi Denki Kabushiki Kaisha | Processeur central multiple |
| TW493314B (en) * | 2000-12-04 | 2002-07-01 | Delta Electronics Inc | Safe shutdown device of connecting equipment for uninterrupted power supply and the method thereof |
| US7107472B2 (en) * | 2001-05-09 | 2006-09-12 | Polaris Digital Systems, Inc. | Mobile data system having automated shutdown |
| US6854065B2 (en) * | 2001-07-30 | 2005-02-08 | Hewlett-Packard Development Company, L.P. | Loadshedding uninterruptible power supply |
| US7243246B2 (en) * | 2003-12-19 | 2007-07-10 | Dell Products L.P. | System having a power adapter that generates a data signal based on the state of a external power source that is used to manage the power consumption of a CPU |
| US7748003B2 (en) * | 2004-12-20 | 2010-06-29 | International Business Machines Corporation | Hard real-time response |
| US7490252B2 (en) * | 2006-03-17 | 2009-02-10 | Inventec Corporation | Abnormal power interruption internal circuitry protection method and system for computer platform |
| CN103020007B (zh) * | 2012-12-26 | 2015-08-12 | 无锡江南计算技术研究所 | 运算节点板以及运算节点板布局方法 |
| CN104536350B (zh) * | 2014-12-31 | 2017-04-12 | 浙江中控技术股份有限公司 | 工作、备用、抢占式实时多任务控制器及其冗余同步方法 |
| JP2016179801A (ja) * | 2015-03-25 | 2016-10-13 | 株式会社デンソー | 車載システム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159691A (en) * | 1988-03-07 | 1992-10-27 | Sharp Kabushiki Kaisha | Master and slave CPU system where the slave changes status bits of a centrol table when modes are changed |
| US5481456A (en) * | 1990-09-04 | 1996-01-02 | Fuji Jukogyo Kabushiki Kaisha | Electronic control system having master/slave CPUs for a motor vehicle |
| US5495606A (en) * | 1993-11-04 | 1996-02-27 | International Business Machines Corporation | System for parallel processing of complex read-only database queries using master and slave central processor complexes |
-
1997
- 1997-10-31 JP JP9315998A patent/JP3049651B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-20 US US09/175,190 patent/US6178515B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004508126A (ja) * | 2000-09-13 | 2004-03-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 効果的なシャットダウン及び再起動のためのバッテリバックアップを有する携帯用超音波システム |
| EP3229137A1 (en) | 2016-04-07 | 2017-10-11 | Omron Corporation | Control device, control method and program |
| US10102045B2 (en) | 2016-04-07 | 2018-10-16 | Omron Corporation | Control device, control method and program |
Also Published As
| Publication number | Publication date |
|---|---|
| US6178515B1 (en) | 2001-01-23 |
| JP3049651B2 (ja) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3049651B2 (ja) | マルチｃｐｕ装置 | |
| JPH09282056A (ja) | ネットワークハイバネーションシステムおよびその制御方法 | |
| JP4655718B2 (ja) | コンピュータシステム及びその制御方法 | |
| JP2962387B2 (ja) | プログラマブルコントローラおよびそれを用いた分散制御システムにおける特定他局のリセット方法、他局のリセット要因検出方法、異常局監視方法、同期起動方法および同期停止方法 | |
| JP3169859B2 (ja) | 並列運転電源制御方式 | |
| US10921875B2 (en) | Computer system, operational method for a microcontroller, and computer program product | |
| JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
| JP7490154B1 (ja) | 制御装置、制御システム及び制御方法 | |
| JPH03219333A (ja) | 待機二重系装置 | |
| US20200209940A1 (en) | Information processing system and relay device | |
| JPH11202986A (ja) | 無停電電源システム | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JP4026409B2 (ja) | コントローラ用ｃｐｕ装置及びｃｐｕユニット並びにｃｐｕベース並びにｃｐｕ装置の異常処理方法 | |
| JP2529707B2 (ja) | 停電検知方式 | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JP3719115B2 (ja) | 監視制御装置及び監視制御方法 | |
| JPH1027041A (ja) | リセット機能付き制御装置 | |
| JPH0887431A (ja) | 中央処理装置の異常検出装置 | |
| JPH0783539B2 (ja) | 電源制御方式 | |
| JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
| JP2000253569A (ja) | 電源制御方法とその装置 | |
| JPWO2008072350A1 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
| KR20050107065A (ko) | 복합 시스템의 리셋 제어 방법 | |
| JPH0512233A (ja) | 複数スカラユニツトによるベクトルユニツト使用権切換え制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |