JP4026409B2 - コントローラ用cpu装置及びcpuユニット並びにcpuベース並びにcpu装置の異常処理方法 - Google Patents
コントローラ用cpu装置及びcpuユニット並びにcpuベース並びにcpu装置の異常処理方法 Download PDFInfo
- Publication number
- JP4026409B2 JP4026409B2 JP2002149803A JP2002149803A JP4026409B2 JP 4026409 B2 JP4026409 B2 JP 4026409B2 JP 2002149803 A JP2002149803 A JP 2002149803A JP 2002149803 A JP2002149803 A JP 2002149803A JP 4026409 B2 JP4026409 B2 JP 4026409B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- power interruption
- interruption information
- cpu unit
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Multi Processors (AREA)
Description
【発明の属する技術分野】
この発明は、コントローラ用CPU装置及びCPUユニット並びにCPUベース並びにCPU装置の異常処理方法に関するものである。
【0002】
【従来の技術】
ファクトリーオートメーション(FA)の制御装置として、プログラマブルコントローラ(PLC)が用いられている。このPLCは、複数のユニットから構成される。すなわち、電源供給源の電源ユニット,PLC全体の制御を統率するCPUユニット,FAの生産装置や設備装置の適所に取り付けたスイッチやセンサの信号を入力する入力ユニット,アクチュエータなどに制御出力を出す出力ユニット,通信ネットワークに接続するための通信ユニットなどの各種のユニットを適宜組み合わせて構成される。
【0003】
さらに、上記した各ユニットは、ベースの上に実装される。そして、係るベース上に設置できるユニットの数はベースによって決まっている。従って、許容数以上のユニットを連結しようとした場合には、増設用のベースを用意するとともに、その増設用のベース上に必要なユニットをセットした増設装置を設け、その増設装置と基本となるCPUユニットを備えたCPU装置を増設ケーブルで連結する。そして、その増設ケーブル(I/Oバス)を介して情報の送受を行い、1つのコントローラとして制御するようになっている。
【0004】
係る増設装置を備えたシステムの一例を示すと、図1のようなものがある。すなわち、CPU装置1を構成するベース上には、CPUユニット2や電源ユニット3その他の各種のユニットが実装される。また、増設装置4a,4b,4cを構成するベースには、それぞれ電源ユニット3a,3b,3cが実装されるとともに、図示省略するがI/Oユニットその他の各種ユニットが実装される。そして、電源ユニット3,3a,3b,3cには、外部電源6,6a,6b,6cが接続され、その外部電源6,6a,6b,6cからの電力供給を受けて、CPU装置1並びに各増設装置4a,4b,4cに対する電源電圧を生成する。
【0005】
また、CPU装置1並びに各増設装置4a,4b,4cは、増設ケーブル(I/Oバス)5により接続され、情報の送受が可能となっている。さらに、増設装置4a,4b,4cに搭載された各電源ユニット3a,3b,3cは、電断情報用信号線7が接続され、この電断情報用信号線7は、ワイヤードORにてCPUユニット2のCPUリセットポート2aに接続している。なお、実際には、この電断情報用信号線7は、増設ケーブル5の中の1つの信号線として提供される。そして、各電源ユニット3a,3b,3cに外部電源6a,6b,6cから正しく電源供給されている場合には、電断情報用信号線7に対してON(HIGH)を出力し、電断するとLOWに落ちてOFFするようになる。
【0006】
従って、接続された全ての増設装置4a,4b,4cの電源ユニット3a,3b,3cに電源が投入されると、電断情報用信号線7の出力先であるCPUユニット2のCPUリセットポート2aはONとなり、少なくとも1つの増設ユニットで電断を生じるとCPUリセットポート2aはOFFとなる。そして、CPUリセットポート2aへの入力がOFFのときにCPUリセットをかけるようにしている。
【0007】
CPUユニット2の処理アルゴリズムは、図2に示すフローチャートのようになっている。すなわち、CPU装置1の電源が投入されると(ST1)、CPUユニット2も稼動し、CPUリセットポート2aがONであると、ステップ3に進み、CPU装置1や各増設装置4a,4b,4cに実装されたI/Oを認識する(ST3)。そして、ユーザプログラムの実行(ST4)並びに周辺サービス処理(ST5)をサイクリックに実行する。このフローチャートでは示していないが、I/Oリフレッシュ処理ももちろん行う。
【0008】
そして、係るサイクリックな運転中に増設装置4a,4b,4cで電断が生じると、上記した如くCPUリセットポート2aに電断信号が入力されるので、所定の電断処理を行った(ST6)後、自己リセット,I/Oリセットを行う(ST7)。その後、ステップ2に戻る。従って、電断状態が続くと、ステップ2の状態が続き、CPUユニット2はその後の処理ができずに止まった状態となる。
【0009】
このように、少なくとも1つの増設装置4a,4b,4cで電断が生じると、CPUユニット2は処理を停止することにより、システムが誤動作することを阻止し、安全が確保できる。
【0010】
【発明が解決しようとする課題】
しかしながら、上記した従来のシステムでは、以下に示す問題がある。すなわち、上記したように従来のPLCシステムでは誤動作を防止するため、全ての増設装置に電源が供給されないと、CPUユニットにリセットがかかり、システムが起動しない。これは、安全の観点から見ると好ましいが、CPUユニットに外部からアクセスできず、周辺ツールを使ってPLCシステムの状態を見ることができないという不便を生じる。
【0011】
そのため、ユーザがシステムを立ち上げる際にどれか1つでも増設装置4a,4b,4cの電源を入れ忘れると、システムが起動せず、CPUユニットにアクセスできないので、ユーザから見た場合、何が原因で起動しないのかが分からない。つまり、上記したように電源の投入のし忘れその他の電断で動作しないのか、CPUユニット2自体が故障して動作不能になっているのか等の原因が特定できず、原因究明のための無駄な調査等が発生するという保守上の問題があった。
【0012】
この発明は、増設装置が電断を生じた場合でも、CPUユニット(CPU装置)は非制御系の周辺サービス処理を実行でき、非制御情報を外部に提供可能にし、例えば、増設装置の電断でCPUユニットの処理が停止しているのか、それ以外の原因で停止しているかなどをツール装置を用いて外部から認識することができるコントローラ用CPU装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
この発明によるコントローラ用CPU装置は、ユーザプログラムの演算処理並びに周辺処理をサイクリックに実行可能なCPUユニットと、前記増設装置の電断情報を取得するとともに、前記増設装置が電断したことを前記CPUユニットに通知する電断情報通知手段とを備えた。そして、前記通知は、起動時は電断情報を送ることにより行い、前記サイクリックに処理を実行する運転時は前記CPUユニットに設けたCPUリセットポートへリセット信号を入力することにより行うように構成し、前記CPUユニットは、起動時に前記電断情報を取得した場合には、前記演算処理は行わずに前記周辺処理を実行する機能を備えるようにした。
【0014】
なお、電断情報の通知は、実施の形態では、I/Oバスを介して行っているが、その他のバスや、各種の通信回線を用いて行うことができる。要は、リセット信号のようにハード的な割り込み処理ではなく、ソフトウエアの処理によりコマンドその他の情報としてCPUユニットに渡すことができ、CPUユニット側でその電断情報に基づいて、所定の処理ができるようになっていればよい。
【0015】
この発明では、起動時に増設装置が電断を生じている場合には、CPUリセットポートへリセット信号を入力することなく、I/Oバス等を介して電断情報として通知するようにしたため、リセット処理が行われて処理が停止することはない。しかも、係る場合には周辺処理が実行されるため、例えばツールと通信を行い、ツールに対して電断情報を通知したり、電断していることを表示手段に表示したり、その他の周辺処理を行うことができる。そして、演算処理は行わないので、安全性は確保される。もちろん、運転時に増設装置に電断を生じた場合には、CPUリセットポートにリセット信号が入力されるため、通常のリセット処理が行われる。
【0016】
前記増設装置が複数存在する場合に、前記電断情報の取得は、前記増設装置毎に個々に接続した電断情報用信号線を介して取得することにより、電断した増設装置を特定可能に構成することができる。また、前記増設装置が複数存在する場合に、前記電断情報の取得は、複数の前記増設装置を1本の電断情報信号線を介して取得することにより、複数の前記増幅装置のうち少なくとも1つが電断した場合に、電断したと判断するように構成することもできる。
【0017】
前者の場合には、電断した増設装置まで特定できるので、保守をする上で便利となる。そして、第2の実施の形態で実現されている。また、後者の場合には、電断したことを確実に通知することができるとともに、配線が少なく、簡易な構成で済む。そして、第1の実施の形態で実現されている。
【0018】
また、本発明に係るCPUユニットは、増設装置と接続されてコントローラを構成するCPU装置用のCPUユニットであって、ユーザプログラムの演算処理並びに周辺処理をサイクリックに実行する機能と、CPUリセットボートを備える。そして、前記増設装置の電断の取得は、前記CPUリセットポートに入力されたリセット信号を検知することと、起動時にソフトウェア処理に基づいて電断情報を取得することにより行うように構成し、前記CPUリセットポートにリセット信号が入力された場合には、割り込み処理によるリセット処理がされて、前記演算処理並びに前記周辺処理が停止され、前記電断情報を取得した場合には、前記演算処理は行わずに前記周辺処理を実行する機能を備えるようにした。
【0019】
また、本発明に係るCPUベースは、増設装置と接続されてコントローラを構成するCPU装置を構成する各ユニットを実装するためのCPUベースであって、前記増設装置とデータの送受を行うためのインタフェースと、前記増設装置の電断情報を取得するとともに、前記増設装置が電断したことをCPUユニットに通知する電断情報通知手段とを備え、前記通知は、起動時はCPUユニットに対して電断情報を送ることにより行い、前記CPUユニットが演算処理並びに周辺処理をサイクリックを実行する運転時は、そのCPUユニットに設けたCPUリセットポートへリセット信号を入力することにより行うように構成した。ここで、インタフェースは、例えば実施の形態で言うと、増設ケーブルを接続するための端子等である。
【0020】
さらに、本発明に係るCPU装置の電断処理方法は、増設装置と接続されてコントローラを構成するCPU装置における前記増設装置の電断時の処理方法である。そして、前記CPU装置には、少なくともユーザプログラムの演算処理並びに周辺処理をサイクリックに実行可能なCPUユニットと、前記増設装置の電断情報を取得するとともに、前記増設装置が電断したことを前記CPUユニットに通知する電断情報通知手段とを備え、前記CPUユニットが、前記サイクリックに処理を実行する運転中に前記電断情報通知手段が前記増設装置の電断を検知した場合には、その電断情報通知手段が、前記CPUユニットに設けたCPUリセットポートへリセット信号を入力し、そのリセット信号の入力を受けた前記CPUユニットは、割り込み処理によるリセット処理がされて、前記演算処理並びに前記周辺処理を停止し、前記CPUユニットが起動処理時に、前記増設装置に電断が生じた場合には、その電断を前記電断情報通知手段から電断情報として前記CPUユニットが取得し、次いで、その電断情報を取得した前記CPUユニットは、前記演算処理は行わずに前記周辺処理を実行するものである。
【0021】
そして、前記電断情報は、前記CPUユニットからのリクエストに応じて、前記電断情報通知手段が送ることで前記CPUユニットが取得するようにすることができる。
【0022】
なお、本発明における電断情報通知手段は、実施の形態では電断情報受送信部17に対応する。そして、電断情報通知手段は、CPUベースに実装されるものでもよいし、CPUユニットその他と一体に形成されるものでも良い。さらに、独立したユニットとして実装することも可能である。
【0023】
【発明の実施の形態】
図3は、本発明の第1の実施の形態を示している。すなわち、CPU装置10は、CPUベース25上にCPUユニット11や電源ユニット12その他の各種のユニットが実装されて構成される。CPUベース25には、増設インタフェース27を備え、この増設インタフェース27に増設ケーブル15を接続する。
【0024】
そして、このCPU装置10は、この増設ケーブル15を介して増設装置13a,13b,13cと接続される。これら各増設装置13a,13b,13cは、それぞれ増設用ベース26a,26b,26c上に電源ユニット12a,12b,12cが実装されるとともに、図示省略するがI/Oユニットその他の各種ユニットが実装されて構成される。そして、この増設ベース26a,26b,26cには、増設インタフェース27a,27b,27cを有し、この増設インタフェース27a,27b,27cに増設ケーブル15を接続する。
【0025】
また、電源ユニット12,12a,12b,12cには、外部電源14,14a,14b,14cが接続され、その外部電源14,14a,14b,14cからの電力供給を受けて、CPU装置10並びに各増設装置13a,13b,13cに対する電源電圧を生成する。
【0026】
増設装置13a,13b,13cに搭載された各電源ユニット12a,12b,12cは、各ベース上に実装されたユニットに対して電源供給する機能とともに、電断情報を出力する機能を有する。この電断情報は、各電源ユニット12a,12b,12cに対して電源14a,14b,14cから正しく電源供給されている場合には、ON(HIGH)を出力し、電断するとLOWに落ちてOFFするようになる。そして、係る電断情報は、電断情報用信号線16を介してCPU装置10へ伝達されるようになっている。そして、本実施の形態では、各増設装置13a,13b,13cからの電断情報用信号線16は、ワイヤードOR形式で接続し、実際には増設ケーブル15の中に実装する。また、この増設ケーブル15は、I/Oバスや、後述するCPUユニット11から各増設装置13a,13b,13cに対して送られるI/Oリセット信号用の信号線も配線されている。なお、上記した構成は、基本的に従来と同様であるので、その詳細な説明を省略する。
【0027】
ここで本発明では、CPU装置10に電断情報受送信部17を設け、上記電断情報用信号線16をこの電断情報受送信部17に接続する。これにより、電断情報受送信部17は、増設装置13a,13b,13cの電断の有無情報を取得できる。そして、この電断情報受送信部17を介してリセット信号がCPUユニット11のCPUリセットポート11aに与えられるようにしている。これにより、従来のように電断情報が直接CPUリセットポート11aに入力されることは無いので、電断が発生したからといって、必ずしもCPUリセットが起動される構成では無くなる。
【0028】
そして、電断情報受送信部17と、CPUユニット11の接続関係は、図4(a)に示すようになっている。すなわち、電断情報受送信部17は、CPUリセットポート11aに接続され、従来と同様にCPUリセットポートに対してCPUリセット信号を入力する機能を有する。さらに、本実施の形態では、電断情報受送信部17は、I/Oバス18にも接続され、このI/Oバス18を経由して電断情報をCPUユニット11に送信することができるようになっている。そして、起動時は、I/Oバス18経由で電断情報の通知を行い、システムの運転時には従来と同様にCPUリセットポート11aに対してCPUリセット信号を与えるようにしている。
【0029】
なお、起動時か否かの判断は、電源投入直後或いは投入後一定期間の間は起動時と判断し、たとえ電断情報を増設装置13a,13b,13cから受信したとしてもCPUリセットポート11aに対してCPUリセット信号を出力しないようにすることにより実現できる。また、運転開始するとCPUユニット11からは、I/Oバス18を介してI/Oユニットとの間でI/Oデータの送受が行われる。そこで、係るI/Oデータの送受を監視し、I/Oデータが送信されていれば運転中と判断することもできる。もちろん、CPUユニット11から電断情報受送信部17に対して正常に起動して運転中であることを通知するようにしてもよい。また、起動時の電断情報の通知は、本実施の形態ではCPUユニット11からのアクセスに対するレスポンスとして出力することにより行う。
【0030】
さらに、この電断情報受送信部17は、運転中の電断に伴うCPUユニット11から出力されるI/Oリセット信号を受け取り、I/Oリセット信号線19(これも増設ケーブル15内に実装されている)を介して各増設装置13a,13b,13cのI/Oに対してI/Oリセット信号を送る機能を有する。
【0031】
そして、この電断情報受送信部17は、例えばICにより形成され、適宜のユニット内に実装された状態で、CPU装置10用のベース上に実装される。ここで、適宜のユニットとしては、例えばCPUユニットでも良いし、CPUユニットを複数用いた多重化システムで用いられる複数CPUユニットを同期制御する特殊ユニットでも良い。なお、電断情報受送信部17は、CPUベース25に直接実装されても良い。
【0032】
また、比較のために対応する従来の構成を示すと、図4(b)のようになる。すなわち、増設の電断信号は、起動時並びに運転時に関係無く、直接CPUユニット2のCPUリセットポート2aに与えられる。そして、I/Oバスを経由して電断情報がCPUユニット2に与えられることはない。
【0033】
そして、CPUユニット11の処理アルゴリズムは、図5に示すフローチャートのようになっている。すなわち、CPU装置10の電源が投入されると(ST11)、CPUユニット11も稼動し、増設電断ポート、つまり電断情報受送信部17にアクセスし(ST12)、増設装置13a,13b,13cの電断の有無を確認する(ST13)。
【0034】
そして、増設装置13a,13b,13cに電断を生じている場合には、起動時であるためI/Oバス18経由で電断情報を取得するので、CPUリセット処理は行われず、CPUユニット12は動作し続け、周辺サービスを実行する(ST14)。これにより、例えばツール20から要求を受けると、それに対するレスポンスを返すことが可能となるので、例えば電断状態の有無の問い合わせに対しては、電断発生中をレスポンスとして返すことができる。よって、ユーザは、ネットワークを介してツール20とCPUユニット11を連係させることにより、現場に行くことなく状況を把握することができる。さらに、運転が停止している原因(CPUユニットの故障,増設装置の電断など)を容易に把握することができる。また、原因の特定の効果を得るためには、ツール20は必ずしもネットワーク経由でCPUユニット11と接続する必要は無く、直接接続してももちろん良い。
【0035】
また、周辺サービス処理としては、上記したツールに対するレスポンスに限ることは無く、例えば、図3に示す電断表示装置21に対して、電断発生中であることを出力することもできる。この出力は、例えばランプの点灯であったり、メッセージの出力であったりする。
【0036】
一方、電断が発生しておらず、各増設装置13a,13b,13cが正常に動作している場合には、CPU装置10や各増設装置13a,13b,13cに実装されたI/Oを認識する(ST5)。そして、ユーザプログラムの実行(ST6)並びに周辺サービス処理(ST7)をサイクリックに実行する。このフローチャートでは示していないが、I/Oリフレッシュ処理ももちろん行う。
【0037】
そして、係るサイクリックな運転中に増設装置13a,13b,13cで電断が生じると、上記した如く電断情報受送信部17に電断情報が与えられる。すると、電断情報受送信部からCPUリセットポート11aにCPUリセット信号が入力されるので、所定の電断処理を行った(ST18)後、自己リセット,I/Oリセットを行う(ST19)。その後、ステップ12に戻る。なお、電断処理は、例えば、「メモリの退避処理」や「プログラムの中断処理」などがある。
【0038】
図6は、本発明の第2の実施の形態を示している。本実施の形態では第1の実施の形態を基本とし、各増設装置13a,13b,13cからの電断情報を伝達する電断情報用信号線16a,16b,16cを用意し、個々に並列的に電断情報送受信部17に与えるようにしている。つまり、電断情報送受信17には、個々の増設装置13a,13b,13cの電断情報が与えられる。従って、具体的にどの増設装置が電断を生じているかを容易にすることができる。なお、その他の構成並びに作用効果は、第1の実施の形態と同様であるので、対応する部材は同一符号を付し、その詳細な説明を省略する。
【0039】
【発明の効果】
以上のように、増設装置が電断を生じた場合でも、CPUユニット(CPU装置)は非制御系の周辺サービス処理を実行でき、電断情報その他の非制御情報を外部に提供することができる。
【図面の簡単な説明】
【図1】従来例を示す図である。
【図2】従来の装置の機能を説明するフローチャートである。
【図3】本発明の第1の実施の形態を示す図である。
【図4】第1の実施の要部を示す形態を説明する図である。
【図5】第1の実施の形態の機能を説明するフローチャートである。
【図6】第2の実施の形態の機能を説明する図である。
【符号の説明】
10 CPU装置
11 CPUユニット
11a CPUリセットポート
12,12a,12b,12c 電源ユニット
13a,13b,13c 増設装置
14,14a,14b,14c 外部電源
15 増設ケーブル
16,16a,16b,16c 電断情報用信号線
17 電断情報受送信部
18 I/Oバス
19 I/Oリセット信号線
20 ツール
21 電断表示装置
Claims (7)
- 増設装置と接続されてコントローラを構成するCPU装置であって、
ユーザプログラムの演算処理並びに周辺処理をサイクリックに実行可能なCPUユニットと、
前記増設装置の電断情報を取得するとともに、前記増設装置が電断したことを前記CPUユニットに通知する電断情報通知手段とを備え、
前記通知は、起動時は電断情報を送ることにより行い、前記サイクリックに処理を実行する運転時は前記CPUユニットに設けたCPUリセットポートへリセット信号を入力することにより行うように構成し、
前記CPUユニットは、起動時に前記電断情報を取得した場合には、前記演算処理は行わずに前記周辺処理を実行する機能を備えたことを特徴とするコントローラ用CPU装置。 - 前記増設装置が複数存在する場合に、前記電断情報の取得は、前記増設装置毎に個々に接続した電断情報用信号線を介して取得することにより、電断した増設装置を特定可能としたことを特徴とする請求項1に記載のコントローラ用CPU装置。
- 前記増設装置が複数存在する場合に、前記電断情報の取得は、複数の前記増設装置を1本の電断情報信号線を介して取得することにより、複数の前記増幅装置のうち少なくとも1つが電断した場合に、電断したと判断するようにしたことを特徴とする請求項1に記載のコントローラ用CPU装置。
- 増設装置と接続されてコントローラを構成するCPU装置用のCPUユニットであって、ユーザプログラムの演算処理並びに周辺処理をサイクリックに実行する機能と、CPUリセットボートを備え、
前記増設装置の電断の取得は、前記CPUリセットポートに入力されたリセット信号を検知することと、起動時にソフトウェア処理に基づいて電断情報を取得することにより行うように構成し、
前記CPUリセットポートにリセット信号が入力された場合には、割り込み処理によるリセット処理がされて、前記演算処理並びに前記周辺処理が停止され、
前記電断情報を取得した場合には、前記演算処理は行わずに前記周辺処理を実行する機能を備えたことを特徴とするCPUユニット。 - 増設装置と接続されてコントローラを構成するCPU装置を構成する各ユニットを実装するためのCPUベースであって、
前記増設装置とデータの送受を行うためのインタフェースと、
前記増設装置の電断情報を取得するとともに、前記増設装置が電断したことをCPUユニットに通知する電断情報通知手段とを備え、
前記通知は、起動時はCPUユニットに対して電断情報を送ることにより行い、前記CPUユニットが演算処理並びに周辺処理をサイクリックを実行する運転時は、そのCPUユニットに設けたCPUリセットポートへリセット信号を入力することにより行うように構成したことを特徴とするCPUベース。 - 増設装置と接続されてコントローラを構成するCPU装置における前記増設装置の電断時の処理方法であって、
前記CPU装置には、少なくともユーザプログラムの演算処理並びに周辺処理をサイクリックに実行可能なCPUユニットと、前記増設装置の電断情報を取得するとともに、前記増設装置が電断したことを前記CPUユニットに通知する電断情報通知手段とを備え、
前記CPUユニットが、前記サイクリックに処理を実行する運転中に前記電断情報通知手段が前記増設装置の電断を検知した場合には、その電断情報通知手段が、前記CPUユニットに設けたCPUリセットポートへリセット信号を入力し、
そのリセット信号の入力を受けた前記CPUユニットは、割り込み処理によるリセット処理がされて、前記演算処理並びに前記周辺処理を停止し、
前記CPUユニットが起動処理時に、前記増設装置に電断が生じた場合には、その電断を前記電断情報通知手段から電断情報として前記CPUユニットが取得し、
次いで、その電断情報を取得した前記CPUユニットは、前記演算処理は行わずに前記周辺処理を実行することを特徴とするCPU装置の電断処理方法。 - 前記電断情報は、前記CPUユニットからのリクエストに応じて、前記電断情報通知手段が送ることで前記CPUユニットが取得するようにしたことを特徴とする請求項6に記載のCPU装置の電断処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002149803A JP4026409B2 (ja) | 2002-05-23 | 2002-05-23 | コントローラ用cpu装置及びcpuユニット並びにcpuベース並びにcpu装置の異常処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002149803A JP4026409B2 (ja) | 2002-05-23 | 2002-05-23 | コントローラ用cpu装置及びcpuユニット並びにcpuベース並びにcpu装置の異常処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003345733A JP2003345733A (ja) | 2003-12-05 |
JP4026409B2 true JP4026409B2 (ja) | 2007-12-26 |
Family
ID=29767851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002149803A Expired - Lifetime JP4026409B2 (ja) | 2002-05-23 | 2002-05-23 | コントローラ用cpu装置及びcpuユニット並びにcpuベース並びにcpu装置の異常処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4026409B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7099050B2 (ja) | 2018-05-29 | 2022-07-12 | セイコーエプソン株式会社 | 回路装置、電子機器及び移動体 |
-
2002
- 2002-05-23 JP JP2002149803A patent/JP4026409B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003345733A (ja) | 2003-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7813813B2 (en) | Safety unit, controller system, connection method of controllers, control method of the controller system and monitor method of the controller system | |
JP4893931B2 (ja) | セーフティ・コントローラ | |
US7269465B2 (en) | Control system for controlling safety-critical processes | |
KR100689323B1 (ko) | 필드버스 네트워크 다중화 시스템 | |
US7933663B2 (en) | Safety master | |
JP7225689B2 (ja) | モータ制御装置 | |
JP6252102B2 (ja) | 電子機器および電子機器用モジュール | |
US10962959B2 (en) | Relay, control method, and non-transitory computer-readable recording medium for power supply control | |
JP3049651B2 (ja) | マルチcpu装置 | |
JP2013201664A (ja) | 冗長通信装置 | |
JP4026409B2 (ja) | コントローラ用cpu装置及びcpuユニット並びにcpuベース並びにcpu装置の異常処理方法 | |
JP4950617B2 (ja) | 空調管理装置、空調管理方法および空調管理プログラム | |
JP4061489B2 (ja) | フィールドバスシステムの通信速度制御方法 | |
US20200210201A1 (en) | Information processing system and relay device | |
US7069478B1 (en) | Safety device for a stored-program control | |
JP4788597B2 (ja) | プログラマブルコントローラ二重化システム | |
JP4166932B2 (ja) | モータ制御システム及びその通信用子局 | |
JPH1011177A (ja) | リモート電源制御システム | |
JP5353273B2 (ja) | プロセッサ周辺回路 | |
JP3804224B2 (ja) | 通信装置および制御システム | |
JPH09198334A (ja) | データ伝送システムの障害管理方法 | |
JPH11136848A (ja) | 過電流保護回路および通信装置 | |
JP2003150244A (ja) | 出力機器用装置 | |
JP2005122592A (ja) | 分散型制御装置 | |
JPH0282345A (ja) | マルチプロセッサシステムの暴走停止方法及びその方法を用いた装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071001 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4026409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |