JP7099050B2 - 回路装置、電子機器及び移動体 - Google Patents

回路装置、電子機器及び移動体 Download PDF

Info

Publication number
JP7099050B2
JP7099050B2 JP2018102169A JP2018102169A JP7099050B2 JP 7099050 B2 JP7099050 B2 JP 7099050B2 JP 2018102169 A JP2018102169 A JP 2018102169A JP 2018102169 A JP2018102169 A JP 2018102169A JP 7099050 B2 JP7099050 B2 JP 7099050B2
Authority
JP
Japan
Prior art keywords
data
circuit
register
volatile memory
access control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018102169A
Other languages
English (en)
Other versions
JP2019207525A (ja
Inventor
昌彦 三浦
悠一 日和佐
弘典 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018102169A priority Critical patent/JP7099050B2/ja
Priority to CN201910446058.1A priority patent/CN110543379B/zh
Priority to US16/423,265 priority patent/US11474711B2/en
Publication of JP2019207525A publication Critical patent/JP2019207525A/ja
Application granted granted Critical
Publication of JP7099050B2 publication Critical patent/JP7099050B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/1056—Updating check bits on partial write, i.e. read/modify/write
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、回路装置、電子機器及び移動体等に関する。
異常検出を行う回路装置の従来技術としては例えば特許文献１に開示される技術がある。特許文献１の回路装置では、異常を検出する検出回路が、基準データを保持する基準保持回路と、基準データと実質的に等しい等価データを保持する等価保持回路と、基準データと等価データを比較する比較回路を有する。そして検出回路は、比較回路の比較結果に基づいて、基準データが異常であるか否かを表す検出信号を生成する。具体的には特許文献１の回路装置では、外部の処理装置からシステムインターフェース回路を介して入力された基準データを基準保持回路に保持し、当該基準データと等価データとを比較することで異常検出を行う。
特開２０１０－１２７８２９号公報
このような回路装置では、外部の不揮発性メモリーに記憶されるデータをレジスターに書き込むリフレッシュ動作が行われる。このリフレッシュ動作は、不揮発性メモリーに対するアクセス制御を行うアクセス制御回路により実現される。しかしながら、不揮発性メモリーやアクセス制御回路に故障が発生したり、アクセス制御を行う信号線に断線等の接続不良が発生すると、リフレッシュ動作が正常に実行されなくなってしまい、回路装置の誤動作等を招いてしまう。
本発明の一態様は、レジスターと、不揮発性メモリーに対するアクセス制御を行い、前記不揮発性メモリーに記憶される回路装置の設定データを前記レジスターにロードするアクセス制御回路と、エラー検出回路と、を含み、前記アクセス制御回路は、前記不揮発性メモリーに記憶される前記設定データを前記レジスターにリロードするリフレッシュ動作を行い、前記エラー検出回路は、前記レジスターにリロードされた比較用データを、前記レジスターから読み出し、読み出された前記比較用データと前記比較用データの期待値とを比較し、比較結果に基づいて前記アクセス制御のエラー検出を行う回路装置に関係する。
また本発明の一態様では、前記アクセス制御回路は、前記アクセス制御のエラーが検出されたときに、前記リフレッシュ動作を停止してもよい。
また本発明の一態様では、外部デバイスが出力した外部デバイス設定データが入力されるインターフェース回路と、前記アクセス制御回路が前記不揮発性メモリーから読み出した前記設定データ、及び、前記インターフェース回路に入力された前記外部デバイス設定データのいずれかを選択して前記レジスターに出力するセレクターと、を含み、前記セレクターは、前記アクセス制御のエラーが検出されたときに、前記インターフェース回路に入力された前記外部デバイス設定データを選択してもよい。
また本発明の一態様では、エラー検出信号を前記外部デバイスに出力するエラー出力端子を含み、前記レジスターは、エラーステータス情報を記憶し、前記インターフェース回路は、前記エラーステータス情報を前記外部デバイスに出力してもよい。
また本発明の一態様では、前記比較用データは、前記不揮発性メモリーへの前記設定データの書き込み回数に応じて異なった値に設定されるデータであってもよい。
また本発明の一態様では、前記エラー検出回路は、前記比較用データと前記比較用データの期待値とが、複数回、不一致であると判定した場合に、前記アクセス制御のエラーが発生したと判断してもよい。
また本発明の一態様では、前記不揮発性メモリーは、前記比較用データとして第１の比較用データを記憶し、前記設定データとして第１の設定データ～第ｋの設定データ（ｋは２以上の整数）を記憶し、前記アクセス制御回路は、前記リフレッシュ動作において、前記第１の比較用データを前記不揮発性メモリーから前記レジスターにリロードし、前記第１の比較用データがリロードされた後に、前記第１の設定データ～前記第ｋの設定データを前記不揮発性メモリーから前記レジスターにリロードし、前記エラー検出回路は、前記レジスターにリロードされた前記第１の比較用データと前記第１の比較用データの期待値とを比較してもよい。
また本発明の一態様では、前記不揮発性メモリーは、第２の比較用データを記憶し、前記アクセス制御回路は、前記リフレッシュ動作において、前記第１の設定データ～前記第ｋの設定データがリロードされた後に、前記第２の比較用データを前記不揮発性メモリーから前記レジスターにリロードし、前記エラー検出回路は、前記レジスターにリロードされた前記第２の比較用データと前記第２の比較用データの期待値とを比較してもよい。
また本発明の一態様では、前記不揮発性メモリーは、前記比較用データとして、第１のデータと、前記第１のデータとは値が異なる第２のデータとを記憶し、前記アクセス制御回路は、前記リフレッシュ動作である第１のリフレッシュ動作では、前記不揮発性メモリーから前記レジスターに前記第１のデータをリロードし、前記第１のリフレッシュ動作の後の第２のリフレッシュ動作では、前記不揮発性メモリーから前記レジスターに前記第２のデータをリロードし、前記エラー検出回路は、前記第１のデータが前記レジスターにリロードされたときは、前記第１のデータと前記第１のデータの期待値とを比較し、前記第２のデータが前記レジスターにリロードされたときは、前記第２のデータと前記第２のデータの期待値とを比較してもよい。
また本発明の一態様では、電気光学パネルを駆動する駆動回路を含み、前記設定データは、前記電気光学パネルの駆動用の設定データを含んでもよい。
また本発明の他の態様は、上記に記載の回路装置を含む電子機器に関係する。
また本発明の他の態様は、上記に記載の回路装置を含む移動体に関係する。
本実施形態の回路装置の構成例。 本実施形態の回路装置の詳細な構成例。 本実施形態の回路装置の表示ドライバーへの適用例。 比較用データの一例。 本実施形態の回路装置の動作説明図。 本実施形態の回路装置の動作説明図。 エラー検出手法の変形例の説明図。 エラー検出手法の変形例の説明図。 本実施形態の電子機器の構成例。 本実施形態の移動体の構成例。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
１．回路装置
図１に本実施形態の回路装置１０の構成例を示す。集積回路装置（ＩＣ）である回路装置１０は、アクセス制御回路２０とレジスター３０とエラー検出回路４０を含む。また回路装置１０は、インターフェース回路５０や、不揮発性メモリー７０を含むことができる。なお不揮発性メモリー７０は回路装置１０の外部に設けられる外部メモリーであってもよい。
レジスター３０は、各種のデータを記憶するものであり、例えばフリップフロップ回路又はＲＡＭ（Random access memory）などにより実現できる。アクセス制御回路２０は、不揮発性メモリー７０に対するアクセス制御を行う回路である。アクセス制御は、不揮発性メモリー７０からのデータの読み出し制御や不揮発性メモリー７０へのデータの書き込み制御などである。具体的にはアクセス制御回路２０は、不揮発性メモリー７０に記憶される回路装置１０の設定データをレジスター３０にロードする制御を行う。例えば回路装置１０への電源投入時に、アクセス制御回路２０は、不揮発性メモリー７０に記憶される設定データを読み出して、レジスター３０に書き込むロード動作を行う。設定データは、回路装置１０の動作や状態を設定するためのデータである。例えば設定データは、回路装置１０の動作を指示するコマンドの設定データであり、後述の図２のコマンドレジスター３２に書き込まれるデータなどである。例えば設定データは、回路装置１０が有する回路ブロックの動作シーケンスや動作パラメーターを設定するデータを含むことができる。具体的には設定データは、電源投入後に回路ブロックがどのように動作するかの動作シーケンスを指示するデータや、回路ブロックに対して発行されるコマンドの設定データや、回路ブロックが生成する電圧や電流の値を設定するデータなどを含むことができる。
エラー検出回路４０は、回路装置１０のエラー検出を行う回路であり、回路装置１０の異常状態などの故障状態を検出する。具体的にはエラー検出回路４０は不揮発性メモリー７０のアクセス制御のエラー検出を行う。アクセス制御のエラー検出は、アクセス制御回路２０によるアクセス制御に異常がないかを検出するものである。アクセス制御のエラーは、例えばオートリフレッシュの故障である。オートリフレッシュの故障は、オートリフレッシュを行うアクセス制御回路２０や不揮発性メモリー７０の故障や、アクセス制御の信号線の断線等の接続不良により、不揮発性メモリー７０からの設定データであるレジスター値を、定期的にレジスター３０にリロードできなくなる状態である。エラー検出回路４０は、このようなアクセス制御のエラーであるオートリフレッシュの故障の検出を行う。
インターフェース回路５０は、外部デバイス１００との通信のインターフェース処理を行う回路である。インターフェース回路５０は、例えばＳＰＩ（Serial Peripheral Interface）やＩ２Ｃ（Inter-Integrated Circuit）などのシリアルインターフェース回路により実現できる。或いはインターフェース回路５０は、ＬＶＤＳ（Low voltage differential signaling）と呼ばれる差動信号を用いた回路により実現してもよい。外部デバイス１００からのデータは、インターフェース回路５０を介して外部デバイス１００から回路装置１０に入力される。外部デバイス１００へのデータは、インターフェース回路５０を介して回路装置１０から外部デバイス１００に出力される。外部デバイス１００は後述する図３の表示コントローラー１１０などであり、例えばホストとなるＭＰＵ（Micro-Processor Unit）などである。インターフェース回路５０は、例えば外部デバイス１００との間でのＭＰＵインターフェースを実現する。
不揮発性メモリー７０は、不揮発性の記憶装置であり、電源が非供給でもデータを保持して記憶できる装置である。不揮発性メモリー７０は、複数のワード線と、複数のビット線と、複数のメモリーセルを有する。アクセス制御回路２０は、ワード線を選択するワード線選択回路と、メモリーセルからのデータの読み出し制御を行う読み出し制御回路と、メモリーセルへのデータの書き込み制御を行う書き込み制御回路を含むことができる。読み出し制御回路は、ビット線に接続されたセンスアンプを含む。アクセス制御回路２０がワード線の選択動作を行うことにより、ワード線に接続されたメモリーセルに記憶されたデータに対応する信号がビット線に出力される。不揮発性メモリー７０は、例えばＯＴＰ（One Time Programmable）のデバイスである。不揮発性メモリー７０としては、例えばＦＡＭＯＳ（Floating gate Avalanche injection MOS）などを用いることができる。ＦＡＭＯＳは、アバランシェ注入により電荷を浮遊ゲートに蓄積する方式のメモリーである。或いは不揮発性メモリー７０は、データの電気的な消去が可能なＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）であってもよい。或いは不揮発性メモリー７０は、ヒューズセルを用いたメモリーであってもよい。このタイプのメモリーでは、メモリーセルであるヒューズセルが、抵抗素子と、抵抗素子に直列接続されるセレクター素子を含む。セレクター素子は例えばＰＮ接合のダイオードである。但しセレクター素子はＭＯＳのトランジスターであってもよい。例えば抵抗素子の一端は、ビット線に接続され、抵抗素子の他端はダイオードのアノードに接続される。ダイオードのカソードはワード線に接続される。ヒューズ素子として機能する抵抗素子は、抵抗値が可変のプログラマブル抵抗である。例えば抵抗素子は、抵抗値が高いポリ抵抗と、ポリ抵抗の上層に形成され、抵抗値が低いシリサイドを有する。そしてシリサイドに大電流を流すことでシリサイドを溶断して、抵抗素子の抵抗値を低い抵抗値から高い抵抗値に変化させることで、メモリーセルであるヒューズセルにデータを記憶させる。
以上のように本実施形態の回路装置１０は、レジスター３０と、不揮発性メモリー７０に対するアクセス制御を行い、不揮発性メモリー７０に記憶される回路装置１０の設定データをレジスター３０にロードするアクセス制御回路２０と、エラー検出回路４０を含む。アクセス制御回路２０は、例えば回路装置１０への電源投入後のイニシャル動作として、不揮発性メモリー７０に記憶される設定データをレジスター３０にロードする動作を行う。不揮発性メモリー７０には、例えば回路装置１０又は回路装置１０を含む図９の電子機器３００や電気光学装置１６０の製品の検査、出荷時において、設定データが書き込まれる。前述のヒューズセルを用いた不揮発性メモリー７０の場合には、製品の検査、出荷時においてヒューズ素子の溶断が行われる。
アクセス制御回路２０は、不揮発性メモリー７０に記憶される設定データをレジスター３０にリロードするリフレッシュ動作を行う。即ち上述のように設定データをロードした後、再度、設定データをレジスター３０にロードするリフレッシュ動作を行う。リフレッシュ動作は、設定データがロードされているレジスター３０に対して、再度、設定データをロードするリロード動作を行うことで、設定データを上書きしてリフレッシュする動作ある。例えばリフレッシュ動作を定期的に行うオートリフレッシュは、突発的な外来ノイズや電源変動などによりレジスター３０のレジスター値が書き換わってしまった場合でも、定期的に不揮発性メモリー７０からレジスター値をリロードし、常に正常な状態で動作させる機構である。表示ドライバーの回路装置１０を例にとれば、１又は複数回の垂直同期期間毎にリフレッシュ動作が行われる。或いはリフレッシュ動作を不定期に行うような変形実施も可能である。例えば外部デバイス１００からの指示に基づいて、アクセス制御回路２０がリフレッシュ動作を行うようにしてもよい。
そしてエラー検出回路４０は、レジスター３０にリロードされた比較用データを、レジスター３０から読み出す。そしてエラー検出回路４０は、読み出された比較用データと比較用データの期待値とを比較し、比較結果に基づいてアクセス制御のエラー検出を行う。ここで期待値は、比較用データと同じ値を有する固定データとしてエラー検出回路４０に保持されている。具体的にはエラー検出回路４０は、比較用データと期待値の一致判定を行い、両者が一致した場合には、アクセス制御は正常であると判断し、両者が不一致である場合には、アクセス制御にエラーが発生したと判断する。例えば比較用データの期待値がエラー検出回路４０に保持されている。例えば電源が非供給でも消失しないような保持態様で期待値が保持される。具体的にはエラー検出回路４０内の組合わせ回路を用いて期待値を保持できる。この組合わせ回路は例えばＥＸＯＲと呼ばれる排他的論理和回路などに実現できる。例えば期待値がｉビット（ｉは１以上の整数）のデータである場合には、当該組合わせ回路は、各排他的論理和回路が期待値のデータの各ビットに対応して設けられる複数の排他的論理和回路を含むことができる。そして各排他的論理和回路の第１の入力は、期待値のデータの各ビットの論理レベルに対応する電圧レベルであるＬレベル又はＨレベルに設定される。そして各排他的論理和回路の第２の入力に対して、レジスター３０から読み出された設定データの各ビットの論理レベルに対応する電圧レベルが入力される。そしてエラー検出回路４０は、これらの排他的論理和回路の出力信号に基づいて、比較用データと期待値とが一致したか否かを判断し、一致した場合にはアクセス制御が正常であると判断する。一方、比較用データと期待値が不一致である場合には、アクセス制御にエラーがあったと判断する。例えばエラー検出回路４０は、アクセス制御にエラーがあったことを検出した場合には、エラー検出信号ＥＲＲを生成する。このエラー検出信号ＥＲＲは、例えばインターフェース回路５０を介して外部デバイス１００に通知される。これにより外部デバイス１００は、アクセス制御回路２０による不揮発性メモリー７０のアクセス制御にエラーが発生したことを検出できるようになる。
本実施形態では、回路装置１０の設定データを不揮発性メモリー７０からレジスター３０にリロードするリフレッシュ動作が行われる。従って、外来ノイズや電源変動等によりレジスター３０のレジスター値が書き換わるデータ化けが発生した場合にも、リフレッシュ動作を行うことにより、レジスター３０のレジスター値を適正な値にリフレッシュできる。しかしながら、不揮発性メモリー７０やアクセス制御回路２０などの回路ブロックに故障が発生したり、不揮発性メモリー７０とアクセス制御回路２０の間の信号線やアクセス制御回路２０とレジスター３０の間の信号線に断線等の接続不良が発生する場合がある。このような故障や接続不良が発生すると、リフレッシュ動作を行っても、レジスター３０のレジスター値を適正な値にリフレッシュできなくなる。従って、レジスター３０から読み出された設定データに基づいて回路装置１０を動作させた場合に、誤動作などの不具合を招いてしまう。
この点、本実施形態ではエラー検出回路４０が、レジスター３０にリロードされた比較用データと、その期待値とを比較し、比較結果に基づいてアクセス制御のエラー検出を行う。従って、不揮発性メモリー７０やアクセス制御回路２０などに故障が発生したり、信号線に断線等の接続不良が発生した場合に、これらの故障や接続不良によるアクセス制御のエラーを検出することが可能になる。そして、このアクセス制御のエラーが検出されたことを、例えばエラー検出信号ＥＲＲ等を用いて外部デバイス１００に知らせることで、このようなアクセス制御に対して適切に対処することが可能になる。
またアクセス制御回路２０は、アクセス制御のエラーが検出されたときに、リフレッシュ動作を停止する。例えばエラー検出回路４０によるアクセス制御のエラーが検出されると、アクセス制御回路２０は、不揮発性メモリー７０から設定データを読み出してレジスター３０にリロードするリフレッシュ動作を停止する。このようにすることで、エラー検出回路４０によりアクセス制御のエラーが検出された後は、レジスター３０のリフレッシュ動作は行われないようになる。従って、不揮発性メモリー７０等の故障や信号線の接続不良により、誤った設定データがレジスター３０にリロードされ、この誤った設定データに基づいて回路装置１０が誤動作してしまう事態を防止できる。なお、リフレッシュ動作の停止は、エラー検出回路４０からのエラー検出信号をアクセス制御回路２０に入力することで実現してもよい。例えばエラー検出信号がアクティブになった場合に、アクセス制御回路２０がリフレッシュ動作を停止する。或いは後述の図２のようにセレクター３６が、アクセス制御回路２０からの設定データを非選択にすることで、リフレッシュ動作を停止するようにしてもよい。或いは外部デバイス１００がエラー検出信号ＥＲＲを検知した場合、外部デバイス１００からインターフェース回路５０を介してリフレッシュ動作停止の命令をアクセス制御回路２０へ送信してもよい。
図２に本実施形態の回路装置１０の詳細な構成例を示す。図２の回路装置１０は、外部デバイス１００が出力した外部デバイス設定データである設定データＤＡＴＥＸが入力されるインターフェース回路５０と、セレクター３６を含む。設定データＤＡＴＥＸは、回路装置１０の動作や状態を外部デバイス１００により設定するためのデータである。セレクター３６は、アクセス制御回路２０が不揮発性メモリー７０から読み出した設定データＤＡＴＡＣ、及び、インターフェース回路５０に入力された外部デバイス設定データである設定データＤＡＴＡＥＸのいずれかを選択してレジスター３０に出力する。このようにしてセレクター３６により選択された設定データは、レジスター３０に書き込まれて記憶される。例えばレジスター３０は、コマンドレジスター３２とステータスレジスター３４を有し、セレクター３６により選択された設定データは、コマンドレジスター３２に書き込まれる。回路装置１０は、コマンドレジスター３２に書き込まれた設定データに基づいて動作する。例えばコマンドレジスター３２に書き込まれる設定データは、コマンドの種類を指示するデータや、コマンドのパラメーターのデータなどを含むことができる。
そしてセレクター３６は、アクセス制御のエラーが検出されたときに、インターフェース回路５０に入力された外部デバイス設定データである設定データＤＡＴＥＸを選択する。即ちセレクター３６は、外部デバイス１００からインターフェース回路５０を介して入力された設定データＤＡＴＥＸを選択して、レジスター３０に出力し、レジスター３０は、選択された設定データＤＡＴＥＸを記憶する。一方、セレクター３６は、アクセス制御のエラーが検出されていないときには、アクセス制御回路２０からの設定データＤＡＴＡＣを選択する。即ちセレクター３６は、アクセス制御回路２０により不揮発性メモリー７０から読み出された設定データＤＡＴＡＣを選択して、レジスター３０に出力し、レジスター３０は、選択された設定データＤＡＴＡＣを記憶する。例えばインターフェース回路５０が、エラー検出回路４０でのエラーの検出結果に基づいて、切り替え信号ＳＳＷを出力する。そしてセレクター３６は、切り替え信号ＳＳＷが非アクティブであるときには、アクセス制御回路２０からの設定データＤＡＴＡＣを選択する。一方、エラー検出回路４０によりエラーが検出されて、切り替え信号ＳＳＷがアクティブになると、セレクター３６は、外部デバイス１００からインターフェース回路５０に入力された設定データＤＡＴＥＸを選択する。
例えばインターフェース回路５０は、回路装置１０のパッドであるインターフェース用の端子ＴＩＦを介して、外部デバイス１００に電気的に接続される。これらのインターフェース用の端子ＴＩＦは、例えばＳＰＩやＩ２Ｃの端子である。そして外部デバイス１００は、このインターフェース用の端子ＴＩＦを介して、例えばＳＰＩやＩ２Ｃのインターフェース処理により、レジスター３０にアクセス可能になっている。例えば外部デバイス１００は、コマンドレジスター３２に設定データＤＡＴＥＸを書き込んだり、ステータスレジスター３４から回路装置１０のステータス情報を読み出すことができる。
そして本実施形態では、アクセス制御のエラーが発生したときには、アクセス制御回路２０が、不揮発性メモリー７０からの設定データＤＡＴＡＣをセレクター３６を介してレジスター３０に書き込むリフレッシュ動作を行う。一方、アクセス制御のエラーが検出されると、外部デバイス１００が設定データＤＡＴＥＸをセレクター３６を介してレジスター３０に書き込むことで、外部デバイス１００によりレジスター３０のリフレッシュ動作が行われるようになる。即ちアクセス制御回路２０によるオートリフレッシュの動作から、ＭＰＵ等により実現される外部デバイス１００によるリフレッシュ動作に切り替えられる。このようにすることで、アクセス制御のエラーが検出された場合にも、レジスター３０のレジスター値を定期的にリフレッシュする動作を継続できるようになる。従って、外来ノイズ等によりレジスター３０のレジスター値が書き換わってしまうことによる回路装置１０の誤動作を、効果的に防止できるようになる。
また回路装置１０は、エラー検出信号ＥＲＲを外部デバイス１００に出力するエラー出力端子ＴＥＲを含む。エラー出力端子ＴＥＲは回路装置１０のパッドである。このようなエラー出力端子ＴＥＲを設けることで、アクセス制御等のエラーが発生したことを外部デバイス１００に対して通知できる。そしてレジスター３０は、アクセス制御等のエラーステータス情報を記憶する。具体的にはステータスレジスター３４がエラーステータス情報を記憶する。そしてインターフェース回路５０は、エラーステータス情報を外部デバイス１００に出力する。
具体的には、エラー出力端子ＴＥＲによりエラーが発生したことを通知された外部デバイス１００は、インターフェース回路５０を介してレジスター３０にアクセスする。例えば外部デバイス１００は、エラーステータス情報のリードコマンドを発行して、ステータスレジスター３４からエラーステータス情報を読み出す。これにより外部デバイス１００は、アクセス制御のエラーが発生したことを確認できる。そして外部デバイス１００は、インターフェース回路５０、セレクター３６を介してレジスター３０にアクセスして、設定データＤＡＴＥＸをレジスター３０に書き込む。例えば外部デバイス１００はライトコマンドを発行して、設定データＤＡＴＥＸをレジスター３０に書き込む。これにより、アクセス制御回路２０に代わって、外部デバイス１００によるレジスター３０のリフレッシュ動作が実現されるようになる。即ち、オートリフレッシュの故障が検出されると、外部デバイス１００のライトコマンドの発行による定期的なリフレッシュ動作に切り替わるようになる。
なおエラー検出回路４０は、アクセス制御以外のエラー検出を行うことができる。例えば不揮発性メモリー７０やアクセス制御回路２０以外の回路ブロックの故障検出を行う。或いは、エラー検出回路４０は、内部ロジック回路のステータス異常や、ＲＧＢ同期信号の異常検出や、表示オンの設定レジスターや表示オフの設定レジスターの異常を検出する。或いは、エラー検出回路４０は、種々の信号線の接続不良や電源電圧の異常を検出する。そしてエラー検出回路４０は、このような複数のエラー要因の１つにおいてエラーが検出された場合に、エラー検出信号ＥＲＲをアクティブにする。そしてエラー検出回路４０は、発生したエラー要因を識別するための情報をステータスレジスター３４に書き込む。例えば発生したエラー要因に対応するエラーフラッグを「１」にセットして、ステータスレジスター３４に書き込む。このようにすれば、インターフェース回路５０を介してレジスター３０にアクセスした外部デバイス１００は、発生したエラーがどのようなエラー要因によるものであるかを判断できるようになる。そして外部デバイス１００は、エラー要因が、不揮発性メモリー７０のアクセス制御のエラーであると判断した場合に、アクセス制御回路２０に代わって設定データＤＡＴＥＸをレジスター３０に書き込むリフレッシュ動作を実行することになる。
図３に本実施形態の回路装置１０の表示ドライバーへの適用例を示す。図３では回路装置１０は、電気光学パネル１５０を駆動する駆動回路８０を含む。また回路装置１０は電源回路６２を含むことができる。表示ドライバーである回路装置１０と電気光学パネル１５０により電気光学装置１６０が構成される。この場合にレジスター３０に書き込まれる設定データは、電気光学パネル１５０の駆動用の設定データを含む。即ち電気光学パネル１５０の駆動動作を行うための設定データを含む。ここで電気光学パネル１５０の駆動用の設定データは、例えば電気光学パネル１５０のデータ線、走査線のライン数や画素数の情報を含む。また駆動用の設定データは、電気光学パネル１５０の駆動タイミングや制御方式を設定するためのデータや、階調電圧のガンマ特性の設定用のデータや、電源回路６２が生成する電源電圧の設定データなどを含むことができる。電源電圧の設定データは、ソース電圧であるデータ電圧や、ゲート電圧である走査電圧の設定データなどである。
電気光学パネル１５０は、画像を表示するためのパネルであり、例えば液晶パネルや有機ＥＬパネルなどにより実現できる。液晶パネルとしては、薄膜トランジスター（ＴＦＴ）などのスイッチ素子を用いたアクティブマトリクス方式のパネルを採用できる。具体的には電気光学パネル１５０である表示パネルは、複数の画素を有する。例えばマトリクス状に配置された複数の画素を有する。また電気光学パネル１５０は、複数のデータ線と、複数のデータ線に交差する方向に配線される複数の走査線を有する。そして各データ線と各走査線が交差する領域に、複数の画素の各画素が設けられる。またアクティブマトリクス方式のパネルの場合には、各画素の領域に、薄膜トランジスターなどのスイッチ素子が設けられる。そして電気光学パネル１５０は、各画素の領域における電気光学素子の光学特性を変化させることで表示動作を実現する。電気光学素子は液晶素子、ＥＬ素子等である。なお有機ＥＬパネルの場合には、各画素の領域にＥＬ素子を電流駆動するための画素回路が設けられる。
回路装置１０は制御回路６０を含む。制御回路６０はロジック回路であり、例えばゲートアレイなどの自動配置配線により実現される回路である。制御回路６０は、アクセス制御回路２０、レジスター３０、エラー検出回路４０を含む。また制御回路６０は、電気光学パネル１５０の表示制御や、回路装置１０内の各回路ブロックの制御などを行う。
駆動回路８０は、データドライバー８２、走査ドライバー８４、Ｄ／Ａ変換回路８６、階調電圧生成回路８８を含む。データドライバー８２は電気光学パネル１５０のデータ線を駆動する。データ線は例えばソース線である。具体的にはデータドライバー８２は、表示データに対応するデータ信号ＳＱ１～ＳＱｎ（ｎは２以上の整数）を電気光学パネル１５０のデータ線に出力することで、電気光学パネル１５０を駆動する。データ信号は例えばデータ電圧である。例えばデータドライバー８２は、複数のアンプ回路を有し、これらのアンプ回路がデータ信号ＳＱ１～ＳＱｎを電気光学パネル１５０のデータ線に出力する。なお電気光学パネル１５０にデマルチプレクス用のスイッチ素子を設け、データドライバー８２の各アンプ回路が、電気光学パネル１５０の複数のデータ線に対応するデータ信号を時分割に出力してもよい。走査ドライバー８４は、走査信号ＣＱ１～ＣＱｍ（ｍは２以上の整数）を出力して、電気光学パネル１５０の走査線を駆動する。走査線は例えばゲート線である。具体的には走査ドライバー８４は、複数の走査線の各走査線を選択するときに、当該走査線に対応する走査信号に対して選択電圧を出力する。なお、例えば電気光学パネル１５０の左側から走査信号を入力するための第１の走査ドライバーと、電気光学パネル１５０の右側から走査信号を入力するための第２の走査ドライバーというように、複数の走査ドライバーを設けてもよい。或いは駆動回路８０にデータドライバー８２を設けて、走査ドライバー８４を設けない変形実施も可能である。
ガンマ回路である階調電圧生成回路８８は、複数の階調電圧を生成してＤ／Ａ変換回路８６に供給する。Ｄ／Ａ変換回路８６は、データドライバー８２の複数のアンプ回路に対応して複数のＤ／Ａ変換器を含む。そしてＤ／Ａ変換回路８６は、階調電圧生成回路８８からの複数の階調電圧の中から、制御回路６０からの表示データに対応する階調電圧を選択して、データドライバー８２に出力する。データドライバー８２は、選択された階調電圧をデータ電圧として各データ線に出力する。即ちデータ信号であるデータ電圧を各データ線に出力する。
また図３では、図１、図２の外部デバイス１００として表示コントローラー１１０が設けられている。表示コントローラー１１０は、表示コントロールを行う専用のＡＳＩＣ（Application Specific Integrated Circuits）により実現してもよいし、ＭＰＵなどのプロセッサーにより実現してもよい。
図３の回路装置１０によれば、表示ドライバーの表示動作のための設定値である設定データのリフレッシュ動作を実現できる。そして不揮発性メモリー７０やアクセス制御回路２０の故障や、信号線の接続不良などにより、リフレッシュ動作を適正に実行できなくなった場合には、エラー検出回路４０が、リフレッシュ動作のエラーを検出して、エラー検出信号ＥＲＲを用いて表示コントローラー１１０に通知する。そして表示コントローラー１１０は、レジスター３０にアクセスすることで、リフレッシュ動作のエラーが発生したことを確認する。そして表示コントローラー１１０は、アクセス制御回路２０によるオートリフレッシュ動作に代わって、レジスター３０にコマンドの設定データを書き込むリフレッシュ動作を実行する。こうすることで、リフレッシュ動作のエラーが発生した場合にも、リフレッシュ動作を続行して、回路装置１０による電気光学パネル１５０の駆動を継続できるようになる。なお本実施形態の回路装置１０は、発振器用の回路装置、ジャイロセンサーや加速度センサーなどのセンサー用の回路装置、或いはＵＳＢなどの通信インターフェース用の回路装置であってもよい。
図４にエラー検出回路４０で用いられる比較用データの一例を示す。本実施形態で用いられる比較用データは、例えば不揮発性メモリー７０への設定データの書き込み回数に応じて異なった値に設定されるデータである。具体的には図４では比較用データとしてバンクＩＤが用いられている。例えば不揮発性メモリー７０に設定データが書き込まれていない状態では、バンクＩＤは初期値である００ｈに設定される。一方、不揮発性メモリー７０に対して設定データが１回、書き込まれた場合には、バンクＩＤはバンク１を表す８１ｈに設定される。不揮発性メモリー７０に対して設定データが２回、書き込まれた場合には、バンクＩＤはバンク２を表すＣ３ｈに設定され、不揮発性メモリー７０に対して設定データが３回、書き込まれた場合には、バンクＩＤはバンク３を表すＥ７ｈに設定される。このように比較用データであるバンクＩＤは、不揮発性メモリー７０への設定データの書き込み回数に応じて異なった値に設定される。
バンクＩＤは、不揮発性メモリー７０での設定データが書き込まれている記憶領域のアドレスを指定するためのデータである。このバンクＩＤは、例えば設定データの記憶領域とは異なるバンクＩＤ領域に書き込まれる。そして製品の検査、出荷時において、不揮発性メモリー７０に対する設定データの書き込みが行われるごとに、バンクＩＤを更新する。これにより図４に示すように、不揮発性メモリー７０への設定データの書き込み回数に応じて、バンクＩＤの値が更新されて変化するようになる。アクセス制御回路２０は、このバンクＩＤを不揮発性メモリー７０から読み出すことで、設定データが書き込まれている記憶領域を判別し、当該記憶領域から設定データを読み出して、レジスター３０に書き込む。この際に、その時のバンクＩＤについても、レジスター３０に書き込む。従って、リフレッシュ動作時には、設定データと共にバンクＩＤがレジスター３０にリロードされるようになる。
そして図４に示すように、バンクＩＤは、不揮発性メモリー７０への設定データの書き込み回数に応じて、その値が一意に決まったデータになっている。従って、エラー検出回路４０が、比較用データであるバンクＩＤと、その期待値を比較することで、アクセス制御のエラーを検出できるようになる。例えばエラー検出回路４０は、レジスター３０にリロードされた比較用データであるバンクＩＤが、例えば８１ｈ、Ｃ３ｈ、Ｅ７ｈのいずれにも不一致であった場合には、アクセス制御のエラーが発生したと判断する。そしてエラー検出信号ＥＲＲをアクティブにする。一方、アクセス制御回路２０は、レジスター３０にリロードされたバンクＩＤが、例えば８１ｈ、Ｃ３ｈ、Ｅ７ｈのいずれかに一致した場合には、アクセス制御のエラーが発生していないと判断する。この場合には、エラー検出信号ＥＲＲを非アクティブのままにする。このようにすることで、不揮発性メモリー７０からの設定データの読み出し制御に使用するバンクＩＤを有効利用して、バンクＩＤを比較用データとするエラー検出を実現できるようになる。
次に図５の信号波形図を用いて、本実施形態の回路装置１０の詳細な動作を説明する。信号ＶＳＹＮＣは垂直同期期間毎にアクティブになる信号である。本実施形態では４回の垂直同期期間毎にリフレッシュ動作が行われる。これにより電源投入後に定期的にレジスター３０のレジスター値をリフレッシュできるようになる。信号ＲＥＦＥＮＤは、リフレッシュ動作が終了したことを示す信号である。即ちオートリフレッシュの終了を示す信号である。ＲＤＢＫＩＤ［７：０］はレジスター３０にリロードされた比較用データであるバンクＩＤである。
リフレッシュ動作が終了すると、図５のＡ１に示すようにフレームカウンターのカウント値ＣＮＴＶＳ［１：０］が０にリセットされる。フレームカウンターは、垂直同期期間毎にカウント値をカウントアップするカウンターである。本実施形態では４回の垂直同期期間毎にリフレッシュ動作が行われるため、カウント値ＣＮＴＶＳ［１：０］は、０、１、２、３というようにカウントアップされた後に０にリセットされる。エラー検出回路４０は、カウント値ＣＮＴＶＳ［１：０］が１、２であるときに、レジスター３０のバンクＩＤをＢＫＩＤ［７：０］として読み出して、内部レジスターにコピーする。そしてエラー検出回路４０は、比較用データであるＢＫＩＤ［７：０］と期待値とが一致するか否かの比較処理を行う。図４で説明したように期待値は８１ｈ、Ｃ３ｈ、Ｅ７ｈである。そして比較用データであるＢＫＩＤ［７：０］と期待値とが不一致の場合には、信号ＣＰＮＧがＨレベルに設定され、一致している場合にはＬレベルに設定される。
信号ＳＴＢＣＰは、カウント値ＣＮＴＶＳ［１：０］が１であり、信号ＶＳＹＮＣがアクティブになった場合にアクティブになる比較用ストローブ信号である。ＣＮＴＥＲＲ［２：０］は、エラー検出回路４０に設けられる比較用カウンターのカウント値である。図５のＡ２では、信号ＳＴＢＣＰの立ち下がりタイミングにおいて、ＢＫＩＤ［７：０］＝００ｈと期待値（８１ｈ、Ｃ３ｈ、Ｅ７ｈ）とが不一致であり、信号ＣＰＮＧがＨレベルであるため、比較用カウンターのカウント値ＣＮＴＥＲＲ［２：０］が１にカウントアップされる。一方、Ａ３では、信号ＳＴＢＣＰの立ち下がりタイミングにおいて、ＢＫＩＤ［７：０］と期待値とが一致しており、信号ＣＰＮＧがＬレベルであるため、カウント値ＣＮＴＥＲＲ［２：０］が０にリセットされる。その後、図５のＡ４、Ａ５、Ａ６、Ａ７では、ＢＫＩＤ［７：０］と期待値とが不一致となったため、カウント値ＣＮＴＥＲＲ［２：０］がカウントアップされる。そしてＡ８ではカウント値ＣＮＴＥＲＲ［２：０］が５に達したため、エラー検出回路４０は、エラー検出信号ＥＲＲをアクティブレベルであるＨレベルに設定して出力する。このようにエラー検出回路４０は、比較用データと期待値とが、複数回、不一致である場合に、アクセス制御のエラーが発生したと判断する。
このように、エラー検出回路４０は、比較用データと比較用データの期待値とが、複数回、不一致であると判定した場合に、アクセス制御のエラーが発生したと判断する。このようにすることで、ノイズや電源変動などが原因で、比較用データと期待値とが不一致であると誤って判定された場合にも、直ぐにはアクセス制御のエラーとは判断されないようになり、安定したアクセス制御のエラー検出が可能になる。
図６はエラー検出の他の手法を用いた場合の本実施形態の動作説明図である。信号ＣＬＫはクロック信号、信号ＥＮＭＥＭは不揮発性メモリー７０のイネーブル信号である。信号ＥＮＭＥＭは不揮発性メモリー７０の動作中においてアクティブレベルであるＨレベルになる。ＲＤＡＴＡは不揮発性メモリー７０からのリードデータである。
不揮発性メモリー７０は、比較用データとしてＢ１に示す第１の比較用データを記憶し、設定データとしてＢ３に示す第１～第ｋの設定データ（ｋは２以上の整数）を記憶する。そしてアクセス制御回路２０は、リフレッシュ動作において、Ｂ１に示す第１の比較用データを不揮発性メモリー７０からレジスター３０にリロードし、第１の比較用データがリロードされた後に、Ｂ３に示す第１～第ｋの設定データを不揮発性メモリー７０からレジスター３０にリロードする。そしてエラー検出回路４０は、レジスター３０にリロードされた第１の比較用データと第１の比較用データの期待値とを比較することで、アクセス制御のエラーを検出する。このようにすれば、レジスター３０の先頭に書き込まれるＢ１に示す第１の比較用データを用いて、アクセス制御のエラーを検出できるため、適切なエラー検出を実現できる。
また図６では不揮発性メモリー７０は、Ｂ２に示す第２の比較用データを記憶する。そしてアクセス制御回路２０は、リフレッシュ動作において、Ｂ３に示す第１～第ｋの設定データがリロードされた後に、Ｂ２に示す第２の比較用データを不揮発性メモリー７０からレジスター３０にリロードする。そしてエラー検出回路４０は、レジスター３０にリロードされた第２の比較用データと第２の比較用データの期待値とを比較することで、アクセス制御のエラーを検出する。このようにすれば、レジスター３０に最初にリロードされるＢ１に示す第１の比較用データと、レジスター３０に最後にリロードされたＢ２に示す第２の比較用データを用いて、アクセス制御のエラーを検出できるようになる。これにより、リフレッシュ動作の途中でエラーが発生して中断した場合にも、当該エラーを検出できるようになり、更に適切なエラー検出を実現できる。
例えば図６のＣ１は、第１、第２の比較用データと対応する期待値とが一致した場合の信号波形図であり、Ｃ２は、第１、第２の比較用データと対応する期待値とが一致しなかった場合の信号波形図である。図６のＤ１では、レジスター３０に記憶された第１の比較用データＳＴＡＤＴ［７：０］が、エラー検出回路４０の内部レジスターに読み出され、第１の比較用データＳＴＡＤＴ［７：０］とその期待値の比較処理が行われ、両者が一致していると判断されている。Ｄ２では、レジスター３０に記憶された第２の比較用データＥＮＤＤＴ［７：０］が、エラー検出回路４０の内部レジスターに読み出され、第１の比較用データＳＴＡＤＴ［７：０］とその期待値の比較処理が行われ、両者が一致していると判断されている。従って、この場合には比較結果を示す信号ＣＰＤＴがＬレベルとなり、エラーが発生していないと判断される。
一方、図６のＤ３では第１の比較用データＳＴＡＤＴ［７：０］については期待値と一致しているが、Ｄ４では第２の比較用データＥＮＤＤＴ［７：０］については期待値と一致していないと判断されている。従って、この場合には比較結果を示す信号ＣＰＤＴがＨレベルとなり、エラーが発生していると判断される。
図６のＣ３は、リフレッシュ動作の途中でエラーが発生して中断した場合の信号波形図である。Ｅ１、Ｅ２が第１、第２の比較用データであり、Ｅ３では第１の比較用データについては期待値と一致していると判断されている。そしてＥ４では、信号ＥＮＭＥＭがＨレベルからＬレベルに変化して、非アクティブになっており、リフレッシュ動作が途中で中断されている。この場合には、Ｅ２に示す第２の比較用データと期待値との比較処理は行われないため、Ｅ５に示すように信号ＣＰＤＴがＨレベルになり、エラーが発生したと判断される。例えば信号ＣＰＤＴを用いてエラー検出信号ＥＲＲが生成され、オートリフレッシュにエラーが発生したことが、外部デバイス１００に通知される。
このように図６のエラー検出手法によれば、リフレッシュ動作の途中でエラーが発生して、リフレッシュ動作が中断してしまった場合にも、エラーの発生を適切に判断して、オートリフレッシュの故障を検出できるようになる。なお図６のＢ１、Ｂ２、Ｅ１、Ｅ２に示す第１、第２の比較用データとしては、バンクＩＤを用いてもよいが、それ以外の種類のデータを用いてもよい。また図６においても図５と同様に、第１、第２の比較用データと期待値とが、複数回、不一致であった場合に、アクセス制御のエラーであると判断することが望ましい。
図７、図８は本実施形態の変形例のエラー検出手法の説明図である。図７、図８では不揮発性メモリー７０は、比較用データとして、第１のデータＤＡＴＡ１と、第１のデータＤＡＴＡ１とは値が異なる第２のデータＤＡＴＡ２を記憶する。第１のデータＤＡＴＡ１と第２のデータＤＡＴＡ２は、その各ビットの論理レベルが異なるデータである。そして図７に示すようにアクセス制御回路２０は、第１のリフレッシュ動作では、不揮発性メモリー７０からレジスター３０に第１のデータＤＡＴＡ１をリロードする。一方、図８に示すように第１のリフレッシュ動作の後の第２のリフレッシュ動作では、不揮発性メモリー７０からレジスター３０に第２のデータＤＡＴＡ２をリロードする。第１のリフレッシュ動作は、第１のリフレッシュ期間において行われるリフレッシュ動作であり、第２のリフレッシュ動作は、第１のリフレッシュ期間の次の第２のリフレッシュ期間において行われるリフレッシュ動作である。例えば図５のように４回の垂直同期期間毎にリフレッシュ動作を行う場合に、第１のリフレッシュ動作は、第１～第４の垂直同期期間に対応する第１のリフレッシュ期間において行われるリフレッシュ動作である。第２のリフレッシュ動作は、第１～第４の垂直同期期間の次の第５～第８の垂直同期期間に対応する第２のリフレッシュ期間において行われるリフレッシュ動作である。
そしてエラー検出回路４０は、図７に示すように第１のデータＤＡＴＡ１がレジスター３０にリロードされたときは、第１のデータＤＡＴＡ１と第１のデータＤＡＴＡ１の期待値とを比較して、アクセス制御のエラーを検出する。即ち、第１のリフレッシュ動作が行われる第１のリフレッシュ期間では、第１のデータＤＡＴＡ１とその期待値との比較により、リフレッシュ動作の故障が検出される。またエラー検出回路４０は、図８に示すように第２のデータＤＡＴＡ２がレジスター３０にリロードされたときは、第２のデータＤＡＴＡ２と第２のデータＤＡＴＡ２の期待値とを比較して、アクセス制御のエラーを検出する。即ち、第２のリフレッシュ動作が行われる第２のリフレッシュ期間では、第２のデータＤＡＴＡ２とその期待値との比較により、リフレッシュ動作の故障が検出される。このようにすれば、不揮発性メモリー７０に第１のデータＤＡＴＡ１、第２のデータＤＡＴＡ２を記憶しておき、これらの第１のデータＤＡＴＡ１、第２のデータＤＡＴＡ２がレジスター３０に全ての設定データが適切にリロードされたか否かを検出するという簡素な処理で、リフレッシュ動作の故障を検出できるようになる。
図７のエラー検出手法の具体例としては、例えば第１のデータＤＡＴＡ１である「０」と、第２のデータＤＡＴＡ２である「１」を、不揮発性メモリー７０の所定の記憶領域に書き込んでおく。そしてリフレッシュ動作ごとに、「０」と「１」を、不揮発性メモリー７０からレジスター３０にリロードして、レジスター値として書き込む。そしてエラー検出回路４０が、レジスター３０にリロードされた「０」、「１」を読み出して、エラー検出を行う。そして、レジスター３０から順次に読み出されたレジスター値が、「０」、「１」、「０」、「１」・・・であった場合には、オートリフレッシュのエラーが発生しておらず、正常であると判断する。一方、レジスター３０から順次に読み出されたレジスター値が、「０」、「０」、「０」、「０」・・・であった場合や、「１」、「１」、「１」、「１」・・・であった場合には、オートリフレッシュのエラーが発生したと判断する。このようにすれば、不揮発性メモリー７０に第１のデータＤＡＴＡ１である「０」と、第２のデータＤＡＴＡ２である「１」を書き込んで、リフレッシュ動作時にレジスター３０にロードするだけという簡素な構成、動作で、オートリフレッシュの故障を検出できるようになる。
２．電子機器、移動体
図９に本実施形態の回路装置１０を含む電子機器３００の構成例を示す。電子機器３００は、本実施形態の回路装置１０、電気光学パネル１５０、表示コントローラー１１０、処理装置３１０、メモリー３２０、操作インターフェース３３０、通信インターフェース３４０を含む。表示ドライバーである回路装置１０と電気光学パネル１５０とにより、電気光学装置１６０が構成される。電子機器３００の具体例としては、例えばメーターパネルなどのパネル機器やカーナビゲーションシステム等の車載機器、プロジェクター、ヘッドマウントディスプレイ、印刷装置、携帯情報端末、携帯型ゲーム端末、ロボット、或いは情報処理装置などの種々の電子機器がある。
処理装置３１０は、電子機器３００の制御処理や、種々の信号処理等を行う。処理装置３１０は、例えばＣＰＵやＭＰＵ等のプロセッサー、或いはＡＳＩＣ等により実現できる。メモリー３２０は、例えば操作インターフェース３３０や通信インターフェース３４０からのデータを記憶したり、或いは、処理装置３１０のワークメモリーとして機能する。メモリー３２０は、例えばＲＡＭやＲＯＭ等の半導体メモリー、或いはハードディスクドライブ等の磁気記憶装置により実現できる。操作インターフェース３３０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば操作インターフェース３３０は、ボタンやマウスやキーボード、或いは電気光学パネル１５０に装着されたタッチパネル等により実現できる。通信インターフェース３４０は、画像データや制御データの通信を行うインターフェースである。通信インターフェース３４０の通信処理は、有線の通信処理であってもよいし、無線の通信処理であってもよい。
図１０に、本実施形態の回路装置１０を含む移動体の構成例を示す。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器又は装置である。本実施形態の移動体として、例えば、車、飛行機、バイク、船舶、或いはロボット等を想定できる。図１０は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６は、車体２０７や車輪２０９を有する。自動車２０６には、回路装置１０を有する表示装置２２０と、自動車２０６の各部を制御する制御装置２１０が組み込まれている。制御装置２１０は例えばＥＣＵ（Electronic Control Unit）などを含むことができる。表示装置２２０は電気光学装置１６０により実現されるものであり、例えばメーターパネル等のパネル機器である。制御装置２１０は、ユーザーに提示するための画像を生成し、その画像を表示装置２２０に送信する。表示装置２２０は、受信した画像を表示装置２２０の表示部に表示する。例えば車速や燃料残量、走行距離、各種装置の設定等の情報が画像として表示される。
以上に説明したように本実施形態の回路装置は、レジスターと、不揮発性メモリーに対するアクセス制御を行い、不揮発性メモリーに記憶される回路装置の設定データをレジスターにロードするアクセス制御回路と、エラー検出回路を含む。アクセス制御回路は、不揮発性メモリーに記憶される設定データをレジスターにリロードするリフレッシュ動作を行う。そしてエラー検出回路は、レジスターにリロードされた比較用データを、レジスターから読み出し、読み出された比較用データと比較用データの期待値とを比較し、比較結果に基づいてアクセス制御のエラー検出を行う。
本実施形態の回路装置によれば、不揮発性メモリーに記憶される設定データがレジスターにロードされた後、当該設定データをレジスターにリロードするリフレッシュ動作が実現される。これによりノイズ等によりレジスターの設定データが書き換わってしまった場合にも、リフレッシュ動作により設定データをレジスターにリロードして、回路装置を正常に動作させることが可能になる。そして本実施形態では、レジスターにリロードされた比較用データとその期待値とを比較することで、アクセス制御のエラー検出が行われる。このようにすれば、リフレッシュ動作の異常をエラー検出回路により検出できるようになり、リフレッシュ動作の異常を原因とする回路装置の誤動作等を防止できるようになる。
また本実施形態では、アクセス制御回路は、アクセス制御のエラーが検出されたときに、リフレッシュ動作を停止してもよい。
このようにすれば、アクセス制御にエラーが発生しているのにリフレッシュ動作が行われてしまい、誤った設定データに基づいて回路装置が動作してしまう事態を防止できるようになる。
また本実施形態の回路装置は、外部デバイスが出力した外部デバイス設定データが入力されるインターフェース回路と、アクセス制御回路が不揮発性メモリーから読み出した設定データ、及び、インターフェース回路に入力された外部デバイス設定データのいずれかを選択してレジスターに出力するセレクターを含んでもよい。そしてセレクターは、アクセス制御のエラーが検出されたときに、インターフェース回路に入力された外部デバイス設定データを選択してもよい。
このようにすれば、アクセス制御のエラーが検出された場合には、不揮発性メモリーから読み出した設定データではなく、インターフェース回路に入力された外部デバイス設定データが選択されてレジスターに出力されるようになる。従って、外部デバイスが出力した外部デバイス設定データをレジスターに設定して、回路装置を動作させることが可能になる。
また本実施形態の回路装置は、エラー検出信号を外部デバイスに出力するエラー出力端子を含み、レジスターは、エラーステータス情報を記憶し、インターフェース回路は、エラーステータス情報を外部デバイスに出力してもよい。
このようにすれば、アクセス制御のエラー検出をエラー検出信号を用いて外部デバイスに通知できる。そして、レジスターに記憶されたエラーステータス情報をインターフェース回路により外部デバイスに出力することで、検出されたエラーの要因を外部デバイスに確認させることが可能になる。
また本実施形態の回路装置では、比較用データは、不揮発性メモリーへの設定データの書き込み回数に応じて異なった値に設定されるデータであってもよい。
このようにすれば、書き込み回数を識別するためのデータを、比較用データとして有効利用して、エラー検出を行うことが可能になる。
また本実施形態の回路装置では、エラー検出回路は、比較用データと比較用データの期待値とが、複数回、不一致であると判定した場合に、アクセス制御のエラーが発生したと判断してもよい。
このようにすれば、ノイズ等が原因で、比較用データと期待値とが不一致であると誤って判定された場合にも、直ぐにはアクセス制御のエラーとは判断されないようになり、安定したアクセス制御のエラー検出が可能になる。
また本実施形態の回路装置では、不揮発性メモリーは、比較用データとして第１の比較用データを記憶し、設定データとして第１の設定データ～第ｋの設定データ（ｋは２以上の整数）を記憶してもよい。アクセス制御回路は、リフレッシュ動作において、第１の比較用データを不揮発性メモリーからレジスターにリロードし、第１の比較用データがリロードされた後に、第１の設定データ～第ｋの設定データを不揮発性メモリーからレジスターにリロードしてもよい。エラー検出回路は、レジスターにリロードされた第１の比較用データと第１の比較用データの期待値とを比較してもよい。
このようにすれば、レジスターに最初にリロードされる第１の比較用データを用いて、アクセス制御のエラーを判断できるため、適切なエラー検出を実現できる。
また本実施形態の回路装置では、不揮発性メモリーは、第２の比較用データを記憶し、アクセス制御回路は、リフレッシュ動作において、第１の設定データ～第ｋの設定データがリロードされた後に、第２の比較用データを不揮発性メモリーからレジスターにリロードし、エラー検出回路は、レジスターにリロードされた第２の比較用データと第２の比較用データの期待値とを比較してもよい。
このようにすれば、リフレッシュ動作の途中でエラーが発生してリフレッシュ動作が中断してしまった場合にも、当該エラーを検出できるようになり、更に適切なエラー検出を実現できる。
また本実施形態の回路装置では、不揮発性メモリーは、比較用データとして、第１のデータと、第１のデータとは値が異なる第２のデータとを記憶し、アクセス制御回路は、リフレッシュ動作である第１のリフレッシュ動作では、不揮発性メモリーからレジスターに第１のデータをリロードし、第１のリフレッシュ動作の後の第２のリフレッシュ動作では、不揮発性メモリーからレジスターに第２のデータをリロードしてもよい。エラー検出回路は、第１のデータがレジスターにリロードされたときは、第１のデータと第１のデータの期待値とを比較し、第２のデータがレジスターにリロードされたときは、第２のデータと第２のデータの期待値とを比較してもよい。
このようにすれば、不揮発性メモリーに第１のデータ及び第２のデータを記憶しておき、これらの第１のデータ及び第２のデータがレジスターに適切にリロードされたか否かを検出するという簡素な処理で、アクセス制御のエラーを検出できるようになる。
また本実施形態の回路装置は、電気光学パネルを駆動する駆動回路を含み、設定データは、電気光学パネルの駆動用の設定データを含んでもよい。
また本実施形態の電子機器は上記に記載の回路装置を含む。また本実施形態の移動体は上記に記載の回路装置を含む。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、電子機器、移動体等の構成・動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
ＥＲＲ…エラー検出信号、ＴＦＲ…エラー出力端子、ＴＩＦ…インターフェース用の端子、
１０…回路装置、２０…アクセス制御回路、３０…レジスター、
３２…コマンドレジスター、３４…ステータスレジスター、３６…セレクター、
４０…エラー検出回路、５０…インターフェース回路、６０…制御回路、
７０…不揮発性メモリー、８２…データドライバー、８４…走査ドライバー、
８６…Ｄ／Ａ変換回路、８８…階調電圧生成回路、１００…外部デバイス、
１１０…表示コントローラー、１５０…電気光学パネル、１６０…電気光学装置、
２０６…自動車、２０７…車体、２０９…車輪、２１０…制御装置、２２０…表示装置、
３００…電子機器、３１０…処理装置、３２０…メモリー、
３３０…操作インターフェース、３４０…通信インターフェース

Claims (11)

  1. レジスターと、
    不揮発性メモリーに対するアクセス制御を行い、前記不揮発性メモリーに記憶される回路装置の設定データを前記レジスターにロードするアクセス制御回路と、
    エラー検出回路と、
    を含み、
    前記アクセス制御回路は、
    前記不揮発性メモリーに記憶される前記設定データを前記レジスターにリロードするリフレッシュ動作を行い、
    前記エラー検出回路は、
    前記レジスターにリロードされた比較用データを、前記レジスターから読み出し、読み出された前記比較用データと前記比較用データの期待値とを比較し、比較結果に基づいて前記アクセス制御のエラー検出を行い、
    前記比較用データは、前記不揮発性メモリーへの前記設定データの書き込み回数に応じて異なった値に設定されるデータであることを特徴とする回路装置。
  2. レジスターと、
    不揮発性メモリーに対するアクセス制御を行い、前記不揮発性メモリーに記憶される回路装置の設定データを前記レジスターにロードするアクセス制御回路と、
    エラー検出回路と、
    を含み、
    前記アクセス制御回路は、
    前記不揮発性メモリーに記憶される前記設定データを前記レジスターにリロードするリフレッシュ動作を行い、
    前記エラー検出回路は、
    前記レジスターにリロードされた比較用データを、前記レジスターから読み出し、読み出された前記比較用データと前記比較用データの期待値とを比較し、比較結果に基づいて前記アクセス制御のエラー検出を行い、
    前記不揮発性メモリーは、
    前記比較用データとして第１の比較用データを記憶し、前記設定データとして第１の設定データ～第ｋの設定データ（ｋは２以上の整数）を記憶し、
    前記アクセス制御回路は、
    前記リフレッシュ動作において、前記第１の比較用データを前記不揮発性メモリーから前記レジスターにリロードし、前記第１の比較用データがリロードされた後に、前記第１の設定データ～前記第ｋの設定データを前記不揮発性メモリーから前記レジスターにリロードし、
    前記エラー検出回路は、
    前記レジスターにリロードされた前記第１の比較用データと前記第１の比較用データの期待値とを比較することを特徴とする回路装置。
  3. 請求項２に記載の回路装置おいて、
    前記不揮発性メモリーは、
    第２の比較用データを記憶し、
    前記アクセス制御回路は、
    前記リフレッシュ動作において、前記第１の設定データ～前記第ｋの設定データがリロードされた後に、前記第２の比較用データを前記不揮発性メモリーから前記レジスターにリロードし、
    前記エラー検出回路は、
    前記レジスターにリロードされた前記第２の比較用データと前記第２の比較用データの期待値とを比較することを特徴とする回路装置。
  4. レジスターと、
    不揮発性メモリーに対するアクセス制御を行い、前記不揮発性メモリーに記憶される回路装置の設定データを前記レジスターにロードするアクセス制御回路と、
    エラー検出回路と、
    を含み、
    前記アクセス制御回路は、
    前記不揮発性メモリーに記憶される前記設定データを前記レジスターにリロードするリフレッシュ動作を行い、
    前記エラー検出回路は、
    前記レジスターにリロードされた比較用データを、前記レジスターから読み出し、読み出された前記比較用データと前記比較用データの期待値とを比較し、比較結果に基づいて前記アクセス制御のエラー検出を行い、
    前記不揮発性メモリーは、
    前記比較用データとして、第１のデータと、前記第１のデータとは値が異なる第２のデータとを記憶し、
    前記アクセス制御回路は、
    前記リフレッシュ動作である第１のリフレッシュ動作では、前記不揮発性メモリーから前記レジスターに前記第１のデータをリロードし、前記第１のリフレッシュ動作の後の第２のリフレッシュ動作では、前記不揮発性メモリーから前記レジスターに前記第２のデータをリロードし、
    前記エラー検出回路は、
    前記第１のデータが前記レジスターにリロードされたときは、前記第１のデータと前記第１のデータの期待値とを比較し、前記第２のデータが前記レジスターにリロードされたときは、前記第２のデータと前記第２のデータの期待値とを比較することを特徴とする回路装置。
  5. 請求項１乃至４のいずれか一項に記載の回路装置おいて、
    前記アクセス制御回路は、
    前記アクセス制御のエラーが検出されたときに、前記リフレッシュ動作を停止することを特徴とする回路装置。
  6. 請求項１乃至５のいずれか一項に記載の回路装置おいて、
    外部デバイスが出力した外部デバイス設定データが入力されるインターフェース回路と、
    前記アクセス制御回路が前記不揮発性メモリーから読み出した前記設定データ、及び、前記インターフェース回路に入力された前記外部デバイス設定データのいずれかを選択して前記レジスターに出力するセレクターと、
    を含み、
    前記セレクターは、
    前記アクセス制御のエラーが検出されたときに、前記インターフェース回路に入力された前記外部デバイス設定データを選択することを特徴とする回路装置。
  7. 請求項６に記載の回路装置おいて、
    エラー検出信号を前記外部デバイスに出力するエラー出力端子を含み、
    前記レジスターは、
    エラーステータス情報を記憶し、
    前記インターフェース回路は、
    前記エラーステータス情報を前記外部デバイスに出力することを特徴とする回路装置。
  8. 請求項１乃至７のいずれか一項に記載の回路装置おいて、
    前記エラー検出回路は、
    前記比較用データと前記比較用データの期待値とが、複数回、不一致であると判定した場合に、前記アクセス制御のエラーが発生したと判断することを特徴とする回路装置。
  9. 請求項１乃至８のいずれか一項に記載の回路装置において、
    電気光学パネルを駆動する駆動回路を含み、
    前記設定データは、前記電気光学パネルの駆動用の設定データを含むことを特徴とする回路装置。
  10. 請求項１乃至９のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
  11. 請求項１乃至９のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
JP2018102169A 2018-05-29 2018-05-29 回路装置、電子機器及び移動体 Active JP7099050B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018102169A JP7099050B2 (ja) 2018-05-29 2018-05-29 回路装置、電子機器及び移動体
CN201910446058.1A CN110543379B (zh) 2018-05-29 2019-05-27 电路装置、电子设备和移动体
US16/423,265 US11474711B2 (en) 2018-05-29 2019-05-28 Circuit device, electronic device, and mobile body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018102169A JP7099050B2 (ja) 2018-05-29 2018-05-29 回路装置、電子機器及び移動体

Publications (2)

Publication Number Publication Date
JP2019207525A JP2019207525A (ja) 2019-12-05
JP7099050B2 true JP7099050B2 (ja) 2022-07-12

Family

ID=68693865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018102169A Active JP7099050B2 (ja) 2018-05-29 2018-05-29 回路装置、電子機器及び移動体

Country Status (3)

Country Link
US (1) US11474711B2 (ja)
JP (1) JP7099050B2 (ja)
CN (1) CN110543379B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10963329B2 (en) * 2018-10-17 2021-03-30 Omnivision Technologies, Inc. Universal register read back
US10747601B2 (en) * 2018-11-30 2020-08-18 Arm Limited Failure estimation in circuits
US11022649B2 (en) * 2018-11-30 2021-06-01 Arm Limited Stabilised failure estimate in circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010117506A (ja) 2008-11-12 2010-05-27 Seiko Epson Corp 表示ドライバ及び電気光学装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6802033B1 (en) * 1999-04-06 2004-10-05 International Business Machines Corporation Low-power critical error rate communications controller
FR2803057B1 (fr) * 1999-12-22 2002-11-29 Centre Nat Etd Spatiales Systeme informatique tolerant aux erreurs transitoires et procede de gestion dans un tel systeme
US7117396B2 (en) * 2001-12-28 2006-10-03 Intel Corporation Scalable CPU error recorder
JP4026409B2 (ja) 2002-05-23 2007-12-26 オムロン株式会社 コントローラ用ｃｐｕ装置及びｃｐｕユニット並びにｃｐｕベース並びにｃｐｕ装置の異常処理方法
JP3961478B2 (ja) 2002-12-27 2007-08-22 オムロン株式会社 プログラマブルコントローラ用ユニット及びメモリ自動復旧方法
US20050240806A1 (en) * 2004-03-30 2005-10-27 Hewlett-Packard Development Company, L.P. Diagnostic memory dump method in a redundant processor
US7876302B2 (en) * 2004-07-26 2011-01-25 Seiko Epson Corporation Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device
US7577829B2 (en) * 2006-04-28 2009-08-18 Dell Products L.P. System and method for maintaining multiple information handling system configuration images
JP2010127829A (ja) 2008-11-28 2010-06-10 Seiko Epson Corp 集積回路装置及び電子機器
JP5670117B2 (ja) * 2010-08-04 2015-02-18 ルネサスエレクトロニクス株式会社 表示制御装置
US9081062B1 (en) * 2010-08-27 2015-07-14 Altera Corporation Memory error detection and correction circuitry
US8874958B2 (en) * 2010-11-09 2014-10-28 International Business Machines Corporation Error detection in a mirrored data storage system
US9436598B2 (en) * 2011-03-04 2016-09-06 Renesas Electronics Corporation Semiconductor device with nonvolatile memory prevented from malfunctioning caused by momentary power interruption
US8775029B2 (en) * 2011-03-16 2014-07-08 Infineon Technologies Ag System and method for bit error rate monitoring
US9036439B2 (en) * 2011-07-15 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor memory device having improved refresh characteristics
US8645770B2 (en) * 2012-01-18 2014-02-04 Apple Inc. Systems and methods for proactively refreshing nonvolatile memory
JP2014134843A (ja) * 2013-01-08 2014-07-24 Toshiba Corp メモリシステム
US9086997B2 (en) * 2013-06-20 2015-07-21 International Business Machines Corporation Memory uncorrectable error handling technique for reducing the impact of noise
JP6282482B2 (ja) * 2014-02-18 2018-02-21 株式会社日立製作所 プログラマブル回路装置、コンフィギュレーション情報修復方法
JP6642188B2 (ja) * 2016-03-29 2020-02-05 セイコーエプソン株式会社 不揮発性記憶装置、集積回路装置、電子機器及び不揮発性記憶装置の制御方法
US10296405B2 (en) * 2016-07-05 2019-05-21 SK Hynix Inc. Nonvolatile memory system and error determination method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010117506A (ja) 2008-11-12 2010-05-27 Seiko Epson Corp 表示ドライバ及び電気光学装置

Also Published As

Publication number Publication date
CN110543379B (zh) 2023-06-27
JP2019207525A (ja) 2019-12-05
US11474711B2 (en) 2022-10-18
CN110543379A (zh) 2019-12-06
US20190369884A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
JP7099050B2 (ja) 回路装置、電子機器及び移動体
US8117508B2 (en) Non-volatile memory device and programming method thereof
US9922586B2 (en) Loading effect control device and organic light emitting display device having the same
CN110634430B (zh) 显示驱动器、电子设备和移动体
CN107402836A (zh) 半导体存储装置及其存储器系统
CN107526979A (zh) 显示面板中软件数据的保护方法及其系统
CN110890076A (zh) 显示面板驱动系统
KR20090049777A (ko) 표시 장치
KR20110001575A (ko) 불휘발성 메모리 장치의 동작 방법
US20190392903A1 (en) Non-volatile memory device, microcomputer, and electronic device
US8275934B2 (en) Nonvolatile memory device and cache read method using the same
KR20170050620A (ko) 데이터 인터페이스 장치 및 그 구동 방법
US8918683B2 (en) One-time program cell array circuit and memory device including the same
US20140258611A1 (en) Semiconductor device and method of operating the same
US20230317013A1 (en) Display device and method of performing an over-current protecting operation thereof
US11042435B2 (en) Circuit apparatus, electro-optical apparatus, electronic device, and mobile unit
US20230315306A1 (en) Logic simulation device and logic simulation program
US10796616B2 (en) Inspection system, method of multi-time programming in the same and display device
US8614926B2 (en) Memory apparatus and associated method
US20230178031A1 (en) Display device and method of driving the same
JP5950091B2 (ja) 不揮発性記憶装置、集積回路装置および電子機器
EP4322149A1 (en) Display panel, display apparatus including the same and electronic apparatus including the same
JP5978956B2 (ja) 不揮発性記憶装置、集積回路装置および電子機器
JP6477013B2 (ja) 半導体集積回路装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220613

R150 Certificate of patent or registration of utility model

Ref document number: 7099050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150