JP2010117506A - 表示ドライバ及び電気光学装置 - Google Patents

Abstract

【課題】 ノイズの影響を受け難い表示ドライバ等を提供する。
【解決手段】 電気光学パネル５１２を駆動するための表示ドライバ１０は、表示タイミングパラメータデータを保持するパラメータ保持回路３０と、正常な値を有する表示タイミングパラメータデータを出力する固定値出力回路３１と、前記パラメータ保持回路３０に保持される前記表示タイミングパラメータデータが異常な値を有するか否かを検出する異常検出回路３２と、前記異常検出回路３２の検出結果に基づいて、前記パラメータ保持回路３０内の前記表示タイミングパラメータデータ又は前記固定値出力回路３１からの前記表示タイミングパラメータデータを選択するセレクタ回路３３と、を含む。
【選択図】 図２

Description

本発明は、本発明は、表示ドライバ及び電気光学装置等に関する。

電気光学装置は、表示ドライバを含むことができる（例えば、特許文献１、特許文献２）。例えば、表示ドライバに保持される表示タイミングパラメータデータがノイズの影響を受ける場合、表示ドライバは、誤動作することもある。

特開２００５−１８２０８０号公報 特開２００５−１９５７４６号公報

本発明の幾つかの態様によれば、ノイズの影響を受け難い表示ドライバ及び電気光学装置を提供できる。

以下に、本発明に従う複数の態様を例示する。以下に例示される複数の態様は、本発明を容易に理解するために用いられている。したがって、当業者は、本発明が、以下に例示される複数の態様によって不当に限定されないことを留意すべきである。

本発明の一態様は、電気光学パネルを駆動するための表示ドライバであって、
表示タイミングパラメータデータを保持するパラメータ保持回路と、
正常な値を有する表示タイミングパラメータデータを出力する固定値出力回路と、
前記パラメータ保持回路に保持される前記表示タイミングパラメータデータが異常な値を有するか否かを検出する異常検出回路と、
前記異常検出回路の検出結果に基づいて、前記パラメータ保持回路内の前記表示タイミングパラメータデータ又は前記固定値出力回路からの前記表示タイミングパラメータデータを選択するセレクタ回路と、
を含む表示ドライバに関係する。

パラメータ保持回路内の表示タイミングパラメータデータが異常な値を有する場合であっても、表示ドライバは、固定値出力回路からの表示タイミングパラメータデータを使用することができる。言い換えれば、パラメータ保持回路内の異常な値を有する表示タイミングパラメータデータがリフレッシュされない場合であっても、表示ドライバに駆動される電気光学パネルは、表示動作を保つことができる。このように、表示ドライバは、ノイズの影響を受け難い。

また本発明の一態様では、前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、基準開始タイミングから基準終了タイミングまでの第１の期間を表す１水平走査期間の長さを保持してもよく、
前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有する１水平走査期間の長さの最小を出力してもよく、
前記パラメータ保持回路内の前記１水平走査期間の長さが前記固定値出力回路からの前記１水平走査期間の長さの前記最小よりも小さい場合、前記セレクタ回路は、前記固定値出力回路からの前記１水平走査期間の長さの前記最小を選択してもよい。

また本発明の一態様では、前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、基準開始タイミングから基準終了タイミングまでの第１の期間を表す１水平走査期間の長さを保持してもよく、
前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有する１水平走査期間の長さの最大を出力してもよく、
前記パラメータ保持回路内の前記１水平走査期間の長さが前記固定値出力回路からの前記１水平走査期間の長さの前記最大よりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記１水平走査期間の長さの前記最大を選択してもよい。

また本発明の一態様では、前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、データ線駆動期間の開始タイミング及び終了タイミングを保持してもよく、
前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有するデータ線駆動期間の開始タイミング及び終了タイミングを出力してもよく、
基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記開始タイミングまでの第２の期間の長さが、前記基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記終了タイミングまでの第３の期間の長さと等しい又は該第３の期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記データ線駆動期間の前記開始タイミング及び前記終了タイミングを選択してもよい。

また本発明の一態様では、前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、前記基準開始タイミングから基準終了タイミングまでの第１の期間を表す１水平走査期間の長さを保持してもよく、
前記基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記開始タイミングまでの前記第２の期間の長さが、前記パラメータ保持回路内の前記１水平走査期間の長さと等しい又は該１水平走査期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記データ線駆動期間の前記開始タイミング及び前記終了タイミングを選択してもよい。

また本発明の一態様では、前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、前記基準開始タイミングから基準終了タイミングまでの第１の期間を表す１水平走査期間の長さを保持してもよく、
前記基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記終了タイミングまでの前記第３の期間の長さが、前記パラメータ保持回路内の前記１水平走査期間の長さと等しい又は該１水平走査期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記データ線駆動期間の前記開始タイミング及び前記終了タイミングを選択してもよい。

また本発明の一態様では、前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有する１水平走査期間の長さの最大及び最小を出力してもよく、
前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有し、且つ１水平走査期間の範囲に関連付けされる複数の組のデータ線駆動期間の開始タイミング及び終了タイミングを出力してよく、
前記パラメータ保持回路内の前記１水平走査期間の長さが、前記固定値出力回路からの前記１水平走査期間の長さの前記最大と等しい又は該最大よりも小さく、且つ、前記パラメータ保持回路内の前記１水平走査期間の長さが、前記固定値出力回路からの前記１水平走査期間の長さの前記最小と等しい又は該最小よりも大きい場合、前記セレクタ回路は、前記パラメータ保持回路内の前記１水平走査期間の長さに基づき、前記固定値出力回路からの前記複数の組のうちの対応する１組のデータ線駆動期間の開始タイミング及び終了タイミングを選択してもよい。

また本発明の一態様では、前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、走査線駆動期間の開始タイミング及び終了タイミングを保持してもよく、
前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有する走査線駆動期間の開始タイミング及び終了タイミングを出力してもよく、
基準開始タイミングから前記パラメータ保持回路内の前記走査線駆動期間の前記開始タイミングまでの第４の期間の長さが、前記基準開始タイミングから前記パラメータ保持回路内の前記走査線駆動期間の前記終了タイミングまでの第５の期間の長さと等しい又は該第５の期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記走査線駆動期間の前記開始タイミング及び前記終了タイミングを選択してもよい。

また本発明の一態様では、前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、データ線駆動期間の開始タイミング及び終了タイミングを出力してもよく、
前記基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記開始タイミングまでの第２の期間の長さが、前記基準開始タイミングから前記パラメータ保持回路内の前記走査線駆動期間の前記開始タイミングまでの前記第４の期間の長さと等しい又は該第４の期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記走査線駆動期間の前記開始タイミング及び前記終了タイミングを選択してもよい。

また本発明の一態様では、前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、データ線駆動期間の開始タイミング及び終了タイミングを保持してもよく、
前記基準開始タイミングから前記パラメータ保持回路内の前記走査線駆動期間の前記終了タイミングまでの前記第５の期間の長さが、前記基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記終了タイミングまでの第３の期間の長さと等しい又は該第３の期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記走査線駆動期間の前記開始タイミング及び前記終了タイミングを選択してもよい。

また本発明の一態様では、前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有する１水平走査期間の長さの最大及び最小を出力してもよく、
前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有し、且つ１水平走査期間の範囲に関連付けされる複数の組の走査線駆動期間の開始タイミング及び終了タイミングを出力してもよく、
前記パラメータ保持回路内の前記１水平走査期間の長さが、前記固定値出力回路からの前記１水平走査期間の長さの前記最大と等しい又は該最大よりも小さく、且つ、前記パラメータ保持回路内の前記１水平走査期間の長さが、前記固定値出力回路からの前記１水平走査期間の長さの前記最小と等しい又は該最小よりも大きい場合、前記セレクタ回路は、前記パラメータ保持回路内の前記１水平走査期間の長さに基づき、前記複数の組のうちの対応する１組の走査線駆動期間の開始タイミング及び終了タイミングを選択してもよい。

また本発明の一態様では、前記検出回路は、検出結果を表す異常信号を処理装置及び前記セレクタ回路に出力してもよい。

処理装置は、異常信号に基づき、パラメータ保持回路内の異常な値を有する表示タイミングパラメータデータをリフレッシュすることができる。表示ドライバは、早期に正常動作を実施することができる。

また本発明の一態様では、テストモードにおいて、前記セレクタ回路は、前記パラメータ保持回路内の前記表示タイミングパラメータデータを常に選択してもよい。

表示ドライバは、テストモードを忠実に実行することができる。言い換えれば、表示ドライバを適切に評価することができる。

また本発明の他の態様は、上記の何れかに記載の前記表示ドライバを含む電気光学装置に関係する。

以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．電気光学装置
図１に、本実施形態の電気光学装置の構成例を示す。電気光学装置は、例えば、図１に示される表示ドライバ１０と電気光学パネル５１２と処置装置１３０とを含む。電気光学装置は、表示ドライバ１０の外部に位置する外部不揮発性メモリ１３４を含んでもよい。外部不揮発性メモリ１３４は、表示ドライバ１０の内部に含まれる内部不揮発性メモリであってもよい。電気光学パネル５１２は、表示ドライバ１０により駆動される。電気光学装置の範囲は、例えば、車載用表示ユニットを含む。なお、表示ドライバ１０は、図１に示される複数の回路の一部を省略してもよい。また、表示ドライバ１０は、図１に示されない回路を含んでもよい。さらに、表示ドライバ１０内の各回路は、複数の機能の一部を省略してもよく、他の機能を含んでもよい。表示ドライバ１０、処置装置１３０、及び外部不揮発性メモリ１３４の一部又は全部を、電気光学パネル５１２の上に形成してもよい。

図１において、電気光学パネル５１２は、複数のデータ線（ソース線）と、複数の走査線（ゲート線）と、各画素が複数のデータ線の何れかのデータ線及び複数の走査線の何れかの走査線により特定される複数の画素とを有する。そして各画素領域における電気光学素子（例えば、液晶素子）の光学特性を変化させることで、表示動作を実現する。図１において、１×２画素が示されているが、複数の画素の数は、２に限定されるものではない。電気光学パネル５１２は、例えば３２０×３２０画素を有する。また、電気光学パネル５１２は、ＴＦＴ（Thin Film Transistor）、ＴＦＤ（Thin Film Diode）などのスイッチング素子を用いたアクティブマトリクス方式のパネルにより構成できる。なお、電気光学パネル５１２は、アクティブマトリクス方式以外のパネル（例えば、単純マトリックス方式のパネル）であってもよいし、液晶パネル以外のパネル（例えば、有機ＥＬ（Electro Luminescence）パネル）であってもよい。

より具体的には、液晶パネルは、例えばガラス基板からなるパネル基板上に形成される。パネル基板には、複数の走査線と、複数のデータ線とが配置されている。複数の走査線の何れかの走査線と複数のデータ線の何れかのデータ線との交差点に対応する位置に画素が設けられている。各画素は、例えばアモルファスＳｉ−ＴＦＴからなるスイッチング素子と、画素電極とを有する。

ＴＦＴのゲート電極は、複数の走査線の何れかの走査線に接続される。ＴＦＴのソース電極は、複数のデータ線の何れかのデータ線に接続される。ＴＦＴのドレイン電極は、複数の画素電極の何れかの画素電極に接続される。画素電極と、該画素電極と液晶素子（広義には電気光学物質）を介して対向する対向電極（コモン電極）との間には、液晶容量（広義には素子容量）が形成されている。なお、液晶容量と並列に、保持容量を形成するようにしても良い。液晶パネルでは、画素電極と対向電極との間の電圧に応じて、画素の透過率が変化するようになっている。対向電極に供給される対向電極電圧ＶＣＯＭは、電源回路５９０により生成される。このような液晶パネルは、例えば画素電極及びＴＦＴが形成された第１の基板と、対向電極が形成された第２の基板とを貼り合わせ、両基板の間に電気光学材料としての液晶を封入させることで形成される。素子容量の範囲は、液晶素子に形成される液晶容量や、無機ＥＬ素子等のＥＬ素子に形成される容量を含む。

記憶回路５２２（例えば、ＲＡＭ（Random Access Memory））は、画像データを記憶する。記憶回路５２２は、複数のメモリセルを含み、少なくとも１フレーム（１画面）分の画像データ（表示データ）を記憶する。電気光学パネル５１２が３２０×３２０画素を有する場合、記憶回路５２２の記憶容量は、例えば、３２０×３２０×４ビットである。この場合、記憶回路５２２は、１フレーム分の４ビット（１６階調）の画像データを記憶したり、２フレーム分の２ビット（４階調）の画像データを記憶したり、４フレーム分の１ビット（２階調）の画像データを記憶することができる。記憶回路５２２の記憶容量は、３２０×３２０×４ビットよりも大きくてもよく、記憶回路５２２は、複数フレーム分の４ビット（１６階調）の画像データを記憶してもよい。記憶回路５２２に記憶される画像データは、例えば、書き込み回路５２６及び読み出し回路５２４によって、書き込まれたり、読み出されたりする。

書き込み回路５２６は、処理装置１３０からの画像データを記憶回路５２２に書き込むが、書き込み回路５２６は、記憶回路５２２からの画像データを処理装置１３０に読み出す機能も有する書き込み／読み出し回路５２６であってもよい。読み出し回路５２４は、記憶回路５２２からの画像データをデータドライバ回路５５０に読み出す。書き込み回路５２６（書き込み／読み出し回路５２６）は、例えば、ページアドレスを制御するページアドレス制御回路とカラムアドレスを制御するカラムアドレス制御回路を有する。書き込み回路５２６（書き込み／読み出し回路５２６）は、画像データを一時的に記憶するバッファ回路を有してもよい。読み出し回路５２４は、例えば、ラインアドレスを制御するラインアドレス制御回路（及び必要に応じてカラムアドレスを制御するカラムアドレス制御回路）を有する。読み出し回路５２４は、画像データを一時的に保持するラッチ回路を有してもよい。

制御ロジック回路５４２は、各種制御信号や各種制御データを生成したり、表示ドライバ１０全体の制御を行う。制御ロジック回路５４２は、例えばゲートアレイ（Ｇ／Ａ）などの自動配置配線により形成できる。また、制御ロジック回路５４２は、パラメータデータやコマンドデータを保持する。また、制御ロジック回路５４２は、階調電圧生成回路６１０（広義には、階調信号生成回路）に対して、階調特性（γ特性）を調整するための階調調整データ（γ補正データ）を出力したり、電源回路５９０に対して、各種の電圧を調整するための電圧設定データを出力する。また、制御ロジック回路５４２は、表示ドライバ１０に接続される外部の不揮発性メモリ１３４（例えば、ＥＥＰＲＯＭ（Electrically Erasable and Programmable ROM））に対してアクセス制御を行う。また、制御ロジック回路５４２は、処理装置１３０（例えば、ＭＰＵ（Micro Processing Unit））との間で、信号やデータを送受信する。なお、制御ロジック回路５４２は、処理装置１３０から基準クロックを受け取ってもよく、表示ドライバ１０は、基準クロックを生成する発振回路を含んでもよい。制御ロジック回路５４２は、処理装置１３０から垂直同期信号や水平同期信号を受け取ってもよく、表示ドライバ１０は、垂直同期信号や水平同期信号を生成する回路を含んでもよい。

表示タイミング制御回路５４４は、表示タイミングの制御信号を生成し、処理装置１３０から記憶回路５２２への画像データの書き込みタイミングを制御したり、記憶回路５２２からデータドライバ回路５５０への画像データの読み出しタイミングを制御する。また、表示タイミング制御回路５４４は、電気光学物質の印加電圧（広義には印加信号）の極性が反転するタイミングを指定する極性反転信号ＰＯＬを生成し、データドライバ回路５５０、電源回路５９０、及び階調電圧生成回路６１０に送る。

システムインターフェース回路５４８は、処理装置１３０から表示ドライバ１０への信号やデータを受け取り、表示ドライバ１０から処理装置１３０への信号やデータを送り出すインターフェースを実現する。システムインターフェース回路５４８は、処理装置１３０と記憶回路５２２との間の画像データの通信に、画像データを一時的に保持するバスホルダ回路を使用してもよい。システムインターフェース回路５４８は、パラレルインターフェース回路でもよく、シリアルインターフェース回路でもよく、パラレル／シリアルインターフェース回路でもよい。パラレルインターフェース回路５４８は、例えば、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、及び８ビットのデータＤ７〜Ｄ０を取り扱う。シリアルインターフェース回路は、例えば、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、シリアルクロック信号ＳＣＬ、及びシリアルデータＳＤを取り扱う。パラレル／シリアルインターフェース回路は、例えば、シリアル／パラレル選択信号ＩＦ、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、８ビットのデータＤ７〜Ｄ０、シリアルクロック信号ＳＣＬ、及びシリアルデータＳＤを取り扱う。

シリアル／パラレル選択信号ＩＦの「Ｈ（Ｈｉｇｈレベル）」及び「Ｌ（Ｌｏｗレベル）」はそれぞれ、例えば、シリアル通信モード及びパラレル通信モードを示す。反転チップセレクト信号ＸＣＳの「Ｌ」は、例えば、処理装置１３０と表示ドライバ１０との間の通信の許可を示す。コマンド／データの識別信号Ａ０の「Ｈ」及び「Ｌ」はそれぞれ、例えば、画像データ又はパラメータデータの通信モード及びコマンドデータの通信モードを示す。パラレル通信モードにおける反転リード信号ＸＲＤの「Ｌ」は、例えば、表示ドライバ１０から処理装置１３０へのデータの読み出しを示す。パラレル通信モードにおける反転ライト信号ＸＷＲの「Ｌ」は、例えば、処理装置１３０から表示ドライバ１０へのデータの書き込みを示す。パラレル通信モードにおける８ビットのデータＤ７〜Ｄ０は、例えば、画像データ、パラメータデータ、又はコマンドデータを示す。シリアル通信モードにおけるシリアルクロック信号ＳＣＬは、処理装置１３０と表示ドライバ１０との間の通信用のクロックを示す。シリアル通信モードにおけるシリアルデータＳＤは、例えば、画像データ、パラメータデータ、又はコマンドデータを示す。

データドライバ回路５５０は、電気光学パネル５１２の複数のデータ線を駆動するためのデータ信号（データ線用の駆動信号）を生成する回路である。具体的にはデータドライバ回路５５０は、記憶回路５２２から画像データ（階調データ）を受け、階調電圧生成回路６１０から複数（例えば１６段階、４段階、２段階など）の階調電圧（基準電圧）（広義には、階調信号）を受ける。そして、データドライバ回路５５０は、複数の階調電圧の中から、画像データに対応する階調電圧を選択する。選択された階調電圧は、データ信号として、電気光学パネル５１２の複数のデータ線のうちの対応するデータ線に出力される。

データドライバ回路５５０は、電気光学物質の劣化を防止するために、電気光学物質の印加電圧（広義には印加信号）の極性を反転させる極性反転駆動を採用することができる。極性反転駆動は、１垂直走査期間単位で極性反転を行うフレーム反転駆動、１水平走査期間単位で極性反転を行うライン反転駆動、及び、１画素単位で極性反転を行うドット反転駆動をライン反転駆動に組み合わせた極性反転駆動などを有する。データドライバ回路５５０が極性反転駆動を採用する場合、データドライバ回路５５０は、極性反転信号ＰＯＬに同期して、画像データ（階調データ）に対応する階調電圧を選択する。具体的には、データドライバ回路５５０は、極性反転信号ＰＯＬに同期して、画像データ（階調データ）の各ビットを反転して、反転画像データ（反転階調データ）を生成する。データドライバ回路５５０は、極性反転信号ＰＯＬに基づき、複数の階調電圧の中から、画像データ又は反転画像データに対応する階調電圧を選択する。

走査ドライバ回路５７０は、電気光学パネル５１２の複数の走査線を駆動するための走査信号（走査線用の駆動信号）を生成する回路である。具体的には、内蔵するシフトレジスタにおいてスタートパルス信号を順次シフトし、このシフトされたスタートパルス信号をレベル変換する。レベル変換された信号は、走査信号（走査電圧）として、電気光学パネル５１２の複数の走査線うちの対応する走査線に出力される。なお走査ドライバ５７０に、走査アドレス生成回路やアドレスデコーダを含ませ、走査アドレス生成回路が走査アドレスを生成して出力し、アドレスデコーダが走査アドレスのデコード処理を行うことで、走査信号を生成してもよい。

電源回路５９０は、各種の電圧（広義には電源信号）を生成する回路である。電源回路５９０は、入力電源電圧や内部電源電圧を、昇圧用キャパシタや昇圧用トランジスタを用いてチャージポンプ方式で昇圧し、昇圧電圧を生成する。昇圧電圧に基づき、走査ドライバ回路５７０や階調電圧生成回路６１０が使用する高電圧を生成できる。また電源回路５９０は、昇圧電圧のレベル調整を行う。また電源回路５９０は、電気光学パネル５１２の対向電極に供給する対向電極電圧ＶＣＯＭも生成する。

階調電圧生成回路（γ補正回路）６１０は、複数の階調電圧を生成する回路である。具体的には、階調電圧生成回路６１０は、電源回路５９０で生成された高電圧の電源電圧ＶＤＤＨ、ＶＳＳＨに基づいて、選択用電圧ＶＳ１〜ＶＳ６４（広義にはＲ個の選択用電圧）を出力する。階調電圧生成回路６１０は、直列に接続された複数の抵抗素子を有するラダー抵抗回路を含む。そしてＶＤＤＨ、ＶＳＳＨを、このラダー抵抗回路により分割した電圧を、選択用電圧ＶＳ１〜ＶＳ６４として出力する。階調電圧生成回路６１０は、制御ロジック回路５４２からの階調特性の調整データに基づいて、選択用電圧ＶＳ１〜ＶＳ６４の中から、例えば１６階調の場合には１６個（広義にはＳ個。Ｒ＞Ｓ）の電圧を選択して、階調電圧Ｖ１〜Ｖ１６として出力する。このようにすれば電気光学パネルに応じた最適な階調特性（γ補正特性）の階調電圧を生成できる。なお、極性反転駆動の場合には、階調電圧生成回路６１０は、正極性用のラダー抵抗回路と負極性用のラダー抵抗回路を含んでもよい。すなわち、階調電圧生成回路６１０は、極性反転信号ＰＯＬに同期して、正極性用の複数（例えば１６段階）の階調電圧Ｖ１〜Ｖ１６又は負極性用の複数（例えば１６段階）の階調電圧Ｖ１〜Ｖ１６を出力してもよい。

処理装置１３０は、制御ロジック回路５４２との間で、信号やデータを送受信する。処理装置１３０は、ＭＰＵやＣＰＵ（Central Prosessing Unit）により実現してもよいし、ＡＳＩＣであるコントローラ回路により実現してもよい。また、ＭＰＵ１３０の機能を、電子機器（例えば、電気光学装置、携帯電話、ページャ、時計、液晶テレビ、車載用表示装置、カーナビゲーション装置、電卓、ワードプロセッサ、プロジェクタ又はＰＯＳ端末等）が有する処理部（ＭＰＵ）により実現してもよい。

処理装置１３０の主な動作は、制御ロジック回路５４２にコマンドデータを送信し、制御ロジック回路５４２は、そのコマンドデータに基づき表示ドライバ１０を制御する。また、処理装置１３０は、必要に応じてコマンドデータに関連するパラメータデータを送信する。処理装置１３０の主な他の動作は、記憶回路５２２に画像データを送信する。具体的には、処理装置１３０は、記憶回路５２２の書き込み領域（例えば、１フレーム分の記憶領域）を制御ロジック回路５４２に指示するために、書き込み領域を設定するコマンドデータと、書き込み領域の内容（例えば、１フレーム分の記憶領域のスタートアドレス及びエンドアドレス）を表すパラメータデータとを制御ロジック回路５４２に送信する。その後、処理装置１３０は、記憶回路５２２への画像データ（例えば、１フレーム分の画像データ）の送信を開始し、これに応じて、制御ロジック回路５４２は、記憶回路５２２の設定された書き込み領域に画像データの書き込みを書き込み回路５２６を介して開始する。画像データ（例えば、１フレーム分の画像データ）の送信を開始する際、処理装置１３０は、画像データの書き込み開始を指示するコマンドデータを制御ロジック回路５４２に送信してもよい。

外部不揮発性メモリ１３４は、電気光学装置を動作させるための種々の情報を記憶する。具体的には、外部不揮発性メモリ１３４は、表示特性制御パラメータデータ（フリッカ調整パラメータデータ、コントラスト調整パラメータデータ、表示制御パラメータデータ、階調制御パラメータデータ、電圧設定パラメータデータ等）を記憶する。外部不揮発性メモリ１３４は、表示特性制御パラメータデータ以外のパラメータデータ（リフレッシュ期間パラメータデータ、製造情報パラメータデータ等）も記憶する。外部不揮発性メモリ１３４に記憶された各種のパラメータデータは、例えば、電源投入時、システムリセット時、又はリフレッシュ時に、制御ロジック回路５４２によって読み出される。

２．制御ロジック回路
図２に、図１の制御ロジック回路５４２の構成例を示す。制御ロジック回路５４２は、処理装置１３０からのコマンドデータをデコードするコマンドデコーダ回路５１４と、処理装置１３０からのパラメータデータを保持するパラメータレジスタ回路３０（広義には、パラメータ保持回路）とを有する。また、制御ロジック回路５４２は、処理装置１３０からの画像データを受け、画像データを書き込み回路５２６に送る。図２において、システムインターフェース回路５４８は、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、及び８ビットのデータＤ７〜Ｄ０を取り扱い、処理装置１３０に対してパラレルインターフェース回路の機能を表す。好ましくは、システムインターフェース回路５４８は、異常信号ＥＲＲ及びテスト信号ＴＣＥＮを取り扱うことができる。

制御ロジック回路５４２の主な動作は、処理装置１３０からの各種のコマンドデータを受信し、コマンドデータの内容に応じて、表示ドライバ１０内の制御回路５２４、５２６、５４４、５９０、６１０を制御する。図２に示すように、制御ロジック回路５４２は、各種のコマンドデータが入力されたことを保持するコマンドレジスタ回路５１５（広義には、コマンド保持回路）を有してもよい。また、制御ロジック回路５４２は、処理装置１３０からの各種のパラメータデータを受信し、パラメータデータをパラメータレジスタ回路３０に保持させる。図２に示すように、制御ロジック回路５４２は、コマンドデコーダ回路５１４のデコード結果に応じてコマンドデータに関連するパラメータデータをパラメータレジスタ回路３０に保持させるレジスタ書き込み回路２０を有してもよい。表示ドライバ１０内の制御回路５２４、５２６、５４４、５９０、６１０は、パラメータレジスタ回路３０に保持されるパラメータデータに基づき動作する。コマンドレジスタ回路５１５やパラメータレジスタ回路３０のような制御レジスタ回路（広義には、制御保持回路）は、Ｄフリップフロップで実現してもよいし、ＲＡＭで実現してもよい。コマンドレジスタ回路５１５及びパラメータレジスタ回路３０を制御レジスタ回路として統合し、制御レジスタ回路をコマンドデータ用の領域とパラメータデータ用の領域とに分けてもよい。

好ましくは、制御ロジック回路５４２は、パラメータレジスタ回路３０だけでなく、固定値出力回路３１（正常値出力回路）を有することができる。固定値出力回路３１の構成例は、図９において後述する。固定値出力回路３１は、正常な値を有する表示タイミングパラメータデータを固定値として、出力する。固定値出力回路３１からの表示タイミングパラメータデータを使用する表示ドライバ１０に駆動される電気光学パネル５１２は、表示動作を保つことができる。制御ロジック回路５４２は、パラメータレジスタ回路３０に保持される表示タイミングパラメータデータが異常な値を有するか否かを検出する異常検出回路３２を有する。制御ロジック回路５４２は更に、異常検出回路３２の検出結果に基づいて、パラメータレジスタ回路３０内の表示タイミングパラメータデータ又は固定値出力回路３１からの表示タイミングパラメータデータを選択するセレクタ回路３３を有する。表示ドライバ１０内の制御回路は、セレクタ回路３３によって選択された表示タイミングパラメータデータに基づき動作する。

図２において、システムインターフェース回路５４８は、電源投入時又はシステムリセット時に例えば「Ｌ」を示す反転リセット信号ＸＲＥＳを取り扱うことができ、制御ロジック回路５４２は、反転リセット信号ＸＲＥＳに基づき外部不揮発性メモリ１３４に記憶されるパラメータデータのすべての読み出しを制御するメモリ制御回路５１８を有することができる。メモリ制御回路５１８は、読み出しの開始を制御する制御データを外部不揮発性メモリ１３４に送信する。なお、制御ロジック回路５４２がソフトウェアリセットを示すコマンドデータＳＷＲＥＳＥＴやコマンドリフレッシュを示すコマンドデータＣＭＲＦを処理装置１３０から受信する場合、同様に、メモリ制御回路５１８は、コマンドデータＳＷＲＥＳＥＴに基づき外部不揮発性メモリ１３４に記憶されるパラメータデータのすべての読み出しを制御することができる。

システムインターフェース回路５４８は、例えば、外部不揮発性メモリ１３４用の反転チップセレクト信号ＸＥ２ＣＳ、シリアルクロック信号Ｅ２ＳＣＬ、及びシリアル出力データＥ２ＳＯを取り扱うことができる。反転チップセレクト信号ＸＥ２ＣＳの「Ｌ」は、例えば、外部不揮発性メモリ１３４と表示ドライバ１０との間の通信の許可を示す。シリアル通信モードにおけるシリアルクロック信号Ｅ２ＳＣＬは、外部不揮発性メモリ１３４と表示ドライバ１０との間の通信用のクロックを示す。シリアル通信モードにおけるシリアル出力データＥ２ＳＯは、表示ドライバ１０から外部不揮発性メモリ１３４への制御データを示す。また、システムインターフェース回路５４８は、例えば、シリアル入力データＥ２ＳＩを取り扱うことができる。シリアル通信モードにおけるシリアル入力データＥ２ＳＯは、外部不揮発性メモリ１３４から表示ドライバ１０へのパラメータデータ又は制御データを示す。

外部不揮発性メモリ１３４は、読み出しの開始を制御する制御データをメモリ制御回路５１８から受信すると、外部不揮発性メモリ１３４に記憶されるパラメータデータのすべての読み出しを開始する。レジスタ書き込み回路２０は、外部不揮発性メモリ１３４からのパラメータデータをパラメータレジスタ回路３０に書き込むことができる。パラメータレジスタ回路３０は、処理装置１３０によって設定されるパラメータデータと外部不揮発性メモリ１３４によって設定されるパラメータデータとを有することができる。

このように、レジスタ書き込み回路２０は、所与のタイミングで、外部不揮発性メモリ１３４に記憶されるパラメータデータのすべてを、表示ドライバ１０のパラメータレジスタ回路３０に書き込むことができる。所与のタイミングは、電源投入時やシステムリセット時やソフトウェアリセット時やコマンドリフレッシュ時以外のリフレッシュ時でもよい。外部メモリ制御回路５１８は、パラメータレジスタ回路３０に保持されるリフレッシュ期間パラメータデータに基づき、読み出しの開始を制御する制御データを外部不揮発性メモリ１３４に定期的に送信してもよい。これに応じて、レジスタ書き込み回路２０は、定期的なリフレッシュ時に、外部不揮発性メモリ１３４に記憶されるパラメータデータのすべてを、表示ドライバ１０のパラメータレジスタ回路３０に定期的に書き込むことができる。なお、レジスタ書き込み回路２０は、所与のリフレッシュ時に、外部不揮発性メモリ１３４に記憶されるパラメータデータの一部（例えば、表示タイミングパラメータデータ）だけをパラメータレジスタ回路３０に書き込んでもよい。

３．異常検出動作
図３に、表示タイミングパラメータデータの構成例を示す。図３において、１水平走査期間の長さ、データ線駆動期間の開始タイミング及び終了タイミング、並びに走査線駆動期間の開始タイミング及び終了タイミングが、表示タイミングパラメータデータとして示されている。第１の期間（１水平走査期間）は、基準開始タイミングから基準終了タイミングまでを表す。第２の期間は、基準開始タイミングからデータ線駆動期間の開始タイミングまでを表す。第３の期間は、基準開始タイミングからデータ線駆動期間の終了タイミングまでを表す。第４の期間は、基準開始タイミングから走査線駆動期間の開始タイミングまでを表す。第５の期間は、基準開始タイミングから走査線駆動期間の終了タイミングまでを表す。

パラメータレジスタ回路３０は、表示制御パラメータデータ（広義には、表示特性制御パラメータデータ）として、（第１の）表示タイミングパラメータデータを保持する。また、固定値出力回路３１は、（第２の）表示タイミングパラメータデータを出力する。固定値出力回路３１から出力される表示タイミングパラメータデータは、パラメータレジスタ回路３０内の表示タイミングパラメータデータの書き換えと同期して、書き換えられない。パラメータレジスタ回路３０は、バックポーチライン数やフロントポーチライン数等の表示制御パラメータデータを保持することができる。

固定値出力回路３１は、表示タイミングパラメータデータとして、１水平走査期間の長さの最大及び最小、データ線駆動期間の開始タイミング及び終了タイミング、並びに走査線駆動期間の開始タイミング及び終了タイミングを出力する。なお、固定値出力回路３１は、複数の組のデータ線駆動期間の開始タイミング及び終了タイミング、並びに走査線駆動期間の開始タイミング及び終了タイミングを出力してもよい。

パラメータレジスタ回路３０内の表示タイミングパラメータデータが異常な値を有しない場合、セレクタ回路３３は、パラメータレジスタ回路３０内の表示タイミングパラメータデータを選択する。パラメータレジスタ回路３０内の表示タイミングパラメータデータが異常な値を有する場合、セレクタ回路３３は、基本的に、固定値出力回路３１からの表示タイミングパラメータデータを選択する。

図４に、表示タイミングパラメータデータの設定例を示す。図４において、１水平走査期間の長さの最大（１４８）及び最小（３２）、１０組のデータ線駆動期間の開始タイミング及び終了タイミング（（１１、３０）；（１１、３０）；（１１、４１）；（１１、４１）；（１１、４１）；（１１、４１）；（１１、４１）；（１１、４１）；（１１、４１）；（１１、４１））、並びに１０組の走査線駆動期間の開始タイミング及び終了タイミング（（１３、２８）；（１３、２８）；（１３、３９）；（１３、３９）；（１３、３９）；（１３、３９）；（１３、３９）；（１３、３９）；（１３、３９）；（１３、３９））が、表示タイミングパラメータデータとして示されている。複数の組のデータ線駆動期間の開始タイミング及び終了タイミング、並びに、走査線駆動期間の開始タイミング及び終了タイミングは、１水平走査期間の範囲（（０〜３１）；（３２〜４７）；（４８〜６３）；（６４〜７９）；（８０〜９５）；（９６〜１１１）；（１１２〜１２７）；（１２８〜１４３）；（１４４〜１４８）；（１４９〜））に関連付けされている。

パラメータレジスタ回路３０内の１水平走査期間の長さが固定値出力回路３１からの１水平走査期間の長さの最小よりも小さい場合、セレクタ回路３３は、固定値出力回路３１からの１水平走査期間の長さの最小を選択する。１水平走査期間の長さの最小は、例えば、３２基準クロックである。パラメータレジスタ回路３０内の１水平走査期間の長さが固定値出力回路３１からの１水平走査期間の長さの最大よりも大きい場合、セレクタ回路３３は、固定値出力回路３１からの１水平走査期間の長さの最大を選択する。１水平走査期間の長さの最大は、例えば、１４８基準クロックである。パラメータレジスタ回路３０内の１水平走査期間の長さがノイズ等によって異常な値を有する場合であっても、表示ドライバ１０は、固定値出力回路３１からの正常な値を有する１水平走査期間の長さを使用することができる。

図５に、異常な値を有するデータ線駆動期間の構成例を示す。図５（Ａ）において、基準開始タイミングからデータ線駆動期間の開始タイミングまでの第２の期間の長さは、基準開始タイミングからデータ線駆動期間の終了タイミングまでの第３の期間の長さよりも大きい。第２の期間の長さが第３の期間の長さと等しい場合、図５（Ａ）と同様に、データ線駆動期間は、異常の値を有する。図５（Ｂ）において、基準開始タイミングからデータ線駆動期間の開始タイミングまでの第２の期間の長さは、１水平走査期間（基準開始タイミングから基準終了タイミングまでの第１の期間）の長さよりも大きい。第２の期間の長さが１水平走査期間の長さと等しい場合、図５（Ｂ）と同様に、データ線駆動期間は、異常の値を有する。図５（Ｃ）において、基準開始タイミングからデータ線駆動期間の終了タイミングまでの第３の期間の長さは、１水平走査期間の長さよりも大きい。第３の期間の長さが１水平走査期間の長さと等しい場合、図５（Ｃ）と同様に、データ線駆動期間は、異常の値を有する。このような場合、セレクタ回路３３は、固定値出力回路３１からのデータ線駆動期間の開始タイミング及び終了タイミングを選択する。固定値出力回路３１からのデータ線駆動期間の開始タイミングは、例えば、１１基準クロックである。固定値出力回路３１からのデータ線駆動期間の終了タイミングは、例えば、３０基準クロックである。

固定値出力回路３１が１水平走査期間の範囲に関連付けされる複数の組のデータ線駆動期間の開始タイミング及び終了タイミングを出力する場合、セレクタ回路３３は、パラメータレジスタ回路３０内の１水平走査期間の長さに基づき、固定値出力回路３１からの複数の組のうちの対応する１組のデータ線駆動期間の開始タイミング及び終了タイミングを選択する。

パラメータレジスタ回路３０内の１水平走査期間の長さが、例えば、３５基準クロックであり、３５基準クロックが、例えば３２基準クロック以上４７基準クロック以下の範囲に属する場合、セレクタ回路３３は、パラメータレジスタ回路３０内の１水平走査期間の長さ（３５基準クロック）を選択し、さらに、固定値出力回路３１からの対応する１組のデータ線駆動期間の開始タイミング（例えば、１１基準クロック）及び終了タイミング（例えば、３０基準クロック）を選択する。なお、パラメータレジスタ回路３０内の１水平走査期間の長さが８ビットである場合、８ビットのうちの上位４ビットが「００１０」を示すことは、パラメータレジスタ回路３０内の１水平走査期間の長さが３２基準クロック以上４７基準クロック以下の範囲に属することを意味する。

パラメータレジスタ回路３０内の１水平走査期間の長さが、例えば、１５基準クロックであり、１５基準クロックが、例えば３１基準クロック以下の範囲に属する場合、セレクタ回路３３は、固定値出力回路３１からの１水平走査期間の長さの最小（３２基準クロック）を選択し、さらに、固定値出力回路３１からの対応する１組のデータ線駆動期間の開始タイミング（例えば、１１基準クロック）及び終了タイミング（例えば、３０基準クロック）を選択する。

図６に、異常な値を有する走査線駆動期間の構成例を示す。図６（Ａ）において、基準開始タイミングから走査線駆動期間の開始タイミングまでの第４の期間の長さは、基準開始タイミングから走査線駆動期間の終了タイミングまでの第５の期間の長さよりも大きい。第４の期間の長さが第５の期間の長さと等しい場合、図６（Ａ）と同様に、走査線駆動期間は、異常の値を有する。図６（Ｂ）において、基準開始タイミングからデータ線駆動期間の開始タイミングまでの第２の期間の長さは、基準開始タイミングから走査線駆動期間の開始タイミングまでの第４の期間の長さよりも大きい。第２の期間の長さが第３の期間の長さと等しい場合、図６（Ｂ）と同様に、走査線駆動期間は、異常の値を有する。図６（Ｃ）において、基準開始タイミングから走査線駆動期間の終了タイミングまでの第５の期間の長さは、基準開始タイミングからデータ線駆動期間の終了タイミングまでの第３の期間の長さよりも大きい。第５の期間の長さが第３の期間の長さと等しい場合、図６（Ｃ）と同様に、走査線駆動期間は、異常の値を有する。このような場合、セレクタ回路３３は、固定値出力回路３１からの走査線駆動期間の開始タイミング及び終了タイミングを選択する。固定値出力回路３１からの走査線駆動期間の開始タイミングは、例えば、１３基準クロックである。固定値出力回路３１からのデータ線駆動期間の終了タイミングは、例えば、２８基準クロックである。

固定値出力回路３１が１水平走査期間の範囲に関連付けされる複数の組の走査線駆動期間の開始タイミング及び終了タイミングを出力する場合、セレクタ回路３３は、パラメータレジスタ回路３０内の１水平走査期間の長さに基づき、固定値出力回路３１からの複数の組のうちの対応する１組の走査線駆動期間の開始タイミング及び終了タイミングを選択する。

パラメータレジスタ回路３０内の１水平走査期間の長さが、例えば、１４５基準クロックであり、１４５基準クロックが、例えば１４４基準クロック以上１４８基準クロック以下の範囲に属する場合、セレクタ回路３３は、パラメータレジスタ回路３０内の１水平走査期間の長さ（１４５基準クロック）を選択し、さらに、固定値出力回路３１からの対応する１組の走査線駆動期間の開始タイミング（例えば、１１基準クロック）及び終了タイミング（例えば、４１基準クロック）を選択する。なお、パラメータレジスタ回路３０内の１水平走査期間の長さが８ビットである場合、８ビットのうちの上位４ビットが「１００１」を示し、且つ８ビットが「１００１０１０１」より小さいことを示すことは、パラメータレジスタ回路３０内の１水平走査期間の長さが１４４基準クロック以上１４８基準クロック以下の範囲に属することを意味する。

パラメータレジスタ回路３０内の１水平走査期間の長さが、例えば、１５０基準クロックであり、１５０基準クロックが、例えば１４９基準クロック以上の範囲に属する場合、セレクタ回路３３は、固定値出力回路３１からの１水平走査期間の長さの最大（１４８基準クロック）を選択し、さらに、固定値出力回路３１からの対応する１組のデータ線駆動期間の開始タイミング（例えば、１３基準クロック）及び終了タイミング（例えば、３９基準クロック）を選択する。

図７に、異常検出動作のフローチャート例を示す。異常検出回路３２は、最初に、パラメータレジスタ回路３０に保持される１水平走査期間の長さが異常な値を有するか否かを検出する。より詳細には、パラメータレジスタ回路３０内の１水平走査期間の長さが、固定値出力回路３１からの１水平走査期間の長さの最大よりも大きい場合、又は、パラメータレジスタ回路３０内の１水平走査期間の長さが、固定値出力回路３１からの１水平走査期間の長さの最小よりも小さい場合、異常検出回路３２の検出結果は、パラメータレジスタ回路３０に保持される１水平走査期間の長さが異常な値を有することを示す。一方、パラメータレジスタ回路３０内の１水平走査期間の長さが、固定値出力回路３１からの１水平走査期間の長さの最大と等しい又は最大よりも小さく、且つ、パラメータレジスタ回路３０内の１水平走査期間の長さが、固定値出力回路３１からの１水平走査期間の長さの最小と等しい又は該最小よりも大きい場合、異常検出回路３２の検出結果は、パラメータレジスタ回路３０に保持される１水平走査期間の長さが異常な値を有しないことを示す。

パラメータレジスタ回路３０に保持される１水平走査期間の長さが異常な値を有しない場合、異常検出回路３２は、パラメータレジスタ回路３０に保持されるデータ線駆動期間の開始タイミング及び終了タイミング、並びに、パラメータレジスタ回路３０に保持される走査線駆動期間の開始タイミング及び終了タイミングが異常な値を有するか否かを検出する。より詳細には、以下の（１）〜（６）の場合のうちの少なくとも１つの場合、異常検出回路３２の検出結果は、パラメータレジスタ回路３０に保持されるデータ線駆動期間の開始タイミング及び終了タイミング、並びに、パラメータレジスタ回路３０に保持される走査線駆動期間の開始タイミング及び終了タイミングが異常な値を有することを示す。

（１）基準開始タイミングからパラメータレジスタ回路３０内のデータ線駆動期間の開始タイミングまでの第２の期間の長さが、基準開始タイミングからパラメータレジスタ回路３０内のデータ線駆動期間の終了タイミングまでの第３の期間の長さと等しい又は該第３の期間の長さよりも大きい。（２）基準開始タイミングからパラメータレジスタ回路３０内のデータ線駆動期間の開始タイミングまでの第２の期間の長さが、パラメータレジスタ回路３０内の１水平走査期間の長さと等しい又は該１水平走査期間の長さよりも大きい。（３）基準開始タイミングからパラメータレジスタ回路３０内のデータ線駆動期間の終了タイミングまでの第３の期間の長さが、パラメータレジスタ回路３０内の１水平走査期間の長さと等しい又は該１水平走査期間の長さよりも大きい。（４）基準開始タイミングからパラメータレジスタ回路３０内の走査線駆動期間の開始タイミングまでの第４の期間の長さが、基準開始タイミングからパラメータレジスタ回路３０内の走査線駆動期間の終了タイミングまでの第５の期間の長さと等しい又は該第５の期間の長さよりも大きい。（５）基準開始タイミングからパラメータレジスタ回路３０内のデータ線駆動期間の開始タイミングまでの第２の期間の長さが、基準開始タイミングからパラメータレジスタ回路３０内の走査線駆動期間の開始タイミングまでの第４の期間の長さと等しい又は該第４の期間の長さよりも大きい。（６）基準開始タイミングからパラメータレジスタ回路３０内の走査線駆動期間の終了タイミングまでの第５の期間の長さが、基準開始タイミングからパラメータレジスタ回路３０内のデータ線駆動期間の終了タイミングまでの第３の期間の長さと等しい又は該第３の期間の長さよりも大きい。

検出回路３２が異常を検出する場合、検出回路３２は、異常時に例えば「Ｈ」を示す異常信号ＥＲＲを生成し、セレクタ回路３３に出力する。検出回路３２は更に、例えばシステムインターフェース回路５４８を介して、異常信号ＥＲＲを処理装置１３０に出力することもできる。セレクタ回路３３は、異常信号ＥＲＲに基づき、パラメータレジスタ回路３０内の表示タイミングパラメータデータ又は固定値出力回路３１からの表示タイミングパラメータデータの選択を決定する。処理装置１３０は、異常信号ＥＲＲに基づき、コマンドリフレッシュを示すコマンドデータＣＭＲＦの送信を決定する。

図８に、表示タイミングパラメータデータが異常な値を有するタイミング例を示す。図８（Ａ）に示されるように、定期的なリフレッシュタイミングの後に検出回路３２が異常を検出する場合、次の定期的なリフレッシュタイミングまでの間、表示ドライバ１０に駆動される電気光学パネル５１２は、表示動作を保つことができる。図８（Ｂ）に示されるように、検出回路３２が異常信号ＥＲＲを処理装置１３０に出力する表示ドライバ１０に駆動される電気光学パネル５１２は、早期に正常動作することができる。なお、図８（Ｂ）のコマンドリフレッシュ後の定期リフレッシュは、図８（Ａ）のように予定されていた定期的なリフレッシュでもよく、コマンドリフレッシュからリフレッシュ期間パラメータデータに基づく所与のタイミング後の定期的なリフレッシュでもよい。

処理装置１３０は、例えばシステムインターフェース回路５４８を介して、テストモード時に例えば「Ｈ」を示すテスト信号ＴＣＥＮを表示ドライバ１０に送信することもできる。テストモードにおいて、セレクタ回路３３は、異常信号ＥＲＲを無視し、パラメータレジスタ回路３０内の表示タイミングパラメータデータを常に選択することができる。

図９に、図２の固定値出力回路３１の構成例を示す。固定値出力回路３１内の表示タイミングパラメータデータが例えば８ビットで表される「００００１０１１」を示す場合、図９に示すように、１（Ｈ）は、プルアップで設定され、０（Ｌ）は、プルダウンで設定される。各ビットの固定値は、ヒューズ等によって選択されてもよい。なお、固定値出力回路３１は、ノイズの影響を受け難い不揮発性メモリ回路（例えば、マルチタイムＰＲＯＭ（Multi Time Programmable ROM）、ＥＥＰＲＯＭ）で実現してもよい。また、固定値出力回路３１は、パラメータレジスタ回路３０の耐ノイズ性よりも高い耐ノイズ性を持つ保持回路でもよい。

当業者は、上述した本実施形態が、本発明の精神を逸脱することなく、（場合によって技術常識を参照することによって、）変形され得ることを容易に理解できるであろう。本発明の範囲は、本実施形態の全部または一部およびそれらの変形を含み、特許請求の範囲およびその均等な範囲によって定められる。

本実施形態の電気光学装置の構成例。 図１の制御ロジック回路の構成例。 表示タイミングパラメータデータの構成例。 表示タイミングパラメータデータの設定例。 図５（Ａ）、図５（Ｂ）、図５（Ｃ）は、異常な値を有するデータ線駆動期間の構成例。 図６（Ａ）、図６（Ｂ）、図６（Ｃ）は、異常な値を有する走査線駆動期間の構成例。 異常検出動作のフローチャート例。 図８（Ａ）、図８（Ｂ）は、表示タイミングパラメータデータが異常な値を有するタイミング例。 図２の固定値出力回路の構成例。

符号の説明

１０ 表示ドライバ、２０ レジスタ書き込み回路、３０ パラメータレジスタ回路、
３１ 固定値出力回路、３２ 異常検出回路、３３ セレクタ回路、
１３０ 処理装置、１３４ 外部不揮発性メモリ、５１２ 電気光学パネル、
５１４ コマンドデコーダ回路、５１５ コマンドレジスタ回路、
５１８ メモリ制御回路、５２２ 記憶回路、５２４ 読み出し回路、
５２６ 書き込み回路、５４２ 制御ロジック回路、５４４ 表示タイミング制御回路、５４８ システムインターフェース回路、５５０ データドライバ回路、
５７０ 走査ドライバ回路、５９０ 電源回路、６１０ 階調電圧生成回路

Claims (14)

1. 電気光学パネルを駆動するための表示ドライバであって、
   表示タイミングパラメータデータを保持するパラメータ保持回路と、
   正常な値を有する表示タイミングパラメータデータを出力する固定値出力回路と、
   前記パラメータ保持回路に保持される前記表示タイミングパラメータデータが異常な値を有するか否かを検出する異常検出回路と、
   前記異常検出回路の検出結果に基づいて、前記パラメータ保持回路内の前記表示タイミングパラメータデータ又は前記固定値出力回路からの前記表示タイミングパラメータデータを選択するセレクタ回路と、
   を含む表示ドライバ。
2. 請求項１において、
   前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、基準開始タイミングから基準終了タイミングまでの第１の期間を表す１水平走査期間の長さを保持し、
   前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有する１水平走査期間の長さの最小を出力し、
   前記パラメータ保持回路内の前記１水平走査期間の長さが前記固定値出力回路からの前記１水平走査期間の長さの前記最小よりも小さい場合、前記セレクタ回路は、前記固定値出力回路からの前記１水平走査期間の長さの前記最小を選択する、表示ドライバ。
3. 請求項１において、
   前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、基準開始タイミングから基準終了タイミングまでの第１の期間を表す１水平走査期間の長さを保持し、
   前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有する１水平走査期間の長さの最大を出力し、
   前記パラメータ保持回路内の前記１水平走査期間の長さが前記固定値出力回路からの前記１水平走査期間の長さの前記最大よりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記１水平走査期間の長さの前記最大を選択する、表示ドライバ。
4. 請求項１において、
   前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、データ線駆動期間の開始タイミング及び終了タイミングを保持し、
   前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有するデータ線駆動期間の開始タイミング及び終了タイミングを出力し、
   基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記開始タイミングまでの第２の期間の長さが、前記基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記終了タイミングまでの第３の期間の長さと等しい又は該第３の期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記データ線駆動期間の前記開始タイミング及び前記終了タイミングを選択する、表示ドライバ。
5. 請求項４において、
   前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、前記基準開始タイミングから基準終了タイミングまでの第１の期間を表す１水平走査期間の長さを保持し、
   前記基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記開始タイミングまでの前記第２の期間の長さが、前記パラメータ保持回路内の前記１水平走査期間の長さと等しい又は該１水平走査期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記データ線駆動期間の前記開始タイミング及び前記終了タイミングを選択する、表示ドライバ。
6. 請求項４において、
   前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、前記基準開始タイミングから基準終了タイミングまでの第１の期間を表す１水平走査期間の長さを保持し、
   前記基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記終了タイミングまでの前記第３の期間の長さが、前記パラメータ保持回路内の前記１水平走査期間の長さと等しい又は該１水平走査期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記データ線駆動期間の前記開始タイミング及び前記終了タイミングを選択する、表示ドライバ。
7. 請求項５又は６において、
   前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有する１水平走査期間の長さの最大及び最小を出力し、
   前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有し、且つ１水平走査期間の範囲に関連付けされる複数の組のデータ線駆動期間の開始タイミング及び終了タイミングを出力し、
   前記パラメータ保持回路内の前記１水平走査期間の長さが、前記固定値出力回路からの前記１水平走査期間の長さの前記最大と等しい又は該最大よりも小さく、且つ、前記パラメータ保持回路内の前記１水平走査期間の長さが、前記固定値出力回路からの前記１水平走査期間の長さの前記最小と等しい又は該最小よりも大きい場合、前記セレクタ回路は、前記パラメータ保持回路内の前記１水平走査期間の長さに基づき、前記固定値出力回路からの前記複数の組のうちの対応する１組のデータ線駆動期間の開始タイミング及び終了タイミングを選択する、表示ドライバ。
8. 請求項１において、
   前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、走査線駆動期間の開始タイミング及び終了タイミングを保持し、
   前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有する走査線駆動期間の開始タイミング及び終了タイミングを出力し、
   基準開始タイミングから前記パラメータ保持回路内の前記走査線駆動期間の前記開始タイミングまでの第４の期間の長さが、前記基準開始タイミングから前記パラメータ保持回路内の前記走査線駆動期間の前記終了タイミングまでの第５の期間の長さと等しい又は該第５の期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記走査線駆動期間の前記開始タイミング及び前記終了タイミングを選択する、表示ドライバ。
9. 請求項８において、
   前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、データ線駆動期間の開始タイミング及び終了タイミングを保持し、
   前記基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記開始タイミングまでの第２の期間の長さが、前記基準開始タイミングから前記パラメータ保持回路内の前記走査線駆動期間の前記開始タイミングまでの前記第４の期間の長さと等しい又は該第４の期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記走査線駆動期間の前記開始タイミング及び前記終了タイミングを選択する、表示ドライバ。
10. 請求項８において、
    前記パラメータ保持回路は、前記表示タイミングパラメータデータとして、データ線駆動期間の開始タイミング及び終了タイミングを保持し、
    前記基準開始タイミングから前記パラメータ保持回路内の前記走査線駆動期間の前記終了タイミングまでの前記第５の期間の長さが、前記基準開始タイミングから前記パラメータ保持回路内の前記データ線駆動期間の前記終了タイミングまでの第３の期間の長さと等しい又は該第３の期間の長さよりも大きい場合、前記セレクタ回路は、前記固定値出力回路からの前記走査線駆動期間の前記開始タイミング及び前記終了タイミングを選択する、表示ドライバ。
11. 請求項９又は１０において、
    前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有する１水平走査期間の長さの最大及び最小を出力し、
    前記固定値出力回路は、前記表示タイミングパラメータデータとして、正常な値を有し、且つ１水平走査期間の範囲に関連付けされる複数の組の走査線駆動期間の開始タイミング及び終了タイミングを出力し、
    前記パラメータ保持回路内の前記１水平走査期間の長さが、前記固定値出力回路からの前記１水平走査期間の長さの前記最大と等しい又は該最大よりも小さく、且つ、前記パラメータ保持回路内の前記１水平走査期間の長さが、前記固定値出力回路からの前記１水平走査期間の長さの前記最小と等しい又は該最小よりも大きい場合、前記セレクタ回路は、前記パラメータ保持回路内の前記１水平走査期間の長さに基づき、前記複数の組のうちの対応する１組の走査線駆動期間の開始タイミング及び終了タイミングを選択する、表示ドライバ。
12. 請求項１乃至１１の何れかにおいて、
    前記検出回路は、検出結果を表す異常信号を処理装置及び前記セレクタ回路に出力する、表示ドライバ。
13. 請求項１乃至１２の何れかにおいて、
    テストモードにおいて、前記セレクタ回路は、前記パラメータ保持回路内の前記表示タイミングパラメータデータを常に選択する、表示ドライバ。
14. 請求項１乃至１３の何れかに記載の前記表示ドライバを含む電気光学装置。

Images