KR20090049777A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20090049777A
KR20090049777A KR1020070116067A KR20070116067A KR20090049777A KR 20090049777 A KR20090049777 A KR 20090049777A KR 1020070116067 A KR1020070116067 A KR 1020070116067A KR 20070116067 A KR20070116067 A KR 20070116067A KR 20090049777 A KR20090049777 A KR 20090049777A
Authority
KR
South Korea
Prior art keywords
line
timing controller
serial
driving power
serial data
Prior art date
Application number
KR1020070116067A
Other languages
English (en)
Other versions
KR101437868B1 (ko
Inventor
조조연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070116067A priority Critical patent/KR101437868B1/ko
Priority to US12/217,373 priority patent/US8174476B2/en
Priority to CN200810133569XA priority patent/CN101436398B/zh
Publication of KR20090049777A publication Critical patent/KR20090049777A/ko
Application granted granted Critical
Publication of KR101437868B1 publication Critical patent/KR101437868B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시 장치에 관한 것으로서, 본 발명에 따른 표시 장치는 화상 형성을 위한 제어 신호 및 데이터 신호를 발생하는 타이밍 컨트롤러와, 데이터 신호를 기록하는 메모리 소자와, 상기 타이밍 컨트롤러와 상기 메모리 소자를 연결하는 아이투시 버스를 포함하며, 상기 아이투시 버스는 각각 일단이 상기 메모리 소자와 연결되고 타단이 상기 타이밍 컨트롤러와 연결되는 시리얼 클록 라인 및 시리얼 데이터 라인과, 상기 시리얼 클록 라인 및 상기 시리얼 데이터 라인에 각각 연결된 디커플링캡을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는, 정전기(ESD) 또는 외부의 노이즈(noise)에 의한 불량의 발생을 억제한 표시 장치에 관한 것이다.
표시 장치에는 여러 종류가 있다. 그 중에서 급속하게 발전하고 있는 반도체 기술로 인해 성능이 향상되고 소형화 및 경량화된 액정 표시(liquid crystal display, LCD) 표시 장치가 대표적인 표시 장치로 자리 잡고 있다.
이러한 액정 표시 장치는 현재 표시 장치를 필요로 하는 핸드폰, PDA(personal digital assistant), 및 PMP(portable multimedia player) 등과 같은 소형 제품뿐만 아니라 중대형 제품인 모니터 및 TV 등에도 장착되어 사용되는 등 표시 장치가 필요한 거의 모든 정보 처리 기기에 장착되어 사용되고 있다.
액정 표시 패널은 크게 표시 패널과 구동 회로부를 포함한다. 구동 회로부는 표시 패널이 화상을 형성할 수 있도록 제어 신호 및 데이터 신호를 공급한다. 구동 회로부는 제어 신호 및 데이터 신호를 발생하는 타이밍 컨트롤러와, 타이밍 컨트롤러에 부속되어 데이터 신호를 기록하는 메모리 소자를 포함한다. 메모리 소자로는 롬(ROM), 특히 이이피롬(electrically erasable and programmable read only memory, EEPROM)이 주로 사용된다.
그리고 타이밍 컨트롤러와 메모리 소자는 아이투시(I2C) 버스와 같은 인터페이스에 의해 연결된다.
그러나 타이밍 컨트롤러와 메모리 소자 간의 인터페이스를 통해 정전기(ESD)나 외부에서 유입된 노이즈(noise)가 타이밍 컨트롤러와 메모리 소자 간의 통신에 영향을 미쳐 타이밍 컨트롤러의 오작동을 유발하였다. 그리고 이와 같은 타이밍 컨트롤러의 오작동으로 인하여 표시 장치가 표시하는 화상의 품질이 불량해지는 문제점이 있었다.
본 발명은 전술한 배경기술의 문제점을 해결하기 위한 것으로서, 표시 장치가 표시하는 화상의 품질이 불량해지는 것을 방지하고자 한다. 즉, 정전기(ESD)나 외부에서 유입된 노이즈(noise)로 인하여 타이밍 컨트롤러가 오작동을 일으키는 것을 억제함으로써, 표시 장치에 불량이 발생하는 것을 방지하고자 한다.
본 발명에 따른 표시 장치는 화상 형성을 위한 제어 신호 및 데이터 신호를 발생하는 타이밍 컨트롤러와, 데이터 신호를 기록하는 메모리 소자와, 상기 타이밍 컨트롤러와 상기 메모리 소자를 연결하는 아이투시(I2C) 버스를 포함하며, 상기 아이투시 버스는 각각 일단이 상기 메모리 소자와 연결되고 타단이 상기 타이밍 컨트롤러와 연결되는 시리얼 클록 라인(serial clock line, SCL) 및 시리얼 데이터 라 인(serial data line, SDA)과, 상기 시리얼 클록 라인 및 상기 시리얼 데이터 라인에 각각 연결된 디커플링캡(decoupling cap)을 포함한다.
상기 메모리 소자는 이이피롬(electrically erasable and programmable read only memory, EEPROM)일 수 있다.
상기 이이피롬과 연결되어 상기 이이피롬에 데이터 신호를 저장시키는 이이피롬 라이터(EEPROM writer)를 더 포함할 수 있다.
상기 디커플링캡은 상기 메모리 소자보다 상기 타이밍 컨트롤러 가까이에서 상기 시리얼 클록 라인 및 상기 시리얼 데이터 라인에 각각 연결될 수 있다.
상기 메모리 소자에 연결되어 구동 전원을 공급하는 구동 전원 라인과, 상기 구동 전원 라인 및 상기 시리얼 클록 라인과 각각 연결된 제1 풀업 저항과, 상기 구동 전원 라인 및 상기 시리얼 데이터 라인과 각각 연결된 제2 풀업 저항을 포함할 수 있다.
상기 메모리 소자 및 상기 시리얼 클록 라인과 연결된 제1 구동 전원 라인과, 상기 시리얼 데이터 라인과 연결된 제2 구동 전원 라인을 더 포함할 수 있다.
상기 제1 구동 전원 라인 및 상기 시리얼 클록 라인과 각각 연결된 제1 풀업 저항과, 상기 제2 구동 전원 라인 및 상기 시리얼 데이터 라인과 각각 연결된 제2 풀업 저항을 포함할 수 있다.
상기한 표시 장치에 있어서, 상기 시리얼 데이터 라인에 연결된 제너 다이오드(zenor diode)를 더 포함할 수 있다.
상기 제너 다이오드는 캐소드 단자가 상기 시리얼 데이터 라인과 연결되고 애노드 단자가 접지단(GND)과 연결될 수 있다.
본 발명에 따르면, 표시 장치는 정전기(ESD)나 외부에서 유입된 노이즈(noise)로 인하여 타이밍 컨트롤러가 오작동을 일으키는 것을 억제할 수 있다.
즉, 타이밍 컨트롤러와 메모리 소자 간의 인터페이스를 통해 정전기(ESD)나 외부에서 유입된 노이즈(noise)가 타이밍 컨트롤러에 미치는 영향을 감쇄시켜 타이밍 컨트롤러의 오작동을 억제함으로써, 표시 장치에 불량이 발생하는 것을 방지할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
첨부 도면에서는, 표시 패널의 실시예로 액정 표시 패널(liquid crystal display panel)을 도시하였지만, 본 발명이 반드시 이에 한정되는 것은 아니다. 따라서 본 발명은 유기 발광 표시 패널(organic light emitting diode display panel) 및 플라스마 표시 패널(plasma display panel)등 다양한 표시 패널에도 모두 적용될 수 있다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
(실시예 1)
도 1 내지 도 4를 참조하여 본 발명에 따른 제1 실시예를 설명한다.
도 1은 표시 장치(100)의 구성을 나타낸 블록도이다.
도 1에 도시한 바와 같이, 표시 장치(100)는 표시 패널(50)과 구동 회로부(DC)를 포함한다.
표시 패널(50)은 게이트 라인, 데이터 라인, 박막 트랜지스터 및 액정 분자를 포함한 액정층 등을 갖는다. 표시 패널(50)은 구동 회로부(DC)로부터 전달받은 구동 신호에 따라 화상을 표시한다. 도 1에서 표시 패널(50)은 액정 표시 패널을 나타내고 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다.
구동 회로부(DC)는 데이터 드라이버(40), 게이트 드라이버(45), 타이밍 컨트롤러(20) 및 메모리 소자(10)를 포함한다. 또한, 구동 회로부(DC)는 타이밍 컨트롤러(20)와 메모리 소자(10)를 연결하는 아이투시(I2C) 버스(30)를 더 포함한다. 또한, 도 1에 도시하지는 않았으나, 구동 회로부(DC)는 전원 전압 생성부 및 계조 전압 생성부 등 기타 필요한 구성을 더 포함할 수 있다.
타이밍 컨트롤러(20)는 화성 형성을 위한 제어 신호 및 데이터 신호를 발생한다. 타이밍 컨트롤러(20)는 인터페이스를 통해 입력받은 제어 신호를 이용하여 게이트 드라이버(45) 및 데이터 드라이버(40)를 구동하기 위한 제어 신호를 생성한다. 또한, 타이밍 컨트롤러(20)는 인터페이스를 통해 입력받은 데이터 신호를 데이터 드라이브(40)에 공급한다.
데이터 드라이버(40)는 타이밍 컨트롤러(20)로부터 공급받은 제어 신호들에 응답하여 디지털 데이터 신호의 아날로그 변환을 위한 기준 전압들을 선택하고, 선택된 기준 전압에 의해 생성된 아날로그 데이터 신호를 표시 패널(50)에 공급하여 액정 분자의 회전 각도를 제어한다.
게이트 드라이버(45)는 타이밍 컨트롤러(20)로부터 공급받은 제어 신호들에 응답하여 표시 패널(50) 상에 배열된 박막 트랜지스터들의 온/오프 제어를 수행한다. 표시 패널(50) 상의 게이트 라인을 1 수평 동기 시간씩 순차적으로 인에이블(enable)시킴으로써, 표시 패널(50) 상의 박막 트랜지스터들을 1 라인 분씩 순차적으로 구동시켜 데이터 드라이버(40)로부터 공급받는 아날로그 데이터 신호가 각 박막 트랜지스터에 접속된 화소 전극에 인가되도록 한다.
메모리 소자(10)는 데이터 신호를 기록한다. 메모리 소자(10)는 롬(ROM), 특히 이이피롬(electrically erasable and programmable read only memory, EEPROM)이 사용된다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니다. 따라서 메모리 소자(10)로 이이피롬이 아닌 다른 소자가 사용될 수도 있다.
이하, 상세한 설명에서 메모리 소자(10)는 이이피롬이라 한다. 이이피롬(10)은 전원이 꺼져도 데이터가 기억되는 비휘발성 기억 장치로 기록된 데이터를 전기적으로 소거하여 재기록 할 수 있다. 이이피롬(10)은 데이터 신호를 기록하거 나 별도의 데이터를 저장하여 이용하기 위한 수단으로 타이밍 컨트롤러(20)에 부속되어 사용된다.
또한, 구동 회로부(DC)는 이이피롬(10)에 저장된 데이터 신호를 변경하기 위해 사용되는 이이피롬 라이터(EEPROM writer)(15)를 더 포함한다. 즉, 이이피롬 라이터(15)는 이이피롬(10)과 연결되어 이이피롬(10)에 데이터 신호를 저장시키는 역할을 수행한다. 이이피롬(10)에 데이터 기록이 완료된 이후에는 이이피롬 라이터(15)는 제거될 수 있다.
아이투시(I2C) 버스(30)는 타이밍 컨트롤러(20)와 이이피롬(10) 간의 인터페이스, 즉 통신 수단으로 사용된다. 또한, 이이피롬(10)과 이이피롬 라이터(15)도 아이투시(I2C) 버스(30)를 통해 연결될 수 있다.
도 2는 타이밍 컨트롤러(20)와 이이피롬(10)을 서로 통신 가능하게 연결하는 아이투시(I2C) 버스(30)를 개략적으로 나타낸다.
도 2에 도시한 바와 같이, 아이투시(I2C) 버스(30)는 각각 일단이 이이피롬과 연결되고 타단이 타이밍 컨트롤러와 연결되는 시리얼 클록 라인(serial clock line, SCL) 및 시리얼 데이터 라인(serial data line, SDA)과, 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 각각 연결된 디커플링캡(decoupling cap)(C31,C32)을 포함한다. 여기서, 시리얼 클록 라인(SCL)에 연결된 디커플링캡을 제1 디커플링캡(C31)이라 하고, 시리얼 데이터 라인(SDA)과 연결된 디커플링캡은 제2 디커플링캡(C31)이라 한다. 또한, 디커플링캡(C31, C32)은 이이피롬(10)보다 타이밍 컨트롤러(20) 가까이에서 시리얼 클록 라인(SCL) 및 시리얼 데이터 라 인(SDA)에 각각 연결된다.
도 3은 아이투시(I2C) 버스(30)를 통해 이이피롬(10)에 기록된 데이터 신호가 타이밍 컨트롤러(20)에 전달되는 메커니즘을 나타낸다.
도 3에 도시한 바와 같이, 아이투시(I2C) 버스(30)에 전원이 인가되면 시리얼 클록 라인(SCL)을 통해 이이피롬(10)으로부터 타이밍 컨트롤러(20)에 클록 신호가 전달되고, 시리얼 데이터 라인(SDA)을 통해 이이피롬(10)으로부터 타이밍 컨트롤러(20)에 데이터 신호가 전달된다.
그리고 타이밍 컨트롤러(20)는 전달받은 클록 신호 및 데이터 신호에 따라 동작하여 데이터 드라이버(40) 및 게이트 드라이버(45)에 제어 신호 및 데이터 신호를 공급한다.
그러나 정전기(ESD)로 인하여 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 불필요한 신호가 발생되거나, 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 외부 노이즈(noise)가 유입될 수 있다. 이때, 타이밍 컨트롤러(20)가 정전기(ESD)로 의해 발생된 불필요한 신호 및 노이즈를 클록 신호 및 데이터 신호로 오인하여 오작동을 일으킬 수 있다. 그리고 타이밍 컨트롤러(20)의 오작동으로 인해 표시 장치(100)가 표시하는 화상의 품질이 불량해질 수 있다. 이하, 정전기로 의해 발생된 불필요한 신호 및 노이즈를 편의상 정전기 신호(N)로 통칭한다.
하지만, 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 각각 연결된 디커플링캡(C31, C32)이 정전기 신호(N)를 감쇄시킨다. 따라서 타이밍 컨트롤러(20)가 정전기 신호(N)를 클록 신호 및 데이터 신호로 오인하는 하는 것을 억제 할 수 있으며, 이에 타이밍 컨트롤러(20)가 오작동하는 것을 방지할 수 있다.
또한, 이이피롬(10)으로부터 타이밍 컨트롤러(20)에 전달되는 신호 중에 불필요한 신호가 섞여 이로 인해 타이밍 컨트롤러(20)가 오작동하는 것을 효과적으로 방지하기 위해서는 디커플링캡(C31, C32)이 이이피롬(10)보다 타이밍 컨트롤러(20) 가까이에서 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 각각 연결되는 것이 바람직하다.
도 4는 이이피롬(10)과 연결된 아이투시(I2C) 버스(30)를 구체적으로 나타낸 회로도이다.
도 4에 도시한 바와 같이, 회로의 구조를 살펴보면, 아이투시(I2C) 버스(30)는 시리얼 클록 라인(SCL), 시리얼 데이터 라인(SDA), 제1 디커플링캡(C31), 제2 디커플링캡(C32), 구동 전원 라인(VDD), 제1 풀업 저항(R31) 및 제2 풀업 저항(R32)을 포함한다.
구동 전원 라인(VDD)은 아이투시(I2C) 버스(30) 및 이이피롬(10)에 전원을 공급한다. 참조부호 EVDD는 구동 전원 라인(VDD) 중에서 이이피롬(10)에 전원을 공급하는 라인을 말한다.
제1 풀업 저항(R31)은 구동 전원 라인(VDD) 및 시리얼 클록 라인(SCL)과 각각 연결된다. 그리고 제2 풀업 저항(R32)은 구동 전원 라인(VDD) 및 시리얼 데이터 라인(SDA)과 각각 연결된다. 즉, 구동 전원 라인(VDD)과 시리얼 클록 라인(SCL) 사이에는 이이피롬(10)의 오픈 드레인 방식 구동에 따라 시리얼 클록 라인(SCL)의 하이 레벨을 유지하기 위한 제1 풀업 저항(R31)이 배치되고, 구동 전원 라인(VDD)과 시리얼 데이터 라인(SDA) 사이에는 시리얼 데이터 라인(SDA)의 하이 레벨을 유지하기 위한 제2 풀업 저항(R32)이 배치된다.
또한, 이이피롬 라이터(15)는 이이피롬(10)에 데이터의 기록을 수행할 때에만 아이투시(I2C) 버스(30)와 연결된다. 이이피롬(10)에 데이터 기록이 완료된 이후에 이이피롬 라이터(15)는 아이투시(I2C) 버스(30)에서 전기적으로 분리되고, 타이밍 컨트롤러(20)는 아이투시(I2C) 버스(30)를 통해 이이피롬(10)에 기록된 데이터를 읽어 들이게 된다. 여기서, 이이피롬 라이터(15)는 이이피롬(10)에 데이터 기록이 완료된 이후에 구동 회로부(DC)로부터 제거될 수 있다.
또한, 도 4에 도시한 바와 같이, 이이피롬 라이터(15)와 연결된 기록 제어 저항(Rw)을 더 포함할 수 있다. 기록 제어 저항(Rw)은 이이피롬(10)으로 안정적인 전류를 제공하기 위해 마련될 수 있다.
시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)은 각각 일단이 이이피롬(10)과 연결되고 타단이 타이밍 컨트롤러(20)와 연결된다. 제1 디커플링캡(C31) 및 제2 디커플링캡(C32)은 이이피롬(10)보다 타이밍 컨트롤러(20) 가까이에서 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 각각 연결된다.
이와 같은 구조에 의하여, 이이피롬(10)으로부터 타이밍 컨트롤러(20)로 전송되는 클록 신호 및 데이터 신호 중에 정전기 신호(N)가 섞여 타이밍 컨트롤러(20)가 오작동을 일으키는 것을 억제할 수 있다. 이는 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 각각 연결된 디커플링캡(C31, C32)이 정전기 신호(N)를 감쇄시키기 때문이다. 즉, 정전기 신호(N)는 타이밍 컨트롤러(20)가 인식 할 수 없는 수준까지 감쇄된다. 따라서 타이밍 컨트롤러(20)가 정전기 신호(N)를 클록 신호 및 데이터 신호로 오인하는 하는 것을 억제할 수 있으며, 이에 타이밍 컨트롤러(20)가 오작동하는 것을 방지할 수 있다.
따라서 표시 장치(100)는 표시되는 화상의 품질이 불량해지는 것을 억제할 수 있다.
(실시예 2)
도 5를 참조하여 본 발명에 따른 제2 실시예를 설명한다.
도 5는 본 발명의 제2 실시예에 따른 표시 장치에 사용되는 이이피롬(10)과 연결된 아이투시(I2C) 버스(31)를 구체적으로 나타낸 회로도이다.
도 5에 도시한 바와 같이, 회로의 구조를 살펴보면, 아이투시(I2C) 버스(31)는 제너 다이오드(zenor diode)(ZD), 시리얼 클록 라인(SCL), 시리얼 데이터 라인(SDA), 제1 디커플링캡(C31), 제2 디커플링캡(C32), 구동 전원 라인(VDD), 제1 풀업 저항(R31) 및 제2 풀업 저항(R32)을 포함한다.
제너 다이오드(ZD)는 시리얼 데이터 라인(SDA)과 연결된다. 구체적으로, 제너 다이오드(ZD)는 캐소드 단자가 시리얼 데이터 라인(SDA)과 연결되고, 애노드 단자가 접지단(GND)과 연결된다.
제너 다이오드(ZD)는 시리얼 데이터 라인(SDA)의 정전압을 유지하는 역할을 수행한다. 따라서 제너 다이오드(ZD)는 제1 디커플링캡(C31) 및 제2 디커플링캡(C32)과 함께 이이피롬(10)으로부터 타이밍 컨트롤러(20)로 전송되는 클록 신호 및 데이터 신호 중에 섞인 정전기 신호(N)를 감쇄시킨다. 즉, 정전기 신호(N)는 타이밍 컨트롤러(20)가 인식할 수 없는 수준까지 더욱 안정적이고 효과적으로 감쇄된다. 이에, 타이밍 컨트롤러(20)가 정전기 신호(N)를 클록 신호 및 데이터 신호로 오인하는 하는 것을 억제할 수 있으며, 타이밍 컨트롤러(20)가 오작동하는 것을 방지할 수 있다.
따라서 표시 장치는 표시되는 화상의 품질이 불량해지는 것을 억제할 수 있다.
(실시예 3)
도 6을 참조하여 본 발명에 따른 제3 실시예를 설명한다.
도 6은 본 발명의 제3 실시예에 따른 표시 장치에 사용되는 이이피롬과 연결된 아이투시(I2C) 버스(32)를 구체적으로 나타낸 회로도이다.
도 6에 도시한 바와 같이, 회로의 구조를 살펴보면, 아이투시(I2C) 버스(32)는 시리얼 클록 라인(SCL), 시리얼 데이터 라인(SDA), 제1 디커플링캡(C31), 제2 디커플링캡(C32), 제1 구동 전원 라인(VDD1) 및 제2 구동 전원 라인(VDD2)을 포함한다. 그리고 아이투시(I2C) 버스(32)는 제너 다이오드(ZD), 제1 풀업 저항(R31) 및 제2 풀업 저항(R32)을 더 포함한다. 여기서, 제너 다이오드(ZD)는 생략될 수도 있다.
제1 구동 전원 라인(VDD1)은 이이피롬(10) 및 시리얼 클록 라인(SCL)에 연결되고, 제2 구동 전원 라인(VDD2)은 시리얼 데이터 라인(SDA)에 연결된다. 즉, 시리얼 데이터 라인(SDA)은 시리얼 클록 라인(SCL)과는 다른 구동 전원 라인(VDD2)으로부터 전원을 공급받는다. 이와 같이, 시리얼 클록 라인(SCL)과 시리얼 데이터 라인(SDA)에 전원을 공급하는 구동 전원 라인을 분리 독립시킴으로써, 정전기(ESD)로 인하여 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 불필요한 신호가 발생되거나, 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 외부 노이즈(noise)가 유입되는 것을 더욱 효과적으로 억제할 수 있다.
제1 풀업 저항(R31)은 제1 구동 전원 라인(VDD1) 및 시리얼 클록 라인(SCL)과 각각 연결된다. 그리고 제2 풀업 저항(R32)은 제2 구동 전원 라인(VDD2) 및 시리얼 데이터 라인(SDA)과 각각 연결된다. 즉, 제1 구동 전원 라인(VDD1)과 시리얼 클록 라인(SCL) 사이에는 이이피롬(10)의 오픈 드레인 방식 구동에 따라 시리얼 클록 라인(SCL)의 하이 레벨을 유지하기 위한 제1 풀업 저항(R31)이 배치되고, 제2 구동 전원 라인(VDD2)과 시리얼 데이터 라인(SDA) 사이에는 시리얼 데이터 라인(SDA)의 하이 레벨을 유지하기 위한 제2 풀업 저항(R32)이 배치된다.
제너 다이오드(ZD)는 시리얼 데이터 라인(SDA)과 연결된다. 제너 다이오드(ZD)는 시리얼 데이터 라인(SDA)의 정전압을 유지하는 역할을 수행한다.
이와 같은 구조에 의하여, 이이피롬(10)으로부터 타이밍 컨트롤러(20)로 전송되는 클록 신호 및 데이터 신호 중에 정전기 신호(N)가 섞여 타이밍 컨트롤러(20)가 오작동을 일으키는 것을 억제할 수 있다. 이는 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 각각 연결된 디커플링캡(C31, C32)과 시리얼 데이터 라인(SDA)에 연결된 제너 다이오드(ZD)가 정전기 신호(ZD)를 감쇄시키기 때문이다. 또한, 서로 분리 독립된 구동 전원 라인(VDD1, VDD2)을 통해 시리얼 클록 라인(SCL)과 시리얼 데이터 라인(SDA)에 전원을 공급함으로써, 정전기(ESD)로 인하여 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 불필요한 신호가 발생되거나, 시리얼 클록 라인(SCL) 및 시리얼 데이터 라인(SDA)에 외부 노이즈(noise)가 유입되는 것을 억제하기 때문이다. 즉, 정전기 신호(N)는 타이밍 컨트롤러(20)가 인식할 수 없는 수준까지 감쇄된다. 따라서 타이밍 컨트롤러(20)가 정전기 신호(N)를 클록 신호 및 데이터 신호로 오인하는 하는 것을 억제할 수 있으며, 이에 타이밍 컨트롤러(20)가 오작동하는 것을 방지할 수 있다.
따라서 표시 장치는 표시되는 화상의 품질이 불량해지는 것을 억제할 수 있다.
본 발명을 앞서 기재한 바에 따라 여러 실시예를 통해 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1의 표시 장치에 사용된 이이피롬과 타이밍 컨트롤러 간의 인터페이스를 나타낸 블록도이다.
도 3은 도 1의 표시 장치에 사용된 이이피롬에 기록된 데이터 신호가 타이밍 컨트롤러에 전달되는 메커니즘을 나타낸 파형도이다.
도 4는 도 1의 표시 장치에 사용된 이이피롬과 연결된 아이투시(I2C)의 회로도이다.
도 5는 본 발명의 제2 실시예에 따른 표시 장치에 사용된 이이피롬과 연결된 아이투시(I2C)의 회로도이다.
도 6는 본 발명의 제3 실시예에 따른 표시 장치에 사용된 이이피롬과 연결된 아이투시(I2C)의 회로도이다.

Claims (9)

  1. 화상 형성을 위한 제어 신호 및 데이터 신호를 발생하는 타이밍 컨트롤러와,
    데이터 신호를 기록하는 메모리 소자와,
    상기 타이밍 컨트롤러와 상기 메모리 소자를 연결하는 아이투시(I2C) 버스를 포함하며,
    상기 아이투시 버스는,
    각각 일단이 상기 메모리 소자와 연결되고 타단이 상기 타이밍 컨트롤러와 연결되는 시리얼 클록 라인(serial clock line, SCL) 및 시리얼 데이터 라인(serial data line, SDA)과,
    상기 시리얼 클록 라인 및 상기 시리얼 데이터 라인에 각각 연결된 디커플링캡(decoupling cap)을 포함하는 것을 특징으로 하는 표시 장치.
  2. 제1항에서,
    상기 메모리 소자는 이이피롬(electrically erasable and programmable read only memory, EEPROM)인 것을 특징으로 하는 표시 장치.
  3. 제2항에서,
    상기 이이피롬과 연결되어 상기 이이피롬에 데이터 신호를 저장시키는 이이피롬 라이터(EEPROM writer)를 더 포함하는 것을 특징으로 하는 표시 장치.
  4. 제1항에서,
    상기 디커플링캡은 상기 메모리 소자보다 상기 타이밍 컨트롤러 가까이에서 상기 시리얼 클록 라인 및 상기 시리얼 데이터 라인에 각각 연결된 것을 특징으로 하는 표시 장치.
  5. 제1항에서,
    상기 메모리 소자에 연결되어 구동 전원을 공급하는 구동 전원 라인과,
    상기 구동 전원 라인 및 상기 시리얼 클록 라인과 각각 연결된 제1 풀업 저항과,
    상기 구동 전원 라인 및 상기 시리얼 데이터 라인과 각각 연결된 제2 풀업 저항을 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제1항에서,
    상기 메모리 소자 및 상기 시리얼 클록 라인과 연결된 제1 구동 전원 라인과,
    상기 시리얼 데이터 라인과 연결된 제2 구동 전원 라인을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6항에서,
    상기 제1 구동 전원 라인 및 상기 시리얼 클록 라인과 각각 연결된 제1 풀업 저항과,
    상기 제2 구동 전원 라인 및 상기 시리얼 데이터 라인과 각각 연결된 제2 풀업 저항을 더 포함하는 것을 특징으로 하는 표시 장치.
  8. 제1항 내지 제7항에서, (미국 출원시 1항 및 6항을 인용하도록 풀어서 작성)
    상기 시리얼 데이터 라인에 연결된 제너 다이오드(zenor diode)를 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8항에서,
    상기 제너 다이오드는 캐소드 단자가 상기 시리얼 데이터 라인과 연결되고 애노드 단자가 접지단(GND)과 연결된 것을 특징으로 하는 표시 장치.
KR1020070116067A 2007-11-14 2007-11-14 표시 장치 KR101437868B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070116067A KR101437868B1 (ko) 2007-11-14 2007-11-14 표시 장치
US12/217,373 US8174476B2 (en) 2007-11-14 2008-07-02 Display device
CN200810133569XA CN101436398B (zh) 2007-11-14 2008-07-17 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070116067A KR101437868B1 (ko) 2007-11-14 2007-11-14 표시 장치

Publications (2)

Publication Number Publication Date
KR20090049777A true KR20090049777A (ko) 2009-05-19
KR101437868B1 KR101437868B1 (ko) 2014-09-05

Family

ID=40623252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070116067A KR101437868B1 (ko) 2007-11-14 2007-11-14 표시 장치

Country Status (3)

Country Link
US (1) US8174476B2 (ko)
KR (1) KR101437868B1 (ko)
CN (1) CN101436398B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150086825A (ko) * 2014-01-20 2015-07-29 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20160032366A (ko) * 2014-09-15 2016-03-24 삼성디스플레이 주식회사 메모리, 이를 포함하는 표시 장치 및 메모리의 기입 방법
CN114023239A (zh) * 2021-11-16 2022-02-08 武汉华星光电半导体显示技术有限公司 像素电路及显示面板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101389205B1 (ko) * 2008-12-26 2014-04-25 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR102000738B1 (ko) * 2013-01-28 2019-07-23 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치
CN105185325A (zh) 2015-08-12 2015-12-23 深圳市华星光电技术有限公司 一种液晶显示驱动系统及驱动方法
CN113342726B (zh) * 2021-06-22 2022-09-06 上海料聚微电子有限公司 一种i2c总线系统、具有外加电压工作模式的芯片和方法
KR20230097517A (ko) * 2021-12-24 2023-07-03 엘지디스플레이 주식회사 표시장치
CN115933853B (zh) * 2023-03-13 2023-05-23 电信科学技术第五研究所有限公司 一种基于在信号线上通过自盗电方式获取电能的存储电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595745B2 (ja) * 1999-01-29 2004-12-02 キヤノン株式会社 画像処理装置
US6876400B2 (en) 2001-12-19 2005-04-05 Thomson Licensing S.A. Apparatus and method for protecting a memory sharing signal control lines with other circuitry
US6879517B2 (en) * 2002-09-18 2005-04-12 Motorola, Inc. Battery circuit with three-terminal memory device
JP2006018154A (ja) * 2004-07-05 2006-01-19 Sanyo Electric Co Ltd 液晶表示装置
CN100435188C (zh) * 2004-03-30 2008-11-19 三洋电机株式会社 显示装置
KR20060019791A (ko) * 2004-08-30 2006-03-06 엘지.필립스 엘시디 주식회사 전원안정화회로 및 이를 이용한 액정표시장치
KR20060031476A (ko) 2004-10-08 2006-04-12 삼성전자주식회사 커넥터/디지털 직렬 버스 인터페이스 장치 및 이를구비하는 표시 장치의 제어 장치 및 집적 회로 칩
EP1788574B1 (de) * 2005-11-16 2012-04-04 Siemens Aktiengesellschaft Elektrisches Gerät dessen Speicherdaten auch bei Defekt auslesbar sind
CN100592357C (zh) * 2007-04-26 2010-02-24 海尔集团公司 液晶屏背光灯启动关闭方法及其控制系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150086825A (ko) * 2014-01-20 2015-07-29 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20160032366A (ko) * 2014-09-15 2016-03-24 삼성디스플레이 주식회사 메모리, 이를 포함하는 표시 장치 및 메모리의 기입 방법
CN114023239A (zh) * 2021-11-16 2022-02-08 武汉华星光电半导体显示技术有限公司 像素电路及显示面板

Also Published As

Publication number Publication date
US8174476B2 (en) 2012-05-08
KR101437868B1 (ko) 2014-09-05
US20090121997A1 (en) 2009-05-14
CN101436398B (zh) 2012-11-28
CN101436398A (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
US11094258B2 (en) Pixel circuit
KR20090049777A (ko) 표시 장치
JP4825658B2 (ja) 液晶表示装置及びその駆動方法
EP3038085B1 (en) Display device and method of driving the same
US10262742B2 (en) Memory protection circuit and liquid crystal display including same
US20050206641A1 (en) Power source circuit, display driver, and display device
KR101641532B1 (ko) 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
US11250757B2 (en) Display device
WO2012023467A1 (ja) 表示装置
KR102050441B1 (ko) 표시 장치용 메모리 인터페이스 장치 및 방법
TWI587266B (zh) 平板顯示器及其驅動電路
CN219418466U (zh) 像素和显示装置
US20230317013A1 (en) Display device and method of performing an over-current protecting operation thereof
KR102315966B1 (ko) 표시장치
KR102149752B1 (ko) 메모리 제어회로 및 이를 포함하는 액정표시장치
KR102118110B1 (ko) 리셋회로를 포함하는 액정표시장치
KR102316559B1 (ko) 표시 모듈 및 표시 장치
KR102235715B1 (ko) 액정표시장치
CN110349541B (zh) 显示装置的扫描驱动器
CN110164379B (zh) 显示装置
US9196186B2 (en) Display device and method for driving display device
KR20060039243A (ko) 액정표시장치용 이이피롬 인터페이스 회로
KR20080035756A (ko) 액정표시장치 및 이의 테스트 방법
KR20170080208A (ko) 데이터 인터페이스 장치 및 그 구동 방법
KR20160082730A (ko) 표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee