CN114023239A - 像素电路及显示面板 - Google Patents

Abstract

本申请提供一种像素电路及显示面板；该像素电路包括第一电源输入端、电性连接于第一电源输入端和发光单元之间的发光控制单元和驱动单元、电性连接发光单元的第二电源输入端、以及电性连接于第一电源输入端与发光控制单元之间的第三电源输入端。本申请通过在第一电源输入端与发光控制单元之间设置第三电源输入端，利用第三电源输入端弥补第一电源输入端输入的信号的不足，保证发光单元正常发光，应用在显示面板中时，有效缓解第一电源输入端因走线电阻而导致的输入信号降低的问题，提高显示面板的显示均一性。

Description

像素电路及显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种像素电路及显示面板

背景技术

目前主流产品的像素电路设计均采用7T1C(7颗薄膜晶体管和1颗电容)电路结构。该种像素电路的优点在于可以内部补偿阈值电压，并且对驱动晶体管的源极、漏极、栅极、以及发光二极管的阳极进行初始化，清除由于长时间运作而产生的垃圾，以提高发光二极管的使用寿命。但是此电路在开启状态时，驱动晶体管的饱和电流会因为走线中的电阻而产生压降，导致靠近电源端的面板区域与远离电源端的面板区域之间存在压差，最终导致显示面板亮度不均。

所以，目前的像素电路存在因走线电阻而导致输入驱动晶体管的电流减小的技术问题。

发明内容

本申请提供一种像素电路及显示面板，用于缓解目前像素电路存在的因走线电阻而导致输入驱动晶体管的电流减小的技术问题。

本申请提供一种像素电路，其包括：

第一电源输入端，电性连接第一电源；

发光控制单元，电性连接于所述第一电源输入端和发光单元之间，并与控制信号输入端电性连接；

驱动单元，电性连接于所述第一电源输入端和所述发光单元之间，且与所述发光控制单元电性连接；

第二电源输入端，电性连接第二电源及所述发光单元；以及

第三电源输入端，电性连接第三电源，且所述第三电源输入端电性连接于所述第一电源输入端与所述发光控制单元之间。

在本申请的像素电路中，所述发光控制单元包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元和所述第二发光控制单元均与所述控制信号输入端电性连接。

在本申请的像素电路中，所述第一发光控制单元电性连接于所述驱动单元与所述第一电源输入端之间，所述第二发光控制单元电性连接于所述驱动单元与所述发光单元之间；

所述第三电源输入端电性连接于所述第一电源输入端与所述第一发光控制单元之间。

在本申请的像素电路中，所述像素电路还包括：

初始化单元，与所述驱动单元电性连接，所述初始化单元还与第二复位信号输入端电性连接；

补偿单元，通过所述初始化单元与所述驱动单元电性连接；

复位单元，与所述发光单元电性连接，所述复位单元还与所述第一复位信号输入端电性连接；

数据传输单元，与所述驱动单元电性连接，所述数据传输单元还与数据信号输入端电性连接；

第一存储单元，电性连接于所述第一电源输入端与所述驱动单元之间。

在本申请的像素电路中，所述数据传输单元的控制端、所述补偿单元的控制端、以及所述复位单元的控制端均电性连接第一扫描信号输入端，所述初始化单元的控制端电性连接第二扫描信号输入端和第三扫描信号输入端。

在本申请的像素电路中，所述像素电路还包括第二存储单元，所述第二存储单元的一端与所述驱动单元电性连接，所述第二存储单元的另一端与所述第一扫描信号线电性连接。

在本申请的像素电路中，所述第一发光控制单元包括第五晶体管，所述第五晶体管的栅极电性连接所述控制信号输入端，所述第五晶体管的源极电性连接所述第一电源输入端，所述第五晶体管的漏极电性连接第一节点；

所述第二发光控制单元包括第六晶体管，所述第六晶体管的栅极电性连接所述控制信号输入端，所述第六晶体管的源极电性连接第二节点，所述第六晶体管的漏极电性连接所述发光单元；

所述复位单元包括第七晶体管，所述第七晶体管的栅极电性连接所述控制信号输入端，所述第七晶体管的源极电性连接第一复位信号输入端，所述第七晶体管的漏极电性连接所述发光单元；

所述补偿单元包括第三晶体管，所述第三晶体管的栅极电性连接所述第一扫描信号输入端，所述第三晶体管的源极电性连接所述第二节点，所述第三晶体管的漏极电性连接第四节点；

所述初始化单元包括第四晶体管和第八晶体管，所述第四晶体管的栅极电性连接所述第二扫描信号输入端，所述第四晶体管的源极电性连接第二复位信号输入端，所述第四晶体管的漏极电性连接所述第四节点，所述第八晶体管的栅极电性连接所述第三扫描信号输入端，所述第八晶体管的源极电性连接所述第四节点，所述第八晶体管的漏极电性连接所述第三节点；

所述数据传输单元包括第二晶体管，所述第二晶体管的栅极电性连接所述第一扫描信号输入端，所述第二晶体管的源极电性连接所述数据信号输入端，所述第二晶体管的漏极电性连接所述第一节点；

所述驱动单元包括第一晶体管，所述第一晶体管的栅极电性连接所述第三节点，所述第一晶体管的源极电性连接所述第一节点，所述第一晶体管的漏极电性连接所述第二节点；

所述第一存储单元包括第一电容，所述第一电容的相对两端分别电性连接所述第一电源信号输入端和所述第三节点；

所述第二存储单元包括第二电容，所述第二电容的相对两端分别电性连接所述第一扫描信号输入端和所述第三节点。

本申请还提供一种显示面板，其包括位于显示区的多个像素单元，至少部分所述像素单元包括如上所述的像素电路。

在本申请的显示面板中，所述像素电路的第三电源输入端通过第一走线电性连接至第三电源，所述第一走线包括彼此电性连接的第一主干走线和第一分支走线，所述第一主干走线位于所述显示区的外侧，所述第一分支走线延伸至所述显示区内且与所述像素电路的第三电源输入端电性连接。

在本申请的显示面板中，所述像素电路中的第一电源输入端电性连接第一电源，所述第一电源设置于所述显示面板的显示区的第一侧；

包含所述像素电路的所述像素单元为特征像素单元，靠近所述第一侧的所述显示区内包含的所述特征像素单元的数量小于远离所述第一侧的所述显示区内包含的所述特征像素单元的数量。

本申请的有益效果是：本申请提供一种像素电路及显示面板，该像素电路包括第一电源输入端、电性连接于所述第一电源输入端和发光单元之间的发光控制单元和驱动单元、电性连接所述发光单元的第二电源输入端、以及电性连接于所述第一电源输入端与所述发光控制单元之间的第三电源输入端。本申请通过在第一电源输入端与发光控制单元之间设置第三电源输入端，利用第三电源输入端弥补第一电源输入端输入的信号的不足，保证发光单元正常发光，应用在显示面板中时，有效缓解第一电源输入端因走线电阻而导致的输入信号降低的问题，提高显示面板的显示均一性。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1是本申请实施例提供的第一种像素电路的原理图。

图2是本申请实施例提供的第一种像素电路的结构示意图。

图3是本申请实施例提供的第二种像素电路的原理图。

图4是本申请实施例提供的第二种像素电路的结构示意图。

图5是本申请实施例提供的显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供一种像素电路，该像素电路包括第一电源输入端、电性连接于所述第一电源输入端和发光单元之间的发光控制单元和驱动单元、电性连接所述发光单元的第二电源输入端、以及电性连接于所述第一电源输入端与所述发光控制单元之间的第三电源输入端；本申请实施例通过在第一电源输入端与发光控制单元之间设置第三电源输入端，利用第三电源输入端弥补第一电源输入端输入的信号的不足，保证发光单元正常发光，应用在显示面板中时，有效缓解第一电源输入端因走线电阻而导致的输入信号降低的问题，提高显示面板的显示均一性。

在一种实施例中，请参阅图1，图1是本申请实施例提供的第一种像素电路的原理图。所述像素电路包括：第一电源输入端V1、发光控制单元、驱动单元11、第二电源输入端V2和第三电源输入端V3，其中，所述发光控制单元包括第一发光控制单元15和第二发光控制单元16。可选地，所述像素电路还可以包括：数据传输单元12、复位单元17、补偿单元13、初始化单元14、以及第一存储单元18。

所述发光控制单元设置于所述第一电源信号输入端V1和发光单元L之间，通过控制所述第一电源信号输入端V1和所述发光单元L之间的电性导通状态，实现对所述发光单元L的发光时间的控制。例如，当所述发光控制单元为开启状态时，电流可由所述第一电源信号输入端V1流向所述发光单元L，所述发光单元L发光；反之，则所述发光单元L不发光。所述发光控制单元与控制信号输入端102电性连接，所述发光控制单元在所述控制信号输入端102输出的信号作用下，实现其在开启和关闭两种状态之间转换。

具体地，所述第一发光控制单元15和所述第二发光控制单元16均与所述控制信号输入端102电性连接。所述第一发光控制单元15电性连接于所述驱动单元11与所述第一电源输入端V1之间，所述第二发光控制单元16电性连接于所述驱动单元11与所述发光单元L之间，所述第三电源输入端V3电性连接于所述第一电源输入端V1与所述第一发光控制单元15之间，所述第一电源输入端V1和所述第三电源输入端V3共同向所述驱动单元11提供电源信号。通过在第一电源输入端V1与第一发光控制单元15之间设置第三电源输入端V3，利用第三电源输入端V3弥补第一电源输入端V1输入的信号的不足，保证发光单元正常发光。

所述复位单元17设置在第一复位信号输入端103和所述发光单元L之间，用于控制所述第一复位信号输入端103和所述发光单元L之间的电性导通状态。当所述复位单元17为开启状态时，所述第一复位信号输入端103与所述发光单元L之间直接电性导通，由所述第一复位信号输入端103发出的复位信号传输至所述发光单元L，实现对所述发光单元L的复位操作。

所述补偿单元13通过所述初始化单元14与所述驱动单元11电性连接，所述补偿单元13的控制端还与第一扫描信号输入端105电性连接，所述第一扫描信号输入端105输出的扫描信号控制所述补偿单元13的开启或关闭。所述初始化单元14与所述驱动单元11电性连接，所述初始化单元14还与第二复位信号输入端104电性连接，所述初始化单元14的控制端电性连接第二扫描信号输入端106和第三扫描信号输入端107。

所述数据传输单元12设置于数据信号输入端101和所述发光控制单元10之间，用于控制所述数据信号输入端101和所述发光控制单元10之间的电性导通状态。所述数据传输单元12还与第一扫描信号输入端105电性连接，所述第一扫描信号输入端105输出扫描信号以控制所述数据传输单元12的开启或关闭。所述驱动单元11设置于所述第一发光控制单元15和所述第二发光控制单元16之间，用于控制所述第一发光控制单元15和所述第二发光控制单元16之间的电性导通状态。所述第一存储单元18设置于所述第一电源信号输入端V1和所述驱动单元11之间，用于存储所述驱动单元11的控制端的电压状态。

请继续参阅图2，图2是本申请实施例提供的第一种像素电路的结构示意图。可选地，所述第一发光控制单元15包括第五晶体管T5，所述第五晶体管T5的栅极电性连接所述控制信号输入端102，所述第五晶体管T5的源极电性连接所述第一电源信号输入端V1，所述第五晶体管T5的漏极电性连接第一节点P1。

可选地，所述第二发光控制单元16包括第六晶体管T6，所述第六晶体管T6的栅极电性连接所述控制信号输入端102，所述第六晶体管T6的源极电性连接第二节点P2，所述第六晶体管T6的漏极电性连接所述发光单元L；所述发光单元L的另一端电性连接所述第二电源信号输入端V2。可选地，所述第一电源信号输入端V1输入的电压大于所述第二电源信号输入端V2输入的电压。

可选地，所述复位单元17包括第七晶体管T7，所述第七晶体管T7的栅极电性连接所述第一扫描信号输入端105，所述第七晶体管T7的源极电性连接所述第一复位信号输入端103，所述第七晶体管T7的漏极电性连接所述发光单元L。

可选地，所述补偿单元13包括第三晶体管T3，所述第三晶体管T3的栅极电性连接所述第一扫描信号输入端105，所述第三晶体管T3的源极电性连接所述第二节点P2，所述第三晶体管T3的漏极电性连接第四节点P4。

可选地，所述初始化单元14包括第四晶体管T4和第八晶体管T8，所述第四晶体管T4的栅极电性连接所述第二扫描信号输入端106，所述第四晶体管T4源极电性连接所述第二复位信号输入端104，所述第四晶体管T4的漏极电性连接所述第四节点P4；所述第八晶体管T8的栅极电性连接所述第三扫描信号输入端107，所述第八晶体管T8的源极电性连接所述第四节点P4，所述第八晶体管T8的漏极电性连接所述第三节点P3。

可选地，所述数据传输单元12包括第二晶体管T2，所述第二晶体管T2的栅极电性连接所述第一扫描信号输入端105，所述第二晶体管T2的源极电性连接所述数据信号输入端101，所述第二晶体管T2的漏极电性连接所述第一节点P1。

可选地，所述驱动单元11包括第一晶体管T1，所述第一晶体管T1的栅极电性连接所述第三节点P3，所述第一晶体管T1的源极电性连接所述第一节点P1，所述第一晶体管T1的漏极电性连接所述第二节点P2。

可选地，所述第一存储单元18包括第一电容C1，所述第一电容C1的相对两端分别电性连接所述第一电源信号输入端V1和所述第三节点P3。所述第一电容C1用于存储所述第一晶体管T1的阈值电压。

可选地，所述第一扫描信号输入端105、所述第二扫描信号输入端106和所述第三扫描信号输入端107分别电性连接不同的扫描信号线；应当理解的是，在显示装置中会包含多级本实施例所提供的像素电路，所述第一扫描信号输入端105和所述第三扫描信号输入端107分别电性连接本级扫描信号线，所述第二扫描信号输入端106电性连接前一级扫描信号线。

可选地，所述第七晶体管T7可以是金属氧化物晶体管，除所述第七晶体管T7之外的其它晶体管可以均为低温多晶硅晶体管。此外，所述像素电路中的所有晶体管还可以均为金属氧化物晶体管，或均为低温多晶硅晶体管。

在另一种实施例中，请参阅图3，图3是本申请实施例提供的第二种像素电路的原理图。可以理解，本实施例提供像素电路与上述实施例记载的像素电路相同或相似，下面对本实施例提供的像素电路进行说明，其中未详述之处请参阅上述实施例的记载。

所述像素电路包括：第一电源输入端V1、发光控制单元、驱动单元11、第二电源输入端V2和第三电源输入端V3，其中，所述发光控制单元包括第一发光控制单元15和第二发光控制单元16。所述像素电路还可以包括：数据传输单元12、复位单元17、补偿单元13、初始化单元14、第一存储单元18和第二存储单元19。

所述发光控制单元设置于所述第一电源信号输入端V1和发光单元L之间，通过控制所述第一电源信号输入端V1和所述发光单元L之间的电性导通状态，实现对所述发光单元L的发光时间的控制。所述第一发光控制单元15和所述第二发光控制单元16均与所述控制信号输入端102电性连接。所述第一发光控制单元15电性连接于所述驱动单元11与所述第一电源输入端V1之间，所述第二发光控制单元16电性连接于所述驱动单元11与所述发光单元L之间，所述第三电源输入端V3电性连接于所述第一电源输入端V1与所述第一发光控制单元15之间。通过在第一电源输入端V1与第一发光控制单元15之间设置第三电源输入端V3，利用第三电源输入端V3弥补第一电源输入端V1输入的信号的不足，保证发光单元正常发光。

所述复位单元17设置在第一复位信号输入端103和所述发光单元L之间，用于控制所述第一复位信号输入端103和所述发光单元L之间的电性导通状态。所述补偿单元13通过所述初始化单元14与所述驱动单元11电性连接，所述补偿单元13的控制端还与第一扫描信号输入端105电性连接。所述初始化单元14与所述驱动单元11电性连接，所述初始化单元14还与第二复位信号输入端104电性连接，所述初始化单元14的控制端电性连接第二扫描信号输入端106和第三扫描信号输入端107。所述数据传输单元12设置于数据信号输入端101和所述发光控制单元10之间，用于控制所述数据信号输入端101和所述发光控制单元10之间的电性导通状态。所述数据传输单元12还与第一扫描信号输入端105电性连接。所述驱动单元11设置于所述第一发光控制单元15和所述第二发光控制单元16之间，用于控制所述第一发光控制单元15和所述第二发光控制单元16之间的电性导通状态。所述第一存储单元18设置于所述第一电源信号输入端V1和所述驱动单元11之间，所述第二存储单元19电性连接于所述第一扫描信号输入端105和所述驱动单元11之间。

请继续参阅图4，图4是本申请实施例提供的第二种像素电路的结构示意图。所述第一发光控制单元15包括第五晶体管T5，所述第五晶体管T5的栅极电性连接所述控制信号输入端102，所述第五晶体管T5的源极电性连接所述第一电源信号输入端V1，所述第五晶体管T5的漏极电性连接第一节点P1。所述第二发光控制单元16包括第六晶体管T6，所述第六晶体管T6的栅极电性连接所述控制信号输入端102，所述第六晶体管T6的源极电性连接第二节点P2，所述第六晶体管T6的漏极电性连接所述发光单元L；所述发光单元L的另一端电性连接所述第二电源信号输入端V2。所述复位单元17包括第七晶体管T7，所述第七晶体管T7的栅极电性连接所述第一扫描信号输入端105，所述第七晶体管T7的源极电性连接所述第一复位信号输入端103，所述第七晶体管T7的漏极电性连接所述发光单元L。所述补偿单元13包括第三晶体管T3，所述第三晶体管T3的栅极电性连接所述第一扫描信号输入端105，所述第三晶体管T3的源极电性连接所述第二节点P2，所述第三晶体管T3的漏极电性连接第四节点P4。

所述初始化单元14包括第四晶体管T4和第八晶体管T8，所述第四晶体管T4的栅极电性连接所述第二扫描信号输入端106，所述第四晶体管T4源极电性连接所述第二复位信号输入端104，所述第四晶体管T4的漏极电性连接所述第四节点P4；所述第八晶体管T8的栅极电性连接所述第三扫描信号输入端107，所述第八晶体管T8的源极电性连接所述第四节点P4，所述第八晶体管T8的漏极电性连接所述第三节点P3。所述数据传输单元12包括第二晶体管T2，所述第二晶体管T2的栅极电性连接所述第一扫描信号输入端105，所述第二晶体管T2的源极电性连接所述数据信号输入端101，所述第二晶体管T2的漏极电性连接所述第一节点P1。所述驱动单元11包括第一晶体管T1，所述第一晶体管T1的栅极电性连接所述第三节点P3，所述第一晶体管T1的源极电性连接所述第一节点P1，所述第一晶体管T1的漏极电性连接所述第二节点P2。

所述第一存储单元18包括第一电容C1，所述第一电容C1的相对两端分别电性连接所述第一电源信号输入端V1和所述第三节点P3。所述第二存储单元19包括第二电容C2，所述第二电容C2的相对两端分别电性连接所述第一扫描信号输入端105和所述第三节点P3。

可选地，所述第一扫描信号输入端105、所述第二扫描信号输入端106和所述第三扫描信号输入端107分别电性连接不同的扫描信号线；应当理解的是，在显示装置中会包含多级本实施例所提供的像素电路，所述第一扫描信号输入端105和所述第三扫描信号输入端107分别电性连接本级扫描信号线，所述第二扫描信号输入端106电性连接前一级扫描信号线。

可选地，所述第八晶体管T8可以是金属氧化物晶体管，除所述第八晶体管T8之外的其它晶体管可以均为低温多晶硅晶体管。此外，所述像素电路中的所有晶体管还可以均为金属氧化物晶体管，或均为低温多晶硅晶体管。

本申请实施例还提供一种显示面板，请进一步参阅图5，图5是本申请实施例提供的显示面板的结构示意图。该显示面板具有显示区AA和与所述显示区AA相邻的非显示区NA，所述显示面板的显示区AA内设置有多个像素单元PX，所述像素单元PX是实现该显示面板的显示功能的基本单元。所述显示面板中的至少部分所述像素单元PX包括本申请上述任一实施例提供的像素电路。定义：包含本申请实施例提供的像素电路的像素单元PX定义为特征像素单元PX1，除所述特征像素单元PX1之外的像素单元PX为普通像素单元，所述普通像素单元中可以包括常规像素电路。

所述特征像素单元PX1内的像素电路的第三电源输入端V3(参阅图1至4)，通过第一走线电性连接至第三电源B3，所述第一走线包括彼此电性连接的第一主干走线S12和第一分支走线S11，所述第一主干走线S12位于所述非显示区NA内且与所述第三电源电性连接，所述第一分支走线S11由所述第一主干走线S12处延伸至所述显示区AA内且与所述像素电路的第三电源输入端V3电性连接，从而为所述特征像素单元PX1内的像素电路提供第三电源信号。可选地，所述主干电极S12可以分布于所述显示AA的相对两侧。

所述显示面板的全部像素单元PX(包括特征像素单元PX1和普通像素单元)中的像素电路的第一电源输入端V1(参阅图1至4)均通过第二走线S2电性连接至第一电源B1，从而为所述显示面板的全部像素单元PX内的像素电路提供第一电源信号。

所述第一电源B1和所述第三电源B3可以均设置于所述显示AA的第一侧(非显示区NA内)。所述特征像素单元PX1在靠近所述第一侧的所述显示区AA内的数量小于远离所述第一侧的所述显示区AA内的数量，即所述显示面板的远离所述第一侧的区域内分布较多数量的所述特征像素单元PX1，从而对远离所述第一侧的显示区域内的更多数量的像素单元通过所述第三电源输入端V3进行电源信号补充，有效缓解第一电源输入端因走线电阻而导致的输入信号降低的问题，提高显示面板的显示均一性。

需要说明的是，虽然本申请以具体实施例揭露如上，但上述实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种像素电路，其特征在于，包括：

第一电源输入端，电性连接第一电源；

发光控制单元，电性连接于所述第一电源输入端和发光单元之间，并与控制信号输入端电性连接；

驱动单元，电性连接于所述第一电源输入端和所述发光单元之间，且与所述发光控制单元电性连接；

第二电源输入端，电性连接第二电源及所述发光单元；以及

第三电源输入端，电性连接第三电源，且所述第三电源输入端电性连接于所述第一电源输入端与所述发光控制单元之间。

2.根据权利要求1所述的像素电路，其特征在于，所述发光控制单元包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元和所述第二发光控制单元均与所述控制信号输入端电性连接。

3.根据权利要求2所述的像素电路，其特征在于，所述第一发光控制单元电性连接于所述驱动单元与所述第一电源输入端之间，所述第二发光控制单元电性连接于所述驱动单元与所述发光单元之间；

所述第三电源输入端电性连接于所述第一电源输入端与所述第一发光控制单元之间。

4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括：

初始化单元，与所述驱动单元电性连接，所述初始化单元还与第二复位信号输入端电性连接；

补偿单元，通过所述初始化单元与所述驱动单元电性连接；

复位单元，与所述发光单元电性连接，所述复位单元还与所述第一复位信号输入端电性连接；

数据传输单元，与所述驱动单元电性连接，所述数据传输单元还与数据信号输入端电性连接；

第一存储单元，电性连接于所述第一电源输入端与所述驱动单元之间。

5.根据权利要求4所述的像素电路，其特征在于，所述数据传输单元的控制端、所述补偿单元的控制端、以及所述复位单元的控制端均电性连接第一扫描信号输入端，所述初始化单元的控制端电性连接第二扫描信号输入端和第三扫描信号输入端。

6.根据权利要求5所述的像素电路，其特征在于，所述像素电路还包括第二存储单元，所述第二存储单元的一端与所述驱动单元电性连接，所述第二存储单元的另一端与所述第一扫描信号线电性连接。

7.根据权利要求6所述的像素电路，其特征在于，

所述第一发光控制单元包括第五晶体管，所述第五晶体管的栅极电性连接所述控制信号输入端，所述第五晶体管的源极电性连接所述第一电源输入端，所述第五晶体管的漏极电性连接第一节点；

所述第二发光控制单元包括第六晶体管，所述第六晶体管的栅极电性连接所述控制信号输入端，所述第六晶体管的源极电性连接第二节点，所述第六晶体管的漏极电性连接所述发光单元；

所述复位单元包括第七晶体管，所述第七晶体管的栅极电性连接所述控制信号输入端，所述第七晶体管的源极电性连接第一复位信号输入端，所述第七晶体管的漏极电性连接所述发光单元；

所述补偿单元包括第三晶体管，所述第三晶体管的栅极电性连接所述第一扫描信号输入端，所述第三晶体管的源极电性连接所述第二节点，所述第三晶体管的漏极电性连接第四节点；

所述初始化单元包括第四晶体管和第八晶体管，所述第四晶体管的栅极电性连接所述第二扫描信号输入端，所述第四晶体管的源极电性连接第二复位信号输入端，所述第四晶体管的漏极电性连接所述第四节点，所述第八晶体管的栅极电性连接所述第三扫描信号输入端，所述第八晶体管的源极电性连接所述第四节点，所述第八晶体管的漏极电性连接第三节点；

所述数据传输单元包括第二晶体管，所述第二晶体管的栅极电性连接所述第一扫描信号输入端，所述第二晶体管的源极电性连接所述数据信号输入端，所述第二晶体管的漏极电性连接所述第一节点；

所述驱动单元包括第一晶体管，所述第一晶体管的栅极电性连接所述第三节点，所述第一晶体管的源极电性连接所述第一节点，所述第一晶体管的漏极电性连接所述第二节点；

所述第一存储单元包括第一电容，所述第一电容的相对两端分别电性连接所述第一电源信号输入端和所述第三节点；

所述第二存储单元包括第二电容，所述第二电容的相对两端分别电性连接所述第一扫描信号输入端和所述第三节点。

8.一种显示面板，其特征在于，包括位于显示区的多个像素单元，至少部分所述像素单元包括权利要求1至7中任一所述的像素电路。

9.根据权利要求8所述的显示面板，其特征在于，所述像素电路的第三电源输入端通过第一走线电性连接至第三电源，所述第一走线包括彼此电性连接的第一主干走线和第一分支走线，所述第一主干走线位于所述显示区的外侧，所述第一分支走线延伸至所述显示区内且与所述像素电路的第三电源输入端电性连接。

10.根据权利要求8所述的显示面板，其特征在于，所述像素电路中的第一电源输入端电性连接第一电源，所述第一电源设置于所述显示面板的显示区的第一侧；

包含所述像素电路的所述像素单元为特征像素单元，靠近所述第一侧的所述显示区内包含的所述特征像素单元的数量小于远离所述第一侧的所述显示区内包含的所述特征像素单元的数量。

Images