CN101436398A - 显示装置 - Google Patents

Abstract

根据本发明的一个或多个实施例，显示装置包括：定时控制器，产生用于显示图像的控制信号和数据信号；存储器，用于记录数据信号；以及I²C总线，用于连接定时控制器和存储元件。该I²C总线包括串行时钟线和串行数据线，其分别包括与存储器相连的第一端部和与定时控制器相连的第二端部。该I²C总线包括分别连接至串行时钟线和串行数据线的第一去耦电容器和第二去耦电容器。定时控制器和存储器之间的接口的连接距离具有最小距离。

Description

显示装置

相关申请的交叉参考

本申请要求于2007年11月14日向韩国知识产权局提交的韩国专利申请第10-2007-0116067号的优先权和权益，通过引证其公开的内容结合于此。

技术领域

本发明涉及显示装置，更具体地，涉及一种减少由于静电放电(ESD)或外部噪声引起的劣化的显示装置。

背景技术

存在各种类型的显示装置。在这些显示装置中，已广泛使用了具有高性能、小尺寸、以及重量轻的液晶显示器(LCD)。

已将LCD应用于包括监视器和电视机的大型产品，以及包括移动电话、个人数字助理(PDA)、以及便携式多媒体播放器(PMP)(其具有用于用户观看的显示器)的小型产品。即，已经将LCD应用于需要显示器的许多信息处理装置中。

LCD的液晶面板包括显示面板和驱动电路单元。

显示面板包括多条栅极线、多条数据线、以及与栅极线和数据线相连的多个像素。

驱动电路单元控制显示面板以显示图像。驱动电路单元包括：定时控制器，基于来自外部的控制信号和输入图像信号来生成栅极控制信号、数据控制信号、和图像信号；栅极驱动器，基于栅极控制信号控制栅极线；以及数据驱动器，根据数据控制信号生成与来自定时控制器的图像信号相对应的数据电压以将该数据电压输出到像素。

驱动电路单元还可以包括存储器，用于存储使用ACC(自适应彩色补偿)方法等用于补偿输入图像信号的色彩补偿信号，从而补偿图像色彩。

存储器通常使用诸如电可擦可编程只读存储器(EEPROM)的只读存储器(ROM)。定时控制器和存储器通过诸如通常已知的I²C总线的接口相连。

然而，静电放电(ESD)或外部噪声通过定时控制器和存储器之间的接口对在定时控制器和存储器之间的通信有影响，其可能导致定时控制器的误操作。因此，由显示装置显示的图像的质量可能由于定时控制器的误操作而引起劣化。

发明内容

可以通过提供一种显示装置来实现本公开的一个或多个实施例，该显示装置包括：定时控制器，产生用于显示图像的控制信号和数据信号；存储元件，记录数据信号；以及I²C总线，连接定时控制器和存储元件，该I²C总线包括：串行时钟线(SCL)和串行数据线(SDA)，分别包括与存储元件相连的第一端部和与定时控制器相连的第二端部；以及第一去耦电容器和第二去耦电容器，分别连接至串行时钟线和串行数据线。

在多种实施方式中，存储元件可以包括电可擦可编程只读存储器(EEPROM)。显示装置可以包括EEPROM写入器，其与EEPROM相连以将数据信号存储到EEPROM中。可以将多个去耦电容器分别连接至串行时钟线和串行数据线，以使其比存储元件更靠近定时控制器。

根据本公开的实施例，显示装置可以包括：驱动电源线，连接至存储元件以提供驱动电源；第一上拉电阻，与驱动电源线和串行时钟线分别相连；以及第二上拉电阻，与驱动电源线和串行数据线分别相连。

根据本公开的实施例，显示装置可以包括：第一驱动电源线，与存储元件和串行时钟线相连；以及第二驱动电源线，与串行数据线相连。

根据本公开的实施例，显示装置可以包括：第一上拉电阻；与第一驱动电源线和串行时钟线分别相连；以及第二上拉电阻，与第二驱动电源线和串行数据线分别相连。

根据本公开的实施例，显示装置可以包括连接至串行数据线的齐纳二极管。齐纳二极管可以包括与串行数据线相连的阴极端、以及与接地端(GND)相连的阳极端。在一种实施方式中，显示装置可以包括连接至串行数据线的齐纳二极管。

附图说明

从结合附图所得到的示例性实施例的以下描述中，本公开的这些和/或其他方面将变得显而易见并且将更容易理解，其中：

图1是根据本发明的示例性实施例的显示装置的框图；

图2是示出图1所示的电可擦可编程只读存储器(EEPROM)和定时控制器之间的I²C总线的框图；

图3是根据本发明示例性实施例的当驱动电压被施加到EEPROM时从EEPROM传输至定时控制器的图像补偿信号和时钟信号的波形图；

图4是根据本发明示例性实施例的I²C的第一实例的详细电路图；

图5是根据本发明的示例性实施例的I²C的第二实例的详细电路图；以及

图6是根据本发明的示例性实施例的I²C的第三实例的详细电路图。

具体实施方式

现在将对本公开的实施例进行详细介绍，在附图中示出了本公开的实例，其中，在全文中相同的参考标号是指相同的元件。以下描述示例性实施例，以通过参考附图来阐述本公开。

在附图中，将LCD作为显示装置的实例而示出，，但本发明并不限于此。可选地，可以将本发明应用于有机发光显示器(OLED)、等离子体显示器(PDD)、和其他多种显示装置。

在下文中，将通过参考图1至图4来描述本发明的示例性实施例。

图1是根据本发明的示例性实施例的显示装置的框图。如图1所示，根据本发明的示例性实施例的显示装置100包括显示面板50和驱动电路单元(DC)。显示面板50包括多条栅极线GL1-GLm、多条数据线DL1-DLn、连接至栅极线GL1-GLm和数据线DL1-DLn的多个像素、以及包含液晶分子的液晶层。

每个像素均包括开关元件、连接至该开关元件的液晶电容器。像素可以包括连接至开关元件的存储电容器。

开关元件可以是具有三个端子(即，连接至栅极线的控制端子、连接至数据线的输入端子、和连接至液晶和存储电容器的输出端子)的薄膜晶体管(TFT)。

液晶电容器包括作为两个端子的像素电极(未示出)和公共电极(未示出)。设置在像素电极和公共电极之间的液晶层起到液晶电容器的电介质的作用。像素电极连接至开关元件，并且公共电极被提供了诸如公共电压的电压。

显示面板50显示由来自驱动电路单元DC的数据电压所决定的图像。在图1中，显示面板50被示为液晶显示器的液晶面板，但本发明并不限于此。

驱动电路单元DC包括数据驱动器40、栅极驱动器45、定时控制器20、以及存储器10。驱动电路单元DC包括接口，例如，连接定时控制器20和存储器10的I²C总线30。在多种实施方式中，驱动电路单元DC可以包括电源电压产生单元、灰度电压产生单元、以及其他必须的元件。

定时控制器20使用来自外部的输入控制信号来生成用于驱动栅极驱动器45和数据驱动器40的栅极控制信号CONT1和数据控制信号CONT2。输入控制信号包括垂直同步信号Vsync、水平同步信号Hsync、主时钟信号CLK、以及数据使能信号DE。

栅极控制信号CONT1包括用于指示开始扫描的扫描开始信号、以及用于控制栅极导通电压的输出时间的至少一个时钟信号。栅极控制信号CONT1还可以包括用于限定栅极导通电压的持续时间的输出使能信号。

数据控制信号CONT2包括用于通知对于像素组的数据传输开始的水平同步开始信号、用于指示将数据电压施加至数据线DL1-DLn的负载信号、以及数据时钟信号。数据控制信号CONT2还可以包括用于使数据电压的极性相对于公共电压反转的反转信号。

将来自外部图形控制器(未示出)的输入图像信号RGB提供给定时控制器20。基于输入控制信号、输入图像信号RGB、以及来自存储器的图像补偿信号，定时控制器20对输入图像信号RGB进行处理以使其适合于显示面板50和数据驱动器40的操作，并将经处理的图像信号RGB′通过接口输出到数据驱动器40。

数据驱动器40响应于由定时控制器20提供的数据控制信号CONT2以在用于对数字图像信号RGB′进行模拟转换的数据电压中选择对应的数据电压，并将所选择的模拟数据电压提供给显示面板50的对应像素以控制液晶分子的旋转角度。

栅极驱动器45响应于由定时控制器20提供的栅极控制信号CONT1，合成来自外部的栅极导通电压和栅极截止电压以产生用于施加至栅极线GL1-GLm的栅极信号。因此，根据栅极信号的状态使连接至栅极线GL1-GLm的薄膜晶体管导通或截止。根据水平同步时间顺序地使能显示面板50上的栅极线GL1-GLm以按照1行顺序地驱动连接至相应栅极线GL1-GLm的薄膜晶体管，从而将由数据驱动器40提供的一行模拟数据电压施加至连接至各个薄膜晶体管的像素电极。

存储器10存储诸如图像补偿信号的数据信号。存储器10使用诸如电可擦可编程只读存储器(EEPROM)的只读存储器(ROM)。然而，本发明并不限于此。可选地，存储器10可以使用其他存储元件来代替EEPROM。

在下文中，将存储器10称作EEPROM。EEPROM 10是非易失性存储器，即使关闭电源，其仍存储已存储的图像补偿信号，并且EEPROM 10能够电擦除以及再次写入所记录的数据。EEPROM 10是用于存储图像补偿信号或存储单独数据的元件，并且由定时控制器20选择性地使用。

在一种实施方式中，驱动电路单元DC包括EEPROM写入器15(即，存储记录器)，用于将图像补偿信号写入EEPROM 10中。即，EEPROM写入器15与EEPROM 10相连以将图像补偿信号写入EEPROM 10中。在将图像补偿信号完全写入EEPROM 10中之后，可以移走EEPROM写入器15。

I²C总线30被用作定时控制器20和EEPROM 10之间的接口(即，在其间的通信机构)。在该实施例中，在定时控制器20和存储器10之间使用I²C总线30的连接中，I²C总线30的连接距离具有尽可能短的距离。因此，I²C总线30的连接距离是最小距离。

在一种实施方式中，可以通过I²C总线30连接EEPROM 10和EEPROM写入器15。

图2是根据本发明的示例性实施例的I²C总线的电路原理图。

如图2所示，I²C总线30包括分别具有与EEPROM 10相连的第一端部和与定时控制器20相连的第二端部的串行时钟线(SCL)和串行数据线(SDA)、以及分别连接至串行时钟线SCL和串行数据线SDA的电容器C31和C32。例如，将连接至串行时钟线SCL的去耦电容器称作第一去耦电容器C31，以及将连接至串行数据线SDL的去耦电容器称作第二去耦电容器C32。同样，将去耦电容器C31和C32分别连接至串行时钟线SCL和串行数据线SDA，以使其比EEPROM 10更靠近定时控制器20。

图3是根据本发明的示例性实施例的当将驱动电压施加到EEPROM时从EEPROM传输至定时控制器的图像补偿信号和时钟信号的波形图。

如图3所示，当将驱动电压施加至I²C总线30时，以与时钟信号同步地方式将图像补偿信号从EEPROM 10通过串行数据线SDA传输至定时控制器20。参照图3，将时钟信号从EEPROM 10通过串行时钟线SCL传输至定时控制器20。因此，定时控制器20使用图像补偿信号等来处理输入图像信号RGB以生成图像信号RGB′。

然而，对于串行时钟线SCL和串行数据线SDA，不必要的信号可能由于静电放电(ESD)而生成，或者外部噪声可能进入串行时钟线SCL和串行数据线SDA中。例如，定时控制器20可以将由于静电放电和噪声而生成的不必要的(即，不期望的)信号误以为是时钟信号和/或图像补偿信号，其可能导致误操作。在一种实施方式中，显示装置100显示的图像的质量可能由于定时控制器20的误操作而劣坏。在下文中，为了方便起见，将由于静电放电和噪声而生成的不必要的信号称作静电信号“N”。

然而，由于I²C总线的连接距离是尽可能最短的，所以降低了产生静电信号N的可能性。即使产生或输入了静电信号N，也可以通过分别连接至串行时钟线SCL和串行数据线SDA的去耦电容器C31和C32的过滤功能来去除静电信号N。具体地，由于去耦电容器C31和C32连接至串行时钟线SCL和串行数据线SDA以更靠近定时控制器20，所以去耦电容器C31和C32更有效地阻止将静电信号N输入到定时控制器20。

因此，可以防止定时控制器20将静电信号N误以为是时钟信号和图像补偿信号，从而防止定时控制器20误操作。

图4是根据本发明的示例性实施例的I²C总线的第一实例的详细电路图。如图4所示，与电路结构有关，I²C总线30包括连接至EEPROM 10的端子SCL的串行时钟线SCL、连接至EEPROM 10的端子SDA的串行数据线SDA、第一去耦电容器C31、第二去耦电容器C32、驱动电源线VDD、第一上拉电阻R31、以及第二上拉电阻R32。驱动电源线VDD将驱动电压提供给I²C总线30和EEPROM 10。参考标号EVDD是指将驱动电压提供给EEPROM 10的端子VCC的线。

第一上拉电阻R31分别与驱动电源线VDD和串行时钟线SCL相连。在一种实施方式中，第二上拉电阻R32分别与驱动电源线VDD和串行数据线SDA相连。即，第一上拉电阻R31被设置在驱动电源线VDD和串行时钟线SCL之间以保持由EEPROM 10的漏极开路型驱动而决定的串行时钟线SCL的高电平，以及第二上拉电阻R32被设置在驱动电源线VDD和串行数据线SDA之间以保持串行数据线SDA的高电平。

参照图4，使用连接端子SDA和SCL将EEPROM写入器15与I²C总线30相连。仅当将图像补偿信号记录到EEPROM 10中时，EEPROM写入器15才连接至I²C总线30。在将图像补偿信号完全记录到EEPROM 10中之后，将EEPROM写入器15从I²C总线30电分开，并且定时控制器20通过I²C总线30读取记录在EEPROM10中的图像补偿信号。例如，在将图像补偿信号完全记录到EEPROM 10中之后，可以将EEPROM写入器15从驱动电路单元DC中移走。在图4中，连接端子WP是用于将EEPROM写入器15直接连接至EEPROM 10的端子。从而，EEPROM写入器15可以与EEPROM 10直接相连，以将所期望的数据直接存储到EEPROM 10中而不通过I²C总线30。

在一种实施方式中，如图4所示，还设置了一种与EEPROM写入器15和EEPROM 10相连的记录控制电阻器Rw。设置记录控制电阻器Rw以向EEPROM 10稳定地提供电流。可选地，可以省略记录控制电阻器Rw。

如上所述，串行时钟线SCL和串行数据线SDA的第一端部分别与EEPROM 10相连，以及其第二端部分别与定时控制器20相连。如以上参考图3所描述的，将第一去耦电容器C31和第二去耦电容器C32分别连接至串行时钟线SCL和串行数据线SDA，以使其比EEPROM 10更靠近定时器20。

在图4中，不使用端子A0-A2，以及EEPROM 10的端子GND是地电压，并且可以从外部装置通过端子EGND施加该地电压。

因此，如参考图2的描述，由于I²C总线30的连接距离、去耦电容器C31和C32、以及电容器C31和C32的连接位置，防止了静电信号N与从EEPROM 10传输至定时控制器20的时钟信号和图像补偿信号相混合，从而防止定时控制器20误操作。即，在一个方面，减少了静电信号N从而不被定时控制器20识别。因此，防止了定时控制器20将静电信号N误以为是时钟信号和图像补偿信号，并且防止了定时控制器20误操作。因此，根据本示例性实施例的显示装置100防止所显示图像的质量劣化。

在下文中，将通过参考图5来描述本发明示例性实施例的I²C总线31的第二实例。

图5是根据本发明示例性实施例的I²C总线的第二实例的详细电路图。

与图3相比，将执行相同操作的元件表示为相同参考标号，并且省略其详细描述。

参看图5，根据第二实例的I²C总线31的配置类似于图3中所示的I²C总线30的配置。

即，根据第二实例的I²C总线31包括串行时钟线SCL、串行数据线SDA、去耦电容器C31和C32、驱动电源线VDD、上拉电阻器R31、以及记录控制电阻器Rw。

然而，不同于图4，该实例的I²C总线31还包括连接在串行数据线SDA和地电压之间的齐纳二极管ZD。具体地，齐纳二极管ZD的阴极端与串行数据线SDA相连，而其阳极端与地电压相连。

与电容器C31和C32一样，可以将齐纳二极管ZD连接至串行数据线SDA，以使其比EEPROM 10更靠近定时控制器20。在一种实施方式中，齐纳二极管ZD维持串行数据线SDA的恒定电压。因此，齐纳二极管ZD与第一去耦电容器C31和第二去耦电容器C32一起减少了与从EEPROM 10传输至定时控制器20的时钟信号和图像补偿信号混合的静电信号N。即，更稳定且有效地减少了静电信号N从而不被定时控制器20识别。

因此，利用齐纳二极管ZD、以及I²C总线30的连接距离、去耦电容器C31和C32、以及电容器C31和C32的连接位置，更有效地防止定时控制器20将静电信号N误以为是时钟信号和图像补偿信号，并且防止定时控制器20误操作。因此，根据本示例性实施例的显示装置100防止所显示的图像的质量劣化。

在下文中，将通过参考图6来描述根据本发明的示例性实施例的I²C总线32的第三实例。

图6是根据本发明的示例性实施例的I²C总线的第三实例的详细电路图。与图5相比，将执行相同操作的元件表示为相同的参考号，并且省略其详细描述。

参照图6，该实例的I²C总线32的配置包括串行时钟线SCL、串行数据线SDA、去耦电容器C31和C32、第一上拉电阻器R31和第二上拉电阻器R32、记录控制电阻器Rw、以及齐纳二极管ZD。

然而，不同于图5，第一上拉电阻器R31连接至第一驱动电源线VDD1和串行时钟线SCL之间，第二上拉电阻器R31连接至第二驱动电源线VDD2和串行数据线SDA之间；以及记录控制电阻器Rw连接在第一驱动电源线VDD1和EEPROM写入器15和EEPROM 10之间。

施加至第一驱动电源线VDD1的驱动电压不同于施加至第二驱动电源线VDD2的驱动电压，因此，向串行数据线SDA提供来自第二驱动电源线VDD2的驱动电压以使其与串行时钟线SCL不同。

例如，齐纳二极管ZD可以不是必须的。

在该实例中，对将驱动电压提供给串行时钟线SCL和串行数据线SDA的驱动电源线进行独立地分离，以更有效地防止由于静电放电而产生的对串行时钟线SCL和串行数据线SDA的不必要的信号，并且更有效地防止外部噪声进入串行时钟线SCL和串行数据线SDA中。

在一种实施方式中，通过如上所述将上拉电阻器R31和R32与驱动电源线VDD1和VDD2进行连接，第一上拉电阻器R31保持由EEPROM 10的漏极开路型驱动所决定的串行时钟线SCL的高电平，而第二上拉电阻器R32保持串行数据线SDA的高电平。

因此，利用I²C总线30的连接距离、去耦电容器C31和C32、电容器C31和C32的连接位置、以及齐纳二极管ZD，可以防止静电信号N与从EEPROM 10传输至定时控制器20的时钟信号和图像补偿信号相混合，从而防止定时控制器20误操作。

另外，通过彼此分离的驱动电源线VDD1和VDD2来向串行时钟线SCL和串行数据线SDA提供不同的驱动电压，以防止由于静电放电对串行时钟线SCL和串行数据线SDA产生的不必要的信号，并且防止外部噪声进入串行时钟线SCL和串行数据线SDA。即，减少静电信号N以不被定时控制器20识别。因此，进一步更有效地防止定时控制器20将静电信号N误以为是时钟信号和图像补偿信号，并且防止定时控制器20误操作。因此，根据本示例性实施例的显示装置100防止所显示图像的质量劣化。

如本文中所详细描述的，本发明的实施例提供了一种用于防止或至少降低由于静电放电或外部噪声所引起的定时控制器误操作的显示装置。即，根据本发明的多个实施例的显示装置减少了静电放电或外部噪声通过定时控制器和存储器之间的接口对定时控制器的影响以防止定时控制器误操作，从而防止对于显示装置的劣化的产生。

尽管已经示出并且描述了本公开的示例性实施例，但本领域技术人员应了解，在不背离本公开的原理和精神的情况下可以对这些示例性实施例进行改变，本公开的范围受所附的权利要求和其等同物限定。

Claims (20)

1.一种显示装置，包括：

定时控制器，产生用于显示图像的控制信号和数据信号；

存储器，记录所述数据信号；以及

接口，连接所述定时控制器和所述存储器，

其中，所述定时控制器和所述存储器之间的所述接口的连接距离具有最小距离。

2.根据权利要求1所述的显示装置，其中，所述接口是I²C总线。

3.根据权利要求1所述的显示装置，其中，所述I²C总线包括：

串行时钟线和串行数据线，所述串行时钟线和串行数据线中的每一条线分别与所述存储器和所述定时控制器相连；以及

第一电容器和第二电容器，其分别连接至所述串行时钟线和所述串行数据线。

4.根据权利要求3所述的显示装置，其中，所述第一电容器和所述第二电容器分别连接至所述串行时钟线和所述串行数据线，以比所述存储器更靠近所述定时控制器。

5.根据权利要求3所述的显示装置，其中，所述I²C总线还包括：

第一上拉电阻器，与第一驱动电压和所述串行时钟线相连；以及

第二上拉电阻器，与第二驱动电压和所述串行数据线相连。

6.根据权利要求5所述的显示装置，其中，所述第一驱动电压不同于所述第二驱动电压。

7.根据权利要求5所述的显示装置，其中，所述I²C总线还包括连接至所述串行数据线的齐纳二极管。

8.根据权利要求3所述的显示装置，其中，所述I²C总线还包括连接至所述串行数据线的齐纳二极管。

9.根据权利要求8所述的显示装置，其中，所述齐纳二极管包括与所述串行数据线相连的阴极端、以及与接地电压相连的阳极端。

10.根据权利要求1所述的显示装置，其中，所述存储器包括电可擦可编程只读存储器(EEPROM)。

11.根据权利要求1所述的显示装置，还包括存储写入器，用于将所述数据信号存储到所述存储器中。

12.一种方法，包括：

通过定时控制器产生用于显示图像的控制信号和数据信号；

通过I²C总线连接所述定时控制器和存储器；

通过所述存储器记录所述数据信号；以及

其中，所述连接所述I²C总线包括：

分别将时钟线的第一端部和数据线的第一端部与所述存储器相连；

分别将所述时钟线的第二端部和所述数据线的第二端部与所述定时控制器相连；以及

分别将第一去耦电容器和第二去耦电容器连接至所述时钟线和所述数据线。

13.根据权利要求12所述的方法，其中，所述存储器包括电可擦可编程只读存储器(EEPROM)。

14.根据权利要求13所述的方法，还包括将存储写入器与所述存储器相连，用于将所述数据信号存储到所述存储器中。

15.根据权利要求12所述的方法，其中，将所述第一去耦电容器和所述第二去耦电容器分别连接至所述时钟线和所述数据线，以比所述存储器更靠近所述定时控制器。

16.根据权利要求12所述的方法，其中，所述连接所述I²C还包括：

将第一上拉电阻器与第一驱动电压和所述时钟线相连；以及

将第二上拉电阻器与第二驱动电压和所述数据线相连。

17.根据权利要求16所述的方法，其中，所述第一驱动电压不同于所述第二驱动电压。

18.根据权利要求16所述的方法，其中，所述连接所述I²C总线还包括将齐纳二极管连接至所述数据线。

19.根据权利要求12所述的方法，其中，所述连接所述I²C总线还包括将齐纳二极管连接至所述数据线。

20.根据权利要求19所述的方法，其中，所述齐纳二极管包括与所述数据线相连的阴极端、以及与接地端相连的阳极端。

Images