CN103020007B - 运算节点板以及运算节点板布局方法 - Google Patents

Abstract

本发明提供了一种运算节点板以及运算节点板布局方法。所述高性能运算节点板上集成了第一处理器和第二处理器，第一处理器和第二处理器的型号一致且互相独立；并且，运算节点板上没有集成其它处理器；其中，第一处理器和第二处理器分别通过多路电源模块以及配套电源控制逻辑芯片进行供电控制，且各自配备了多路存储器进行独立的数据存取操作；而且，第一处理器和第二处理器具有公共逻辑电路。第一处理器和第二处理器的位置相互错开布局，并且第一处理器和第二处理器与任何其它高器件或者热器件也相互错开布局。第一处理器的多路受控电源模块在第一处理器四周分散布局；第二处理器的多路受控电源模块在第二处理器四周分散布局。

Description

运算节点板以及运算节点板布局方法

技术领域

本发明涉及计算技术领域，更具体地说，本发明涉及一种高性能运算节点板的布局结构以及相应的运算节点板布局方法。

背景技术

在高性能计算领域，运算节点部件是高性能计算机最基本的单元，承担了逻辑运算、控制处理、存储访问以及互连通信等重要功能，其设计始终是系统研制开发的重点。随着高性能计算技术的飞速发展，尤其是随着高性能处理器的集成电路规模扩大、运算核心数目增加、工作频率持续提升，在芯片封装尺寸扩大的同时处理器功耗显著提高，对运算节点板的供电、散热与组装等提出了日益严苛的要求，这些都严重制约了高性能计算机的高性能、高密度、高可靠。

传统的运算节点板的工程实现方法，重点关注易于实现系统性能指标的高速外接口互连设计方面，是一种信号完整性规则驱动的工程实现方法。对于微处理器功耗提升带来运算节点板供电、散热与组装的难题，通常会采用通用技术方法加以解决，例如：

方法（1）采用多路电源模块提高供电能力，多路电源模块集中抵近供电，从而为高速外接口互连留有冗余的设计空间。该方法属于印制板级工程设计手段，抵近供电能够降低路径阻抗，但集中供电会导致电流密度增加，降低电源压降的效果存在折扣。

方法（2）在靠近电源模块的方向，处理器牺牲部分封装管脚形成较宽的电流通道。该方法属于处理器封装阶段的技术手段，能够有效降低路径阻抗从而降低电源压降和路径损耗，但要牺牲处理器的封装管脚封装，工程实现条件较为苛刻。

方法（3）将电源模块及配套电路从运算节点板上剥离出来，安装到处理器背面就近直接供电。该方法属于处理器设计阶段的技术手段，能更加有效地降低电源压降、路径损耗，提高电源响应效率，但目前尚不能解决热点过于集中、安装高度过大等问题，不利于大规模系统的组装与散热。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种高性能运算节点板的布局结构，首先以电源完整性规则、组装与冷却规则协同驱动运算节点板的初始布局，再通过信号完整性规则驱动布局结构的细化和优化，从而有效地解决困扰基于大功耗处理器芯片的运算节点板的供电、散热和组装的实现难题。

根据本发明的第一方面，提供了一种运算节点板，其中，所述高性能运算节点板上集成了第一处理器和第二处理器，第一处理器和第二处理器的型号一致且互相独立；并且，运算节点板上没有集成其它处理器；其中，第一处理器和第二处理器分别通过多路电源模块以及配套电源控制逻辑芯片进行供电控制，且各自配备了多路存储器进行独立的数据存取操作；而且，第一处理器和第二处理器具有公共逻辑电路。

优选地，第一处理器和第二处理器的位置相互错开布局，并且/或者第一处理器和第二处理器与任何其它高器件相互错开布局，并且/或者第一处理器和第二处理器与任何其它热器件相互错开布局。

优选地，公共逻辑电路包括：公共电源电路、其它逻辑电路、存储体电源及控制逻辑电路、以及与其它印制板互连的连接器；其中，其它逻辑电路包括：维护模块、网络模块、时钟模块。

优选地，第一处理器的多路电源模块在第一处理器四周分散布局；第二处理器的多路电源模块在第二处理器四周分散布局。

优选地，所述运算节点板中的供电平面铜箔被设计成使得第一处理器的多路电源模块到第一处理器的路径阻抗值一致，并且使得第二处理器的多路电源模块到第二处理器的路径阻抗值一致。

优选地，第一处理器的多路电源模块以及第二处理器的多路电源模块为受控电源模块，所述存储器是双面贴存储器。

根据本发明的第二方面，提供了一种运算节点板布局方法，包括：在所述高性能运算节点板上集成并仅仅集成第一处理器和第二处理器，其中使得第一处理器和第二处理器的型号一致且互相独立，其中，第一处理器和第二处理器具有公共逻辑电路；分别通过多路电源模块以及配套电源控制逻辑芯片对第一处理器和第二处理器进行供电控制；为第一处理器和第二处理器分别配备多路存储器进行独立的数据存取操作。

优选地，其中将第一处理器和第二处理器的位置相互错开布局，并且将第一处理器和第二处理器与任何其它高器件相互错开布局，并且/或者第一处理器和第二处理器与任何其它热器件相互错开布局。

优选地，将第一处理器的多路电源模块在第一处理器四周分散布局，并且将第二处理器的多路电源模块在第二处理器四周分散布局。

优选地，通过设置所述运算节点板中的供电平面铜箔的厚度、宽度来使得第一处理器的多路电源模块到第一处理器的路径阻抗值一致，并且使得第二处理器的多路电源模块到第二处理器的路径阻抗值一致。

由此，本发明提供了一种高性能运算节点板的布局结构，首先以电源完整性规则、组装与冷却规则协同驱动运算节点板的初始布局，再通过信号完整性规则驱动布局结构的细化和优化，从而有效地解决困扰基于大功耗处理器芯片的运算节点板的供电、散热和组装的实现难题。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明实施例的高性能运算节点板的布局结构。

图2示意性地示出了假设运算节点板中的处理器单侧集中供电的情况。

图3示意性地示出了假设运算节点板中的处理器四周分散供电的情况。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图1示意性地示出了根据本发明实施例的高性能运算节点板的布局结构。

具体地说，如图1所示，根据本发明实施例的所述高性能运算节点板上集成了两片处理器（第一处理器A和第二处理器B），第一处理器A和第二处理器B型号一致且互相独立；并且，运算节点板上没有集成其它处理器。

其中，第一处理器A和第二处理器B分别通过多路电源模块以及配套电源控制逻辑芯片进行供电控制，且各自配备了多路存储器（例如，多路双面贴存储器）进行独立的数据存取操作。

而且，多路电源模块以及配套电源控制逻辑芯片仅仅用于为相应的处理器供电。

例如，在图1所示的示例中，第一处理器A通过6路电源模块（例如，多路受控电源模块A11、A12、A13、A14、A15、A16）以及配套电源控制逻辑芯片A0进行供电控制，并且配备了4路双面贴存储器（双面贴存储器阵列，阵列A1、阵列A2、阵列A3、阵列A4）进行独立的数据存取操作。

第二处理器B过6路电源模块（例如，多路受控电源模块B11、B12、B13、B14、B15、B16）以及配套电源控制逻辑芯片B0进行供电控制，并且配备了4路双面贴存储器（双面贴存储器阵列，阵列B1、阵列B2、阵列B3、阵列B4）进行独立的数据存取操作。

而且，第一处理器A和第二处理器B具有公共逻辑电路；例如，第一处理器A和第二处理器B的公共逻辑电路包括：公共电源电路M1、其它逻辑电路M2、存储体电源及控制逻辑电路M3、以及与其它印制板互连的连接器（例如图1所示的第一连接器1和第二连接器2）。

具体地说，公共电源电路M1主要针对其它逻辑电路的内核、接口等进行供电，单芯片功耗不大，多个芯片的累计功耗也不太大（例如，多个芯片的累计功耗20W左右）。

其中，例如，其它逻辑电路M2包括：维护模块、网络模块、时钟模块等。

由此，相对于分别集成单片处理器的两块运算节点板，集成两片处理器的单个运算节点板可以共用一套公共逻辑电路，从而降低了成本、提高了集成度，而且第一处理器A和第二处理器B类似的布局结构导致细化设计较强的可复用性。而且，一块运算节点板仅仅集成两块处理器却没有集成更多处理器的理由是，印制板尺寸过大会导致设计复杂、生产困难，以及成品率降低以及其它可靠性方面的难题，而且一套公共逻辑电路资源未必足以支持更多的处理器应用（也就是说，还需要增加共用逻辑电路资源）。

此外，优选地，如图1所示，第一处理器A和第二处理器B的位置相互错开布局，并且第一处理器A和第二处理器B与任何其它高器件或者热器件也相互错开布局，例如电源模块（热器件）、连接器（高器件）等，从而无论采用何种冷却方式，都能有效避免热点集中和散热受阻。

其中，“错开布局”指的是两个元件无论在水平方向还是在垂直方向的投影都不会重叠。以双处理器的布局为例，常规双处理器布局处于对称、美观等考虑，总会在水平（或垂直）的方向保持投影一致。

高器件指的是，相对处理器芯片，焊接后高度尺寸较大的芯片（例如，处理器高出印制板表面3.7mm，那么高出印制板表面3.7mm的元器件都可以算做是高器件），因为本发明属于印制板布局，所以没有详细描述可能采用的冷却方式，超出处理器高度的元器件都可能影响散热通道的完整性。

热器件指的是，功耗超过5W的元器件；这类器件易于发热，热点过于集中，对散热不利。

具体地说，处理器属于高功耗器件（例如，功耗趋近200W），巨大的电流需求和有限的封装尺寸导致其热密度很大，需要非常强力的供电保障，以及有效的冷却和散热措施。运算节点板的其它功耗来源还包括：存储部件、电源模块和其它逻辑电路。其中，存储部件总功耗较大（例如，>80W），但是单芯片功耗较小（例如，<1W），而且芯片布局比较分散；电源模块进行电源转换时存在损耗发热，单路电源模块损耗略大（例如，8W左右），需要简单的散热措施；其它逻辑电路芯片（维护、网络、时钟等）功耗较小（例如，<3W）分布同样比较分散；因此，这些电路芯片的散热都不是工程实现的难点。

处理器之间以及处理器与其它热器件相互错开布置，主要目的是防止热点的过度集中导致散热困难。处理器与高器件之间相互错开，主要目的是防止运算节点部件组装完毕后，散热通道受到不必要的阻碍，影响到处理器的散热效果。

而且，优选地，第一处理器A的多路受控电源模块A11、A12、A13、A14、A15、A16在第一处理器A四周分散布局，并且尽量靠近处理器供电，降低电流密度、路径阻抗的同时改善处理器位置的电源平衡性，可以有效降低处理器位置的电源压降、路径损耗以及硅片内部噪声。

同样，第二处理器B的多路受控电源模块B11、B12、B13、B14、B15、B16在第二处理器B四周分散布局。

与集中供电相比，四周分散供电能够更有效地利用电源平面的敷铜，分散各个方向的电流密度，有利于处理器区域各封装管脚的电源电压、荷载电流的均匀性，显著降低各路电源模块输出位置到处理器输入位置的电源压降（V=IR，V是印制板供电路径的压降，I是流经供电路径的电流，R是供电路径的阻抗）。电源模块靠近处理器布局并就近供电，能够降低供电路径阻抗，也有利于降低电源模块到处理器的电源压降。

下面将参考图2和图3来具体说明。以第一处理器A为例，假设有四块电源模块A01、A02、A03和A04对其进行供电，其中I1、I2、I3、I4分别表示电源模块A01、A02、A03和A04至第一处理器A的电流大小，R1、R2、R3、R4分别表示电源模块A01、A02、A03和A04至第一处理器A的电阻大小；图2示意性地示出了假设运算节点板中的处理器单侧集中供电的情况；图3示意性地示出了假设运算节点板中的处理器四周分散供电的情况。

如图2所示，单侧集中供电导致处理器芯片供电存在的局部电流热点，即图示处理器下方区域（压差ΔV1所处位置，ΔV1>>ΔV2，ΔV1>>ΔV3，ΔV1>>ΔV4），硅片内部也会因为电源的局部不均衡（该位置电流也远大于其它位置）导致该区域内电源噪声严重，可能导致该区域硅片内部信号或时序紊乱、外部接口信号质量恶化。

如图3所示，四周分散供电导致处理器芯片供电不存在的局部电流热点，即处理器各方向的电流、压差都均匀相等（ΔV1’=ΔV2’=ΔV3’=ΔV4’≈1/4ΔV1），硅片内部各区域内的电源噪声比较均衡，基本不会出现硅片内部信号或时序紊乱、外部接口信号质量恶化的情况。

然而，四周分散非常理想化，因为在很多应用中无法实现完全均匀分布的四周分散布局。例如，相互错开布局以及其它规则导致各路电源模块到处理器供电路径（的远近）存在差异（图3所示的R1、R2、R3、R4，供电路径阻抗并不相等）。

由此，在本发明的另一优选实施例中，优化运算节点板敷铜设计，通过修改供电平面铜箔的厚度、宽度等形状因素（而且，优选地，条件允许的情况下尽可能采用多层厚铜箔），协调各路电源模块到处理器的路径阻抗值的一致性，保证多路电源模块的电源平衡性，以期在处理器电流快速变化的阶段获得相对良好的电源响应。

具体地说，在本发明的优选实施例中，所述运算节点板中的供电平面铜箔被设计成使得第一处理器A的多路受控电源模块A11、A12、A13、A14、A15、A16到第一处理器A的路径阻抗值一致，并且使得第二处理器B的多路受控电源模块B11、B12、B13、B14、B15、B16到第二处理器B的路径阻抗值的一致。

例如，可修改或选择供电平面铜箔的厚度、宽度等形状因素，例如，离处理器近的电源模块可以敷薄的或者窄的铜皮，离处理器远的电源模块可以敷厚的或者宽的铜皮，通过理论计算和仿真模拟等手段指导、验证，可以控制各路电源模块供电路径阻抗一致（修改之后，R1’=R2’=R3’=R4’）。此时，处理器任何相同电源电压、相同馈入电流的条件下，各电源模块的输出电压、输出电流基本一致，有利于电源控制逻辑芯片调整电源输出的平衡特性。

由此，通过上述布局，当处理器发生快速的较大电流变化时，处理器位置电源电压将会形成快速的升高或跌落，电源逻辑控制芯片将会根据处理器和各电源模块位置的电压、电流反馈调节各电源模块的输出，以保证处理器位置电压的稳定。本发明所示布局结构中，分散的电流密度、较小的路径阻抗，以及各路电源模块到处理器路径阻抗值一致性的增强，能够增加各路电源模块的电源平衡性、处理器各区域的电源平衡性，加速电源控制逻辑芯片对处理器位置电压波动的响应与调节。此外，抵近处理器四面分散供电，还有利于减小不必要的供电路径损耗(W=I²R，W是印制板供电路径的损耗，I是流经供电路径的电流，R是供电路径的阻抗)。

由此，本发明上述实施例有利地提供了一种高性能运算节点板的布局结构，首先以电源完整性规则、组装与冷却规则协同驱动运算节点板的初始布局，再通过信号完整性规则驱动布局结构的细化和优化，从而有效地解决困扰基于大功耗处理器芯片的运算节点板的供电、散热和组装的实现难题。

此外，需要说明的是，除非特别指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (4)

1.一种运算节点板，其特征在于，所述运算节点板上集成了第一处理器和第二处理器，第一处理器和第二处理器的型号一致且互相独立；并且，运算节点板上没有集成其它处理器；

其中，第一处理器和第二处理器分别通过多路电源模块以及配套电源控制逻辑芯片进行供电控制，且各自配备了多路存储器进行独立的数据存取操作；

而且，第一处理器和第二处理器具有公共逻辑电路；

其中，第一处理器和第二处理器的位置相互错开布局，并且/或者第一处理器和第二处理器与任何其它高器件相互错开布局，并且/或者第一处理器和第二处理器与任何其它热器件相互错开布局；其中，错开布局指的是两个元件无论在水平方向还是在垂直方向的投影都不会重叠；其中，高器件指的是相对处理器芯片，焊接后高度尺寸较大的芯片；热器件指的是功耗超过5W的元器件；

第一处理器的多路电源模块在第一处理器四周分散布局；第二处理器的多路电源模块在第二处理器四周分散布局；

而且，所述运算节点板中的供电平面铜箔被设计成使得第一处理器的多路电源模块到第一处理器的路径阻抗值一致，并且使得第二处理器的多路电源模块到第二处理器的路径阻抗值一致。

2.根据权利要求1所述的运算节点板，其特征在于，公共逻辑电路包括：公共电源电路、其它逻辑电路、存储体电源及控制逻辑电路、以及与其它印制板互连的连接器；其中，其它逻辑电路包括：维护模块、网络模块、时钟模块。

3.根据权利要求1或2所述的运算节点板，其特征在于，第一处理器的多路电源模块以及第二处理器的多路电源模块为受控电源模块，所述存储器是双面贴存储器。

4.一种运算节点板布局方法，其特征在于包括：

在所述运算节点板上集成并仅仅集成第一处理器和第二处理器，其中使得第一处理器和第二处理器的型号一致且互相独立，其中，第一处理器和第二处理器具有公共逻辑电路；

分别通过多路电源模块以及配套电源控制逻辑芯片对第一处理器和第二处理器进行供电控制；

为第一处理器和第二处理器分别配备多路存储器进行独立的数据存取操作；

其中将第一处理器和第二处理器的位置相互错开布局，并且将第一处理器和第二处理器与任何其它高器件相互错开布局，并且/或者第一处理器和第二处理器与任何其它热器件相互错开布局；其中，错开布局指的是两个元件无论在水平方向还是在垂直方向的投影都不会重叠；其中，高器件指的是相对处理器芯片，焊接后高度尺寸较大的芯片；热器件指的是功耗超过5W的元器件；

将第一处理器的多路电源模块在第一处理器四周分散布局，并且将第二处理器的多路电源模块在第二处理器四周分散布局；

通过设置所述运算节点板中的供电平面铜箔的厚度、宽度来使得第一处理器的多路电源模块到第一处理器的路径阻抗值一致，并且使得第二处理器的多路电源模块到第二处理器的路径阻抗值一致。