JPH0512233A - 複数スカラユニツトによるベクトルユニツト使用権切換え制御方式 - Google Patents
複数スカラユニツトによるベクトルユニツト使用権切換え制御方式Info
- Publication number
- JPH0512233A JPH0512233A JP16553391A JP16553391A JPH0512233A JP H0512233 A JPH0512233 A JP H0512233A JP 16553391 A JP16553391 A JP 16553391A JP 16553391 A JP16553391 A JP 16553391A JP H0512233 A JPH0512233 A JP H0512233A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- unit
- scalar
- machine check
- vector instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 複数スカラユニットのベクトルユニット使用
権切換え制御方式に関し、マシンチェック処理の時間の
短縮および効率化をはかることを目的とする。 【構成】 ベクトルユニット内でマシンチェック発生
時、マシンチェックの原因でないスカラユニットからの
ベクトル命令が、ベクトルユニットに入力しないように
制御するように構成される。
権切換え制御方式に関し、マシンチェック処理の時間の
短縮および効率化をはかることを目的とする。 【構成】 ベクトルユニット内でマシンチェック発生
時、マシンチェックの原因でないスカラユニットからの
ベクトル命令が、ベクトルユニットに入力しないように
制御するように構成される。
Description
【０００１】
【産業上の利用分野】本発明は、複数のスカラユニット
が一つのベクトルユニットを共有する新しい方式のマル
チプロセッサシステムに関し、特に、マシンチェック割
り込み発生時における、複数のスカラユニットのベクト
ルユニット使用権の切り換えを制御するための制御方式
に関する。
が一つのベクトルユニットを共有する新しい方式のマル
チプロセッサシステムに関し、特に、マシンチェック割
り込み発生時における、複数のスカラユニットのベクト
ルユニット使用権の切り換えを制御するための制御方式
に関する。
【０００２】
【従来の技術】最近、コンピュータシステムの発達によ
り、複数のスカラユニットが一つのベクトルユニットを
共有する新しい方式のマルチプロセッサシステムが開発
されている。このマルチプロセッサシステムにおいて、
スカラユニットはスカラ命令を処理してベクトル命令を
発信し、ベクトルユニットはそのベクトル命令を処理す
る。
り、複数のスカラユニットが一つのベクトルユニットを
共有する新しい方式のマルチプロセッサシステムが開発
されている。このマルチプロセッサシステムにおいて、
スカラユニットはスカラ命令を処理してベクトル命令を
発信し、ベクトルユニットはそのベクトル命令を処理す
る。
【０００３】従来のマルチプロセッサシステムにおい
て、複数のスカラユニットによって共有されるベクトル
ユニット内で、あるスカラユニットが発信したベクトル
命令が原因でマシンチェック割り込み（以下マシンチェ
ックという）が発生した場合、ベクトルユニット内での
マシンチェック処理の対象となる部分の切り分けができ
ないため、マシンチェックの発生が全てのスカラユニッ
トに報告され、全てのスカラユニットに関する部分がマ
シンチェック処理の対象となる。
て、複数のスカラユニットによって共有されるベクトル
ユニット内で、あるスカラユニットが発信したベクトル
命令が原因でマシンチェック割り込み（以下マシンチェ
ックという）が発生した場合、ベクトルユニット内での
マシンチェック処理の対象となる部分の切り分けができ
ないため、マシンチェックの発生が全てのスカラユニッ
トに報告され、全てのスカラユニットに関する部分がマ
シンチェック処理の対象となる。
【０００４】従って、マシンチェックの原因でないスカ
ラユニットもマシンチェック処理の対象となってしま
い、その結果マシンチェック処理の対象範囲が不必要に
拡大し、システムの効率を低下させるという問題が生じ
ていた。しかし、このような問題に対するマシンチェッ
ク処理の制御方式は確立されていなかった。
ラユニットもマシンチェック処理の対象となってしま
い、その結果マシンチェック処理の対象範囲が不必要に
拡大し、システムの効率を低下させるという問題が生じ
ていた。しかし、このような問題に対するマシンチェッ
ク処理の制御方式は確立されていなかった。
【０００５】
【発明が解決しようとする課題】本発明は、複数のスカ
ラユニットが一つのベクトルユニットを共有する新しい
方式のマルチプロセッサシステムのマシンチェック処理
の制御方式を確立するため、各スカラユニットのベクト
ルユニットの使用権を効率的に制御する制御方式を提供
することを目的とする。
ラユニットが一つのベクトルユニットを共有する新しい
方式のマルチプロセッサシステムのマシンチェック処理
の制御方式を確立するため、各スカラユニットのベクト
ルユニットの使用権を効率的に制御する制御方式を提供
することを目的とする。
【０００６】
【課題を解決するための手段】本発明による複数スカラ
ユニットによるベクトルユニット使用権切換え制御方式
は、スカラ命令を処理する複数のスカラユニットと、複
数のスカラユニットから発信されたベクトル命令を処理
するスカラユニット共有のベクトルユニットとを有する
マルチプロセッサシステムにおいて、複数のスカラユニ
ットから送られるベクトル命令を選択するベクトルユニ
ット使用権切換え制御回路と、ベクトルユニット使用権
切換え制御回路によって選択されたベクトル命令を処理
するベクトル命令処理部と、スカラユニットの各々に関
するマシンチェック発生時の各処理を制御するマシンチ
ェック制御回路とを備え、マシンチェック制御回路は、
複数のスカラユニットの一つに関するマシンチェックが
発生したことを認識した時、マシンチェックに関係のな
いその他のスカラユニットからのベクトル命令がベクト
ル命令処理部に入力されないように、ベクトルユニット
使用権切換え制御回路を制御するように構成される。
ユニットによるベクトルユニット使用権切換え制御方式
は、スカラ命令を処理する複数のスカラユニットと、複
数のスカラユニットから発信されたベクトル命令を処理
するスカラユニット共有のベクトルユニットとを有する
マルチプロセッサシステムにおいて、複数のスカラユニ
ットから送られるベクトル命令を選択するベクトルユニ
ット使用権切換え制御回路と、ベクトルユニット使用権
切換え制御回路によって選択されたベクトル命令を処理
するベクトル命令処理部と、スカラユニットの各々に関
するマシンチェック発生時の各処理を制御するマシンチ
ェック制御回路とを備え、マシンチェック制御回路は、
複数のスカラユニットの一つに関するマシンチェックが
発生したことを認識した時、マシンチェックに関係のな
いその他のスカラユニットからのベクトル命令がベクト
ル命令処理部に入力されないように、ベクトルユニット
使用権切換え制御回路を制御するように構成される。
【０００７】
【作用】上記構成により、複数のスカラユニットは、そ
れぞれ、スカラ命令を処理してベクトル命令をスカラユ
ニット共有のベクトルユニットへ出力している。ベクト
ル命令はベクトル命令処理部で処理される。複数のスカ
ラユニットの出力は、ベクトルユニット使用権切換え制
御回路へ入力され、ここで選択されたベクトル命令がベ
クトル命令処理部へ送られる。
れぞれ、スカラ命令を処理してベクトル命令をスカラユ
ニット共有のベクトルユニットへ出力している。ベクト
ル命令はベクトル命令処理部で処理される。複数のスカ
ラユニットの出力は、ベクトルユニット使用権切換え制
御回路へ入力され、ここで選択されたベクトル命令がベ
クトル命令処理部へ送られる。
【０００８】ベクトルユニット使用権切換え制御回路の
上記選択動作は、マシンチェック制御回路によって制御
される。すなわち、マシンチェック制御回路は、複数の
スカラユニットの内の一つに関するマシンチェック発生
を認識したときに、このマシンチェックに関係のない他
のスカラユニットとベクトル命令処理部との間を切断
し、ベクトル命令がベクトル命令処理部に入力しないよ
うに制御する。その結果、マシンチェック処理の対象範
囲が、そのマシンチェックに関係する部分のみに限定さ
れる。
上記選択動作は、マシンチェック制御回路によって制御
される。すなわち、マシンチェック制御回路は、複数の
スカラユニットの内の一つに関するマシンチェック発生
を認識したときに、このマシンチェックに関係のない他
のスカラユニットとベクトル命令処理部との間を切断
し、ベクトル命令がベクトル命令処理部に入力しないよ
うに制御する。その結果、マシンチェック処理の対象範
囲が、そのマシンチェックに関係する部分のみに限定さ
れる。
【０００９】
【実施例】以下、本発明の実施例について、図面を参照
して詳細に説明する。図１は、本発明の基本構成を示
す。図１において、１および２は、それぞれ独立にベク
トル命令を発信するスカラユニットであり、３は、スカ
ラユニット１および２から発信されたベクトル命令を処
理するベクトルユニットである。
して詳細に説明する。図１は、本発明の基本構成を示
す。図１において、１および２は、それぞれ独立にベク
トル命令を発信するスカラユニットであり、３は、スカ
ラユニット１および２から発信されたベクトル命令を処
理するベクトルユニットである。
【００１０】ベクトルユニット３は、スカラユニット１
および２からベクトル命令を取り出すベクトル命令フエ
ッチ部４および５と、スカラユニット１および２に共有
され実際にベクトル命令を処理するベクトル命令処理部
６と、スカラユニット１および２から送られるベクトル
命令を選択し、ベクトル命令処理部６へ送出するベクト
ルユニット使用権切換え制御回路７と、スカラユニット
１および２のマシンチェック発生時の処理をそれぞれ制
御するマシンチェック制御回路８および９とを有する。
および２からベクトル命令を取り出すベクトル命令フエ
ッチ部４および５と、スカラユニット１および２に共有
され実際にベクトル命令を処理するベクトル命令処理部
６と、スカラユニット１および２から送られるベクトル
命令を選択し、ベクトル命令処理部６へ送出するベクト
ルユニット使用権切換え制御回路７と、スカラユニット
１および２のマシンチェック発生時の処理をそれぞれ制
御するマシンチェック制御回路８および９とを有する。
【００１１】マシンチェック制御回路８は、スカラユニ
ット１、ベクトル命令フエッチ部４、ベクトル命令処理
部６、およびベクトルユニット使用権切換え制御回路７
と、制御信号を伝送するための制御線によって接続され
る。マシンチェック制御回路９は、スカラユニット２、
ベクトル命令フエッチ部５、ベクトル命令処理部６、お
よびベクトルユニット使用権切換え制御回路７と、それ
ぞれ、制御信号を伝送するための制御線によって接続さ
れる。
ット１、ベクトル命令フエッチ部４、ベクトル命令処理
部６、およびベクトルユニット使用権切換え制御回路７
と、制御信号を伝送するための制御線によって接続され
る。マシンチェック制御回路９は、スカラユニット２、
ベクトル命令フエッチ部５、ベクトル命令処理部６、お
よびベクトルユニット使用権切換え制御回路７と、それ
ぞれ、制御信号を伝送するための制御線によって接続さ
れる。
【００１２】ベクトルユニット３は、マシンチェックの
原因となる障害が起きた場合、それがどちらのスカラユ
ニットからの命令によるものかを認識し、マシンチェッ
クを起こさせる原因となった命令を発信したスカラユニ
ットへマシンチェックが起こったことを報告する。
原因となる障害が起きた場合、それがどちらのスカラユ
ニットからの命令によるものかを認識し、マシンチェッ
クを起こさせる原因となった命令を発信したスカラユニ
ットへマシンチェックが起こったことを報告する。
【００１３】一方、ベクトルユニット３はマシンチェッ
クの原因でないスカラユニットについては、そのスカラ
ユニットと命令処理部６との間の接続を、ベクトルユニ
ット使用権切換え制御回路７により強制的に切断するこ
とにより、そのスカラユニットのベクトルユニット使用
権を取り上げ、マシンチェック制御回路によるマシンチ
ェック処理が終了するまで、そのスカラユニットからの
ベクトル命令がベクトル命令処理部６に入力しないよう
に制御する。
クの原因でないスカラユニットについては、そのスカラ
ユニットと命令処理部６との間の接続を、ベクトルユニ
ット使用権切換え制御回路７により強制的に切断するこ
とにより、そのスカラユニットのベクトルユニット使用
権を取り上げ、マシンチェック制御回路によるマシンチ
ェック処理が終了するまで、そのスカラユニットからの
ベクトル命令がベクトル命令処理部６に入力しないよう
に制御する。
【００１４】以下、図１の回路の動作について説明す
る。上述のように、ベクトル命令処理部６に、片方のス
カラユニットの命令しか存在しない場合に、ベクトルユ
ニット３内でマシンチェックが起こった時は、直ちにマ
シンチェックの原因でない方のスカラユニットのベクト
ル命令処理部６の使用権を、ベクトルユニット使用権切
換え制御回路７によりオフにすることにより、ベクトル
命令処理部６内には両スカラユニットの命令は混在しな
い。
る。上述のように、ベクトル命令処理部６に、片方のス
カラユニットの命令しか存在しない場合に、ベクトルユ
ニット３内でマシンチェックが起こった時は、直ちにマ
シンチェックの原因でない方のスカラユニットのベクト
ル命令処理部６の使用権を、ベクトルユニット使用権切
換え制御回路７によりオフにすることにより、ベクトル
命令処理部６内には両スカラユニットの命令は混在しな
い。
【００１５】従って、マシンチェックの報告は、マシン
チェックを起こした原因となる命令を発信したスカラユ
ニットへのみ行われ、マシンチェック処理もそのスカラ
ユニットに関する部分だけが対象となるから必要最小限
の範囲ですむ。
チェックを起こした原因となる命令を発信したスカラユ
ニットへのみ行われ、マシンチェック処理もそのスカラ
ユニットに関する部分だけが対象となるから必要最小限
の範囲ですむ。
【００１６】マシンチェックを起こした原因となる命令
を発信したスカラユニットのマシンチェック処理が終了
すると、マシンチェックの原因でない方のスカラユニッ
トとベクトル命令処理部６とが、ベクトルユニット使用
権切換え制御回路７により接続され、そのスカラユニッ
トのベクトル命令処理部６の使用権が復活し、処理が再
開される。
を発信したスカラユニットのマシンチェック処理が終了
すると、マシンチェックの原因でない方のスカラユニッ
トとベクトル命令処理部６とが、ベクトルユニット使用
権切換え制御回路７により接続され、そのスカラユニッ
トのベクトル命令処理部６の使用権が復活し、処理が再
開される。
【００１７】つぎに、マシンチェックが起った場所とタ
イミングによる対応するベクトルユニット処理部６の使
用権の制御について説明する。ベクトルユニット３の中
の何処かでマシンチェックが起きた場合、ただちにマシ
ンチェックが起こったことをスカラユニットに報告し、
ベクトルユニット３のクロックを止めリセット処理を行
う。この時、マシンチェックの発生箇所とタイミングに
よって、スカラユニット１および２の何れにマシンチェ
ックが起ったことを報告するか、また、ベクトルユニッ
ト３内のどの回路のクロックを止めリセット処理を行う
かが異なる。
イミングによる対応するベクトルユニット処理部６の使
用権の制御について説明する。ベクトルユニット３の中
の何処かでマシンチェックが起きた場合、ただちにマシ
ンチェックが起こったことをスカラユニットに報告し、
ベクトルユニット３のクロックを止めリセット処理を行
う。この時、マシンチェックの発生箇所とタイミングに
よって、スカラユニット１および２の何れにマシンチェ
ックが起ったことを報告するか、また、ベクトルユニッ
ト３内のどの回路のクロックを止めリセット処理を行う
かが異なる。
【００１８】マシンチェックの発生箇所としては、ベク
トル命令フエッチ部４および５、ならびにベクトル命令
処理部６があり、また、タイミングとしては、ある時点
でのベクトル命令処理部６の使用状況、つまり、どのス
カラユニットがベクトル命令処理部６を使用中であるか
である。表１はマシンチェックの発生回路とタイミング
の組合わせによる８つのケースを示す。
トル命令フエッチ部４および５、ならびにベクトル命令
処理部６があり、また、タイミングとしては、ある時点
でのベクトル命令処理部６の使用状況、つまり、どのス
カラユニットがベクトル命令処理部６を使用中であるか
である。表１はマシンチェックの発生回路とタイミング
の組合わせによる８つのケースを示す。
【００１９】
【表１】
【００２０】表１において、タイミング欄のＶＵ−Ｉ
ＢＵＳＹ ＳＵ０は、スカラユニット１（ＳＵ０で表わ
される）がベクトル命令処理部６（ＶＵ−Ｉで表わされ
る）を使用中であるタイミングを表わし、ＶＵ−Ｉ Ｂ
ＵＳＹ ＳＵ１は、スカラ−ユニット５（ＳＵ１で表わ
される）がベクトル命令処理部６を使用中であるタイミ
ングを表わす。また、ＶＵ−Ｆ０およびＶＵ−Ｆ１は、
それぞれ、ベクトル命令フエッチ部４および５を表わ
し、Ｏは該当有り、Ｘは該当無し、ＯＦＦはＵＶ−Ｉの
使用権無し、空白は無関係をそれぞれ示す。
ＢＵＳＹ ＳＵ０は、スカラユニット１（ＳＵ０で表わ
される）がベクトル命令処理部６（ＶＵ−Ｉで表わされ
る）を使用中であるタイミングを表わし、ＶＵ−Ｉ Ｂ
ＵＳＹ ＳＵ１は、スカラ−ユニット５（ＳＵ１で表わ
される）がベクトル命令処理部６を使用中であるタイミ
ングを表わす。また、ＶＵ−Ｆ０およびＶＵ−Ｆ１は、
それぞれ、ベクトル命令フエッチ部４および５を表わ
し、Ｏは該当有り、Ｘは該当無し、ＯＦＦはＵＶ−Ｉの
使用権無し、空白は無関係をそれぞれ示す。
【００２１】の場合。 スカラユニット２がベクトル命令処理部６を使用中、ベ
クトル命令フエッチ部４にマシンチェックが発生した場
合には、スカラユニット２の命令のベクトル命令処理部
６での処理は保障されなくなるので、ベクトル命令フエ
ッチ部４および５、ならびに、ベクトル命令処理部６に
おいて、クロックが止められ、リセットが行われる。
クトル命令フエッチ部４にマシンチェックが発生した場
合には、スカラユニット２の命令のベクトル命令処理部
６での処理は保障されなくなるので、ベクトル命令フエ
ッチ部４および５、ならびに、ベクトル命令処理部６に
おいて、クロックが止められ、リセットが行われる。
【００２２】の場合。 スカラユニット２はベクトル命令処理部６を使用中でな
いので、ベクトル命令処理部６を停止してもスカラユニ
ット２には影響しない。このため、ベクトル命令フエッ
チ部５は、マシンチェック処理の対象外となる。また、
スカラユニット２のベクトル命令処理部６の使用権は無
くなる。
いので、ベクトル命令処理部６を停止してもスカラユニ
ット２には影響しない。このため、ベクトル命令フエッ
チ部５は、マシンチェック処理の対象外となる。また、
スカラユニット２のベクトル命令処理部６の使用権は無
くなる。
【００２３】の場合。 このケースは、１のケースのスカラユニット１と２を逆
にしたものである。スカラユニット１がベクトル命令処
理部６を使用中、ベクトル命令フエッチ部５にマシンチ
ェックが発生した場合には、スカラユニット１の命令の
ベクトル命令処理部６での処理は保障されなくなるの
で、ベクトル命令フエッチ部４および５、ならびにベク
トル命令処理部６において、クロックが止められ、リセ
ットが行われる。
にしたものである。スカラユニット１がベクトル命令処
理部６を使用中、ベクトル命令フエッチ部５にマシンチ
ェックが発生した場合には、スカラユニット１の命令の
ベクトル命令処理部６での処理は保障されなくなるの
で、ベクトル命令フエッチ部４および５、ならびにベク
トル命令処理部６において、クロックが止められ、リセ
ットが行われる。
【００２４】の場合。 このケースは、２のケースのスカラユニット１と２を逆
にしたものである。スカラユニット１はベクトル命令処
理部６を使用中でないので、ベクトル命令処理部６を停
止してもスカラユニット１には影響しない。このため、
ベクトル命令フエッチ部４は、マシンチェック処理の対
象外となる。また、スカラユニット１のベクトル命令処
理部６の使用権は無くなる。
にしたものである。スカラユニット１はベクトル命令処
理部６を使用中でないので、ベクトル命令処理部６を停
止してもスカラユニット１には影響しない。このため、
ベクトル命令フエッチ部４は、マシンチェック処理の対
象外となる。また、スカラユニット１のベクトル命令処
理部６の使用権は無くなる。
【００２５】の場合。 スカラユニット１および２がベクトル命令処理部６を使
用中のとき、ベクトル命令処理部６にマシンチェックが
発生した場合には、ケースおよびと同様に各スカラ
ユニットからの命令のベクトル命令処理部６での処理は
保障されなくなるので、ベクトル命令フエッチ部４およ
び５、ならびに、ベクトル命令処理部６のクロックが止
められ、リセットが行われる。
用中のとき、ベクトル命令処理部６にマシンチェックが
発生した場合には、ケースおよびと同様に各スカラ
ユニットからの命令のベクトル命令処理部６での処理は
保障されなくなるので、ベクトル命令フエッチ部４およ
び５、ならびに、ベクトル命令処理部６のクロックが止
められ、リセットが行われる。
【００２６】の場合。 スカラユニット１がベクトル命令処理部６を使用中であ
り、かつ、スカラユニット２がベクトル命令処理部６を
使用中でない場合、ケース２と同様である。
り、かつ、スカラユニット２がベクトル命令処理部６を
使用中でない場合、ケース２と同様である。
【００２７】の場合。 スカラユニット２がベクトル命令処理部６を使用中であ
り、かつ、スカラユニット１がベクトル命令処理部６を
使用中でない場合、ケース４と同様である。
り、かつ、スカラユニット１がベクトル命令処理部６を
使用中でない場合、ケース４と同様である。
【００２８】の場合。 スカラユニット１、２共にベクトル命令処理部６を使用
していないにもかかわらず、ベクトル命令処理部６でマ
シンチェックが発生したので、どちらのスカラユニット
か切り分けできない。このため安全のためすべての回路
のクロックを止めリセットを行う。
していないにもかかわらず、ベクトル命令処理部６でマ
シンチェックが発生したので、どちらのスカラユニット
か切り分けできない。このため安全のためすべての回路
のクロックを止めリセットを行う。
【００２９】図２は、本発明の実施例を示す。図２にお
いて、図１と同じ参照番号は同じものを示す。以下の説
明において、スカラユニット１および２は、それぞれＳ
Ｕ０およびＳＵ１、ベクトルユニット３はＶＵ、ベクト
ル命令フエッチ部４および５は、それぞれ、ＶＵ−Ｆ０
およびＶＵ−Ｆ１、ベクトルユニット使用権切り換え制
御回路７はＶＵ−Ｓ、ベクトル命令処理部６はＶＵ−
Ｉ、ベクトル命令フエッチ部８および９は、それぞれ、
ＶＵ−Ｃ０およびＶＵ−Ｃ１と略称する。
いて、図１と同じ参照番号は同じものを示す。以下の説
明において、スカラユニット１および２は、それぞれＳ
Ｕ０およびＳＵ１、ベクトルユニット３はＶＵ、ベクト
ル命令フエッチ部４および５は、それぞれ、ＶＵ−Ｆ０
およびＶＵ−Ｆ１、ベクトルユニット使用権切り換え制
御回路７はＶＵ−Ｓ、ベクトル命令処理部６はＶＵ−
Ｉ、ベクトル命令フエッチ部８および９は、それぞれ、
ＶＵ−Ｃ０およびＶＵ−Ｃ１と略称する。
【００３０】ＳＵ０およびＳＵ１は、ベクトル命令を送
るためのデータバス１ａおよび２ａによって、ＶＵ−Ｆ
０およびＶＵ−Ｆ１の各ベクトル命令入力端子とそれぞ
れ接続される。
るためのデータバス１ａおよび２ａによって、ＶＵ−Ｆ
０およびＶＵ−Ｆ１の各ベクトル命令入力端子とそれぞ
れ接続される。
【００３１】ＶＵ−Ｆ０およびＶＵ−Ｆ１の各ベクトル
命令出力端子は、それぞれ、データバス４ａおよび５ａ
によって、ＶＵ−Ｓの２つの入力端子と接続される。Ｖ
Ｕ−Ｓの出力端子は、データバス７ａによって、ＶＵ−
Ｉのベクトル命令入力端子と接続される。上記の接続に
より、ＶＵ−Ｓの選択動作によって、ＳＵ−０およびＳ
Ｕ１からＶＵ−Ｉへベクトル命令が送られる。
命令出力端子は、それぞれ、データバス４ａおよび５ａ
によって、ＶＵ−Ｓの２つの入力端子と接続される。Ｖ
Ｕ−Ｓの出力端子は、データバス７ａによって、ＶＵ−
Ｉのベクトル命令入力端子と接続される。上記の接続に
より、ＶＵ−Ｓの選択動作によって、ＳＵ−０およびＳ
Ｕ１からＶＵ−Ｉへベクトル命令が送られる。
【００３２】各回路間は、下記のように、各種の制御線
によって接続される。ＶＵ−Ｉは、ＶＵ−Ｃ０およびＶ
Ｕ−Ｃ１に対して、それぞれ、制御線６ａおよび６ｄを
通じて、ＳＵ−０がＶＵ−Ｉを使用中であることを示す
制御信号ＶＵ−ＩＢＵＳＹ ＳＵ０を送る。
によって接続される。ＶＵ−Ｉは、ＶＵ−Ｃ０およびＶ
Ｕ−Ｃ１に対して、それぞれ、制御線６ａおよび６ｄを
通じて、ＳＵ−０がＶＵ−Ｉを使用中であることを示す
制御信号ＶＵ−ＩＢＵＳＹ ＳＵ０を送る。
【００３３】また、ＶＵ−Ｉは、ＶＵ−Ｃ０およびＶＵ
−Ｃ１に対して、それぞれ、制御線６ｂおよび６ｅを通
じて、ＳＵ−１がＶＵ−Ｉを使用中であることを示す制
御信号ＶＵ−Ｉ ＢＵＳＹ ＳＵ１を送る。また、ＶＵ
−Ｉは、ＶＵ−Ｃ０およびＶＵ−Ｃ１に対して、それぞ
れ、制御線６ｃおよび６ｆを通じて、ＶＵ−Ｉにマシン
チェックが発生したことを示す制御信号ＭＣＨ−ＶＵ−
Ｉを送る。
−Ｃ１に対して、それぞれ、制御線６ｂおよび６ｅを通
じて、ＳＵ−１がＶＵ−Ｉを使用中であることを示す制
御信号ＶＵ−Ｉ ＢＵＳＹ ＳＵ１を送る。また、ＶＵ
−Ｉは、ＶＵ−Ｃ０およびＶＵ−Ｃ１に対して、それぞ
れ、制御線６ｃおよび６ｆを通じて、ＶＵ−Ｉにマシン
チェックが発生したことを示す制御信号ＭＣＨ−ＶＵ−
Ｉを送る。
【００３４】ＶＵ−Ｆ０は、ＶＵ−Ｃ０に対して、制御
線４ｂを通じて、ＶＵ−Ｆ０内のマシンチェックの発生
を知らせる制御信号ＭＣＨ−ＶＵ−Ｆ０を送る。ＶＵ−
Ｆ１は、ＶＵ−Ｃ１に対して、制御線５ｂを通じて、Ｖ
Ｕ−Ｆ１内のマシンチェックの発生を知らせる制御信号
ＭＣＨ−ＶＵ−Ｆ１を送る。
線４ｂを通じて、ＶＵ−Ｆ０内のマシンチェックの発生
を知らせる制御信号ＭＣＨ−ＶＵ−Ｆ０を送る。ＶＵ−
Ｆ１は、ＶＵ−Ｃ１に対して、制御線５ｂを通じて、Ｖ
Ｕ−Ｆ１内のマシンチェックの発生を知らせる制御信号
ＭＣＨ−ＶＵ−Ｆ１を送る。
【００３５】ＶＵ−Ｃ０はＳＵ−０に対して制御線８ａ
を通じ、ＶＵ−Ｃ１はＳＵ−１に対して制御線９ａを通
じ、それぞれ、ＶＵ内のマシンチェック発生を知らせる
制御信号ＶＵ ＰＤを送る。ＶＵ−Ｃ０は、ＶＵ−Ｆ０
に対して制御線８ｂを通じ、ＶＵ−Ｆ０のクロックを止
め、リセットするように命ずる制御信号ＳＴＯＰ／ＲＥ
ＳＥＴ ＶＵ−Ｆ０を送る。
を通じ、ＶＵ−Ｃ１はＳＵ−１に対して制御線９ａを通
じ、それぞれ、ＶＵ内のマシンチェック発生を知らせる
制御信号ＶＵ ＰＤを送る。ＶＵ−Ｃ０は、ＶＵ−Ｆ０
に対して制御線８ｂを通じ、ＶＵ−Ｆ０のクロックを止
め、リセットするように命ずる制御信号ＳＴＯＰ／ＲＥ
ＳＥＴ ＶＵ−Ｆ０を送る。
【００３６】また、ＶＵ−Ｃ０は、制御線８ｃを通じ、
ＶＵ−ＳおよびＶＵ−Ｃ１に対して、データバス５ａを
強制的にオフにする制御信号ＦＯＲＣＥ ＳＥＬＳＵ１
ＯＦＦを送る。
ＶＵ−ＳおよびＶＵ−Ｃ１に対して、データバス５ａを
強制的にオフにする制御信号ＦＯＲＣＥ ＳＥＬＳＵ１
ＯＦＦを送る。
【００３７】ＶＵ−Ｃ１は、ＶＵ−Ｆ１に対して制御線
９ｂを通じ、ＶＵ−Ｆ１のクロックを止め、リセットす
るように命ずる制御信号ＳＴＯＰ／ＲＥＳＥＴ ＶＵ−
Ｆ１を送る。また、ＶＵ−Ｃ１は、制御線９ｃを通じ、
ＶＵ−Ｓに対して、データバス４ａを強制的にオフにす
る制御信号ＦＯＲＣＥ ＳＥＬ ＳＵ０およびＶＵ−Ｃ
０ ＯＦＦを送る。
９ｂを通じ、ＶＵ−Ｆ１のクロックを止め、リセットす
るように命ずる制御信号ＳＴＯＰ／ＲＥＳＥＴ ＶＵ−
Ｆ１を送る。また、ＶＵ−Ｃ１は、制御線９ｃを通じ、
ＶＵ−Ｓに対して、データバス４ａを強制的にオフにす
る制御信号ＦＯＲＣＥ ＳＥＬ ＳＵ０およびＶＵ−Ｃ
０ ＯＦＦを送る。
【００３８】ＶＵ−Ｃ０およびＶＵ−Ｃ１は、ＶＵ−Ｉ
に対して、制御線８ｄおよび９ｄを通じてＶＵ−Ｉのク
ロックを止め、リセットするように命ずる制御信号ＳＴ
ＯＰ／ＲＥＳＥＴ ＶＵ−Ｉを送る。
に対して、制御線８ｄおよび９ｄを通じてＶＵ−Ｉのク
ロックを止め、リセットするように命ずる制御信号ＳＴ
ＯＰ／ＲＥＳＥＴ ＶＵ−Ｉを送る。
【００３９】以下、図２の回路の動作について、本発明
が最も効果を発揮する例として、表１のの場合につい
て説明する。ＶＵ−Ｆ０でマシンチェックが起きると、
ＶＵ−Ｆ０は、ＶＵ−Ｃ０に対して、制御線４ｂを通じ
て、ＶＵ−Ｆ０内のマシンチェックの発生を知らせる制
御信号ＭＣＨ−ＶＵ−Ｆ０を送る。
が最も効果を発揮する例として、表１のの場合につい
て説明する。ＶＵ−Ｆ０でマシンチェックが起きると、
ＶＵ−Ｆ０は、ＶＵ−Ｃ０に対して、制御線４ｂを通じ
て、ＶＵ−Ｆ０内のマシンチェックの発生を知らせる制
御信号ＭＣＨ−ＶＵ−Ｆ０を送る。
【００４０】ＶＵ−Ｆ０はＳＵ０によってのみ使用され
ているから、ＶＵ−Ｃ０は、ＳＵ０からＶＵへ発信され
たベクトル命令がマシンチェックの原因であることを認
識し、ＳＵ０へマシンチェックが起ったことを報告する
ための制御信号ＶＵ−Ｐ０を送る。また、ＶＵ−Ｃ０
は、ＶＵ−Ｉ、ＢＵＳＹ、ＳＵ０信号およびＶＵ−Ｉ、
ＢＵＳＹ、ＳＵ１信号により、ＶＵ−Ｉの使用状況を認
識し、ＳＵ１へ報告するかどうかを判断する。
ているから、ＶＵ−Ｃ０は、ＳＵ０からＶＵへ発信され
たベクトル命令がマシンチェックの原因であることを認
識し、ＳＵ０へマシンチェックが起ったことを報告する
ための制御信号ＶＵ−Ｐ０を送る。また、ＶＵ−Ｃ０
は、ＶＵ−Ｉ、ＢＵＳＹ、ＳＵ０信号およびＶＵ−Ｉ、
ＢＵＳＹ、ＳＵ１信号により、ＶＵ−Ｉの使用状況を認
識し、ＳＵ１へ報告するかどうかを判断する。
【００４１】この場合、ＶＵ−Ｉ ＢＵＳＹ ＳＵ０の
みオンで、ＶＵ−Ｉ ＢＵＳＹ ＳＵ１はオフで、ＶＵ
−ＩはＳＵ０から発信されたベクトル命令のみを実行し
ている状態である。従って、ＳＵ０のマシンチェック処
理のためにＶＵ−Ｉがリセットされても、ＳＵ１には何
の影響も与えないので、ＳＵ１としてはＳＵ０でマシン
チェックが起ったことを認識する必要はない。従って、
ＳＵ１への報告は行われない。
みオンで、ＶＵ−Ｉ ＢＵＳＹ ＳＵ１はオフで、ＶＵ
−ＩはＳＵ０から発信されたベクトル命令のみを実行し
ている状態である。従って、ＳＵ０のマシンチェック処
理のためにＶＵ−Ｉがリセットされても、ＳＵ１には何
の影響も与えないので、ＳＵ１としてはＳＵ０でマシン
チェックが起ったことを認識する必要はない。従って、
ＳＵ１への報告は行われない。
【００４２】また、ＶＵ−Ｃ０は、ＶＵ−Ｆ０とＶＵ−
Ｉをマシンチェック処理の対象として、ＶＵ−Ｆ０へＳ
ＴＯＰ／ＲＥＳＥＴ ＶＵ−Ｆ０信号を送り、ＶＵ−Ｉ
へＳＴＯＰ／ＲＥＳＥＴ ＶＵ−Ｉ信号を送り、クロッ
クを止め、リセットする。更に、ＶＵ−Ｃ０は、ＦＯＲ
ＣＥ−ＳＥＬ、ＳＵ１−ＯＦＦ信号により、ＶＵ−Ｓを
制御して、ＳＵ１のＶＵ−Ｉの使用権を停止する。これ
により、ＳＵ１から発信されたベクトル命令はその時点
からＶＵ−Ｉへは入らない。
Ｉをマシンチェック処理の対象として、ＶＵ−Ｆ０へＳ
ＴＯＰ／ＲＥＳＥＴ ＶＵ−Ｆ０信号を送り、ＶＵ−Ｉ
へＳＴＯＰ／ＲＥＳＥＴ ＶＵ−Ｉ信号を送り、クロッ
クを止め、リセットする。更に、ＶＵ−Ｃ０は、ＦＯＲ
ＣＥ−ＳＥＬ、ＳＵ１−ＯＦＦ信号により、ＶＵ−Ｓを
制御して、ＳＵ１のＶＵ−Ｉの使用権を停止する。これ
により、ＳＵ１から発信されたベクトル命令はその時点
からＶＵ−Ｉへは入らない。
【００４３】上述のように、マシンチェックの原因でな
いスカラユニットはマシンチェック処理の対象となら
ず、従ってマシンチェック処理が高速化される。図３
は、図２におけるＶＵ−Ｃ０およびＶＵ−Ｃ１の回路の
実施例を示す。
いスカラユニットはマシンチェック処理の対象となら
ず、従ってマシンチェック処理が高速化される。図３
は、図２におけるＶＵ−Ｃ０およびＶＵ−Ｃ１の回路の
実施例を示す。
【００４４】図３の回路は、表１の各ケースの各条件を
満足するように構成される。図３において、制御線６ｏ
を通じて、ＶＵ−ＩからＶＵ−Ｉ ＢＵＳＹ ＳＵ０信
号がＯＲ／ＮＯＲゲート１８に入力する。また、制御線
６ｂを通じてＶＵ−Ｉ ＢＵＳＹ ＳＵ１信号がＯＲ／
ＮＯＲゲート１９に入力する。
満足するように構成される。図３において、制御線６ｏ
を通じて、ＶＵ−ＩからＶＵ−Ｉ ＢＵＳＹ ＳＵ０信
号がＯＲ／ＮＯＲゲート１８に入力する。また、制御線
６ｂを通じてＶＵ−Ｉ ＢＵＳＹ ＳＵ１信号がＯＲ／
ＮＯＲゲート１９に入力する。
【００４５】制御線４ｂを通じて、ＶＵ−Ｆ０からＭＣ
Ｈ ＶＵ−Ｆ０信号がＡＮＤゲート１０および１１の各
一方の入力端子に入力する。ＡＮＤゲート１０の他方の
入力端子には、ＯＲ／ＮＯＲゲート１９のＯＲ出力が入
力する。ＡＮＤゲート１１の他方の入力端子には、ＯＲ
／ＮＯＲゲート１９のＮＯＲ出力が入力する。
Ｈ ＶＵ−Ｆ０信号がＡＮＤゲート１０および１１の各
一方の入力端子に入力する。ＡＮＤゲート１０の他方の
入力端子には、ＯＲ／ＮＯＲゲート１９のＯＲ出力が入
力する。ＡＮＤゲート１１の他方の入力端子には、ＯＲ
／ＮＯＲゲート１９のＮＯＲ出力が入力する。
【００４６】制御線５ｂを通じて、ＶＵ−Ｆ１からＭＣ
Ｈ ＶＵ−Ｆ１信号が、ＡＮＤゲート１２および１３の
各一方の入力端子に入力する。ＡＮＤゲート１２の他方
の入力端子には、ＯＲ／ＮＯＲゲート１８のＯＲ出力が
入力する。ＡＮＤゲート１３の他方の入力端子には、Ｏ
Ｒ／ＮＯＲゲートのＮＯＲ出力が入力する。
Ｈ ＶＵ−Ｆ１信号が、ＡＮＤゲート１２および１３の
各一方の入力端子に入力する。ＡＮＤゲート１２の他方
の入力端子には、ＯＲ／ＮＯＲゲート１８のＯＲ出力が
入力する。ＡＮＤゲート１３の他方の入力端子には、Ｏ
Ｒ／ＮＯＲゲートのＮＯＲ出力が入力する。
【００４７】制御線６ｃを通じて、ＶＵ−ＩからＭＣＨ
ＶＵ−Ｉ信号がＡＮＤゲート１４，１５，１６および
１７の各第１の入力端子に入力する。ＡＮＤゲート１４
および１５の各第２の入力端子には、ＯＲ／ＮＯＲゲー
ト１８のＯＲ出力が入力する。ＡＮＤゲート１６および
１７の各第２の入力端子には、ＯＲ／ＮＯＲゲート１８
のＮＯＲ出力が入力する。ＡＮＤゲート１４，１５およ
び１６の各第３の入力端子には、ＯＲ／ＮＯＲゲート１
９のＯＲ出力が入力する。ＡＮＤゲート１７の第３の入
力端子には、ＯＲ／ＮＯＲゲート１９のＮＯＲ出力が入
力する。
ＶＵ−Ｉ信号がＡＮＤゲート１４，１５，１６および
１７の各第１の入力端子に入力する。ＡＮＤゲート１４
および１５の各第２の入力端子には、ＯＲ／ＮＯＲゲー
ト１８のＯＲ出力が入力する。ＡＮＤゲート１６および
１７の各第２の入力端子には、ＯＲ／ＮＯＲゲート１８
のＮＯＲ出力が入力する。ＡＮＤゲート１４，１５およ
び１６の各第３の入力端子には、ＯＲ／ＮＯＲゲート１
９のＯＲ出力が入力する。ＡＮＤゲート１７の第３の入
力端子には、ＯＲ／ＮＯＲゲート１９のＮＯＲ出力が入
力する。
【００４８】ＯＲゲート２０は、ＡＮＤゲート１０，１
１，１２，１４，１５および１７の各出力の論理和をと
り、ＳＴＯＰ／ＲＥＳＥＴ ＶＵ−Ｆ０信号として、Ｖ
Ｕ−Ｆ０へ出力する。ＯＲゲート２１は、ＡＮＤゲート
１０，１２，１３，１４，１６および１７の各出力の論
理和をとり、ＳＴＯＰ／ＲＥＳＥＴ ＶＵ−Ｆ１信号と
して、ＶＵ−Ｆ１へ出力する。ＯＲゲート２２は、ＡＮ
Ｄゲート１０〜１７の各出力の論理和をとり、ＳＴＯＰ
／ＲＥＳＥＴ ＶＵ−Ｉ信号として、ＶＵ−Ｉへ出力す
る。
１，１２，１４，１５および１７の各出力の論理和をと
り、ＳＴＯＰ／ＲＥＳＥＴ ＶＵ−Ｆ０信号として、Ｖ
Ｕ−Ｆ０へ出力する。ＯＲゲート２１は、ＡＮＤゲート
１０，１２，１３，１４，１６および１７の各出力の論
理和をとり、ＳＴＯＰ／ＲＥＳＥＴ ＶＵ−Ｆ１信号と
して、ＶＵ−Ｆ１へ出力する。ＯＲゲート２２は、ＡＮ
Ｄゲート１０〜１７の各出力の論理和をとり、ＳＴＯＰ
／ＲＥＳＥＴ ＶＵ−Ｉ信号として、ＶＵ−Ｉへ出力す
る。
【００４９】ＯＲゲート２３は、ＡＮＤゲート１３およ
び１６の各出力の論理和をとり、フリップフロップ２５
のセット信号として出力する。ＯＲゲート２４は、ＡＮ
Ｄゲート１１および１５の各出力の論理和をとり、フリ
ップフロップ２６のセット信号として出力する。
び１６の各出力の論理和をとり、フリップフロップ２５
のセット信号として出力する。ＯＲゲート２４は、ＡＮ
Ｄゲート１１および１５の各出力の論理和をとり、フリ
ップフロップ２６のセット信号として出力する。
【００５０】フリップフロップ２５および２６の各リセ
ット信号はＶＵにエラーが発生したときにＶＵ内で作ら
れるＶＵ ＥＲＲＯＲ ＲＥＳＥＴ信号である。フリッ
プフロップ２５の出力は、ＦＯＲＣＥ ＳＥＬ ＳＵ０
ＯＦＦ信号としてＶＵ−Ｓへ送られる。フリップフロ
ップ２６の出力は、ＦＯＲＣＥ−ＳＥＬ−ＳＵ１−ＯＦ
Ｆ信号としてＶＵ−Ｓへ送られる。
ット信号はＶＵにエラーが発生したときにＶＵ内で作ら
れるＶＵ ＥＲＲＯＲ ＲＥＳＥＴ信号である。フリッ
プフロップ２５の出力は、ＦＯＲＣＥ ＳＥＬ ＳＵ０
ＯＦＦ信号としてＶＵ−Ｓへ送られる。フリップフロ
ップ２６の出力は、ＦＯＲＣＥ−ＳＥＬ−ＳＵ１−ＯＦ
Ｆ信号としてＶＵ−Ｓへ送られる。
【００５１】図４は、ＶＵ−Ｓ回路の実施例を示す。図
４において、２７および２８は、それぞれＳＵ０のＶＵ
−Ｉ使用権をセットおよびリセットするための回路であ
る。２９および３０は、それぞれ、ＳＵ１のＶＵ−Ｉ使
用権をセットおよびリセットするための回路である。
４において、２７および２８は、それぞれＳＵ０のＶＵ
−Ｉ使用権をセットおよびリセットするための回路であ
る。２９および３０は、それぞれ、ＳＵ１のＶＵ−Ｉ使
用権をセットおよびリセットするための回路である。
【００５２】ＳＵ０使用権回路３３は、ＳＵ０使用権セ
ット回路２７の出力信号によってセットされるフリップ
フロップである。ＯＲ回路３１は、ＳＵ０使用権リセッ
ト回路２８からの出力、あるいは、ＶＵ−Ｃ０からの制
御信号ＦＯＲＣＥ−ＳＥＬ−ＳＵ０−ＯＦＦがオンのと
き、ＳＵ０使用権回路３３をリセットする。
ット回路２７の出力信号によってセットされるフリップ
フロップである。ＯＲ回路３１は、ＳＵ０使用権リセッ
ト回路２８からの出力、あるいは、ＶＵ−Ｃ０からの制
御信号ＦＯＲＣＥ−ＳＥＬ−ＳＵ０−ＯＦＦがオンのと
き、ＳＵ０使用権回路３３をリセットする。
【００５３】ＳＵ０使用権回路３３の出力が、ＡＮＤゲ
ート３６の一方の入力端子に入力する。ＡＮＤゲート３
６の他方の入力端子には、ＶＵ−Ｆ０からベクトル命令
が入力する。ＡＮＤゲート３６の出力は、ＯＲゲート３
８の一方の入力端子に入力する。
ート３６の一方の入力端子に入力する。ＡＮＤゲート３
６の他方の入力端子には、ＶＵ−Ｆ０からベクトル命令
が入力する。ＡＮＤゲート３６の出力は、ＯＲゲート３
８の一方の入力端子に入力する。
【００５４】ＳＵ１使用権回路３４の出力も、ＳＵ０使
用権回路３３と同様にして得られ、ＡＮＤゲート３７の
一方の入力端子に入力される。ＡＮＤゲート３７の他方
の入力端子には、ＶＵ−Ｆ１からのベクトル命令が入力
する。
用権回路３３と同様にして得られ、ＡＮＤゲート３７の
一方の入力端子に入力される。ＡＮＤゲート３７の他方
の入力端子には、ＶＵ−Ｆ１からのベクトル命令が入力
する。
【００５５】ＡＮＤゲート３６および３７の各出力は、
ＯＲゲート３８で論理和をとられ、ＶＵ−Ｉへ出力され
る。ＡＮＤゲート３６および３７、ならびにＯＲゲート
３８は、ベクトルユニット使用権に従って、ベクトル命
令をＶＵ−Ｉへ通すセレクタ３５を形成する。
ＯＲゲート３８で論理和をとられ、ＶＵ−Ｉへ出力され
る。ＡＮＤゲート３６および３７、ならびにＯＲゲート
３８は、ベクトルユニット使用権に従って、ベクトル命
令をＶＵ−Ｉへ通すセレクタ３５を形成する。
【００５６】上述のように、表１のの場合、ＶＵ−Ｆ
１はマシンチェック処理の対象外となっているが、その
後ＳＵ１からＶＵ−Ｉへベクトル命令が送られると、Ｖ
Ｕ−Ｉ ＢＵＳＹ ＳＵ１となってしまい表１のの場
合と同様のマシンチェック処理が必要となり、の場合
に比較して、処理の対象範囲が広がってしまう。
１はマシンチェック処理の対象外となっているが、その
後ＳＵ１からＶＵ−Ｉへベクトル命令が送られると、Ｖ
Ｕ−Ｉ ＢＵＳＹ ＳＵ１となってしまい表１のの場
合と同様のマシンチェック処理が必要となり、の場合
に比較して、処理の対象範囲が広がってしまう。
【００５７】上記実施例では、の状態でただちにＳＵ
１のＶＵ−Ｉ使用権をオフにすることによりＳＵ１から
のベクトル命令はＶＵ−Ｉへ入れないのでの状態に遷
移することがなく、それ以上マシンチェック処理範囲が
広がる事がない。また、マシンチェック処理対象外の回
路はリセットされないで待たされているだけなので、マ
シンチェック処理が終了しだいただちに処理を再開でき
る。
１のＶＵ−Ｉ使用権をオフにすることによりＳＵ１から
のベクトル命令はＶＵ−Ｉへ入れないのでの状態に遷
移することがなく、それ以上マシンチェック処理範囲が
広がる事がない。また、マシンチェック処理対象外の回
路はリセットされないで待たされているだけなので、マ
シンチェック処理が終了しだいただちに処理を再開でき
る。
【００５８】
【発明の効果】以上説明した様に、本発明によればマシ
ンチェックが起った時にスカラユニットが共有する部分
の使用権をオフにする事により、マシンチェック処理の
対象範囲を必要最小限にとどめることが可能となり、マ
シンチェック処理の効率化に寄与する。
ンチェックが起った時にスカラユニットが共有する部分
の使用権をオフにする事により、マシンチェック処理の
対象範囲を必要最小限にとどめることが可能となり、マ
シンチェック処理の効率化に寄与する。
【図１】本発明の基本構成を示す図である。
【図２】本発明の実施例を示す図である。
【図３】図２のＶＵ−Ｃ０、Ｃ１の実施例を示す図であ
る。
る。
【図４】図２のＶＵ−Ｓの実施例を示す図である。
１ スカラユニット（ＳＵ０） ２ スカラユニット（ＳＵ１） ３ ベクトルユニット（ＶＵ） ４ ベクトル命令フエッチ部（ＶＵ−Ｆ０） ５ ベクトル命令フエッチ部（ＶＵ−Ｆ１） ６ ベクトル命令処理部（ＶＵ−Ｉ） ７ ベクトルユニット使用権切換え制御回路（ＶＵ−
Ｓ） ８ マシンチェック制御回路（ＶＵ−Ｃ０） ９ マシンチェック制御回路（ＶＵ−Ｃ１） １ａ，２ａ，４ａ，５ａ，７ａ データバス ６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，８ａ，８ｂ，８
ｃ，８ｄ， ９ａ，９ｂ，９ｃ，９ｄ 制御線 １０，１１，１２，１３，１４，１５，１６，１７
ＡＮＤゲート １８，１９ ＯＲ／ＮＯＲゲート ２０，２１，２２，２３，２４ ＯＲゲート ２５，２６ フリップフロップ ２７ ＳＵ０使用権セット回路 ２８ ＳＵ０使用権リセット回路 ２９ ＳＵ１使用権セット回路 ３０ ＳＵ１使用権リセット回路 ３１，３２ ＯＲ回路 ３３，３４ フリップフロップ ３５ セレクタ ３６，３７ ＡＮＤ回路 ３８ ＯＲ回路
Ｓ） ８ マシンチェック制御回路（ＶＵ−Ｃ０） ９ マシンチェック制御回路（ＶＵ−Ｃ１） １ａ，２ａ，４ａ，５ａ，７ａ データバス ６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，８ａ，８ｂ，８
ｃ，８ｄ， ９ａ，９ｂ，９ｃ，９ｄ 制御線 １０，１１，１２，１３，１４，１５，１６，１７
ＡＮＤゲート １８，１９ ＯＲ／ＮＯＲゲート ２０，２１，２２，２３，２４ ＯＲゲート ２５，２６ フリップフロップ ２７ ＳＵ０使用権セット回路 ２８ ＳＵ０使用権リセット回路 ２９ ＳＵ１使用権セット回路 ３０ ＳＵ１使用権リセット回路 ３１，３２ ＯＲ回路 ３３，３４ フリップフロップ ３５ セレクタ ３６，３７ ＡＮＤ回路 ３８ ＯＲ回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 スカラ命令を処理する複数のスカラユニ
ットと、前記複数のスカラユニットから発信されたベク
トル命令を処理するスカラユニット共有のベクトルユニ
ットとを有するマルチプロセッサシステムにおいて、 前記複数のスカラユニットから送られるベクトル命令を
選択するベクトルユニット使用権切換え制御回路と、 前記ベクトルユニット使用権切換え制御回路によって選
択されたベクトル命令を処理するベクトル命令処理部
と、 前記スカラユニットの各々に関するマシンチェック発生
時の各処理を制御するマシンチェック制御回路とを備
え、 前記マシンチェック制御回路は、前記複数のスカラユニ
ットの一つに関するマシンチェックが発生したことを認
識した時、マシンチェックに関係のないその他のスカラ
ユニットからのベクトル命令が前記ベクトル命令処理部
に入力されないように、前記ベクトルユニット使用権切
換え制御回路を制御することを特徴とする、複数スカラ
ユニットによるベクトルユニット使用権切換え制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16553391A JP2706390B2 (ja) | 1991-07-05 | 1991-07-05 | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16553391A JP2706390B2 (ja) | 1991-07-05 | 1991-07-05 | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0512233A true JPH0512233A (ja) | 1993-01-22 |
| JP2706390B2 JP2706390B2 (ja) | 1998-01-28 |
Family
ID=15814201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16553391A Expired - Fee Related JP2706390B2 (ja) | 1991-07-05 | 1991-07-05 | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2706390B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7350609B2 (en) | 2004-06-16 | 2008-04-01 | Daikyonishikawa Corporation | Vehicle front end structure |
| US8281887B2 (en) | 2004-07-12 | 2012-10-09 | Honda Motor Co., Ltd. | Automobile over-bulkhead air intake system |
-
1991
- 1991-07-05 JP JP16553391A patent/JP2706390B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7350609B2 (en) | 2004-06-16 | 2008-04-01 | Daikyonishikawa Corporation | Vehicle front end structure |
| US8281887B2 (en) | 2004-07-12 | 2012-10-09 | Honda Motor Co., Ltd. | Automobile over-bulkhead air intake system |
| US8448733B2 (en) | 2004-07-12 | 2013-05-28 | Honda Motor Co., Ltd. | Automobile over-bulkhead air intake system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2706390B2 (ja) | 1998-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2706390B2 (ja) | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 | |
| JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
| JPH06222803A (ja) | プログラマブルコントローラ | |
| JPH03219333A (ja) | 待機二重系装置 | |
| JP3052595B2 (ja) | 計算機冗長制御方式 | |
| JPS61213932A (ja) | 分散形２重系計算機システムおよびその制御方法 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JP2704137B2 (ja) | 現用・予備切り換え方式 | |
| JPH0220029B2 (ja) | ||
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| KR100208281B1 (ko) | 교환시스템에 있어서 하위프로세서 | |
| JPS6242646A (ja) | 回線切替装置の制御方式 | |
| JPS6113627B2 (ja) | ||
| JP2006058984A (ja) | 二重化プロセッサシステム | |
| JPH01120653A (ja) | 異常回復処理方式 | |
| JPH02139630A (ja) | オンラインタスク入替え装置 | |
| JPH06231098A (ja) | マルチプロセッサシステムの制御方式 | |
| JPH03266057A (ja) | 電子計算機システムの通信処理保証方式 | |
| JPH11259378A (ja) | 情報処理システム | |
| JPH07141309A (ja) | 情報処理装置 | |
| JPS6160010A (ja) | 先発優先回路 | |
| JPS59139423A (ja) | 汎用インタフエ−ス装置 | |
| JPH0696380A (ja) | 自動化制御監視操作装置 | |
| JPH0588792A (ja) | データ転送制御方式 | |
| JPH04102160A (ja) | コマンド起動方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |
|
| LAPS | Cancellation because of no payment of annual fees |