JPH06222803A

JPH06222803A - プログラマブルコントローラ

Info

Publication number: JPH06222803A
Application number: JP996793A
Authority: JP
Inventors: Masaki Osawa; 雅樹大沢; Toshimitsu Asai; 俊光浅井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-01-25
Filing date: 1993-01-25
Publication date: 1994-08-12
Anticipated expiration: 2014-02-10
Also published as: JP2856617B2

Abstract

(57)【要約】【目的】不必要なシステム停止を減少させ、効率的な
システム運用を可能にする。【構成】システム全体を制御するＣＰＵユニット２Ａ
と、ＣＰＵユニット２Ａにない機能を持った特殊機能ユ
ニット（３，４）とから構成され、ＣＰＵユニット２Ａ
内部にて異常時に発生するエラーリセット信号を特殊機
能ユニットが受け取る機能を有し、該ＣＰＵユニット２
Ａ内部でエラー発生時に出力するエラー情報のクラス分
けを行うオペレーティングシステム２０と、オペレーテ
ィングシステム２０によるクラス分けに基づいてリセッ
ト信号を特殊機能ユニットに対して出力するか否かを判
別するＭＰＵ９とを具備する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、プログラマブルコン
トローラに関し、特にプログラマブルコントローラのＣ
ＰＵユニットと特殊機能ユニットにおいて、ＣＰＵユニ
ットのエラー発生時に特殊機能ユニットをリセットする
プログラマブルコントローラに関するものである。

【０００２】

【従来の技術】図１３は、従来におけるプログラマブル
コントローラの概略構成を示すブロック図である。図１
３において、１はシステムに電源を供給する電源ユニッ
ト、２はＣＰＵユニットにはない機能を持ったユニット
（以下、特殊機能ユニットという）や、入力側または出
力側の機器との接続用ユニット（以下、入出力ユニット
という）などを制御するＣＰＵユニット、３は特殊機能
ユニットのうちの、計算機、モニタ装置などの外部機器
と接続し、ＣＰＵユニット２との間で情報の授受動作を
行うユニット（以下、計算機リンクユニットという）、
４は専用回線によりシステム間のデータ通信を行う特殊
機能ユニットのうちのデータ通信ユニット、５は電源ユ
ニット１、ＣＰＵユニット２、計算機リンクユニット
３、データ通信ユニット４の各ユニット間を結合するベ
ースユニットである。

【０００３】また、３４は外部電源からの電源供給停止
断を検出するための電源断予告発生回路、５０は電源ユ
ニット１から出力される電源断が起きたときに発生する
信号（以下、電源リセット信号）、５１はＣＰＵ内部で
エラー発生時にＯＮする信号（以下、ＣＰＵエラー信
号）、５６は電源断予告発生回路３４が電源断を検出し
たときに出力される電源断予告信号である。

【０００４】また、６はＣＰＵユニット２内に設けら
れ、電源リセット信号５０とＣＰＵエラー信号５１を入
力として、特殊機能ユニットをリセットさせるためのシ
ステムリセット信号５２を出力するリセット回路、７は
計算機リンクユニット３と接続して情報の授受を実行す
る外部機器（計算機、モニタ装置等）、８は専用回線を
介してデータ通信ユニット４を親局として接続されてい
る子局である。また、９はＣＰＵユニット２内に設けら
れたマイクロプロセッサ（以下、ＭＰＵという）、１４
はＣＰＵユニット２内に設けられ、ＣＰＵユニット２と
周辺機器を接続するための周辺機器インタフェース、１
０は計算機リンクユニット３内に設けられたＭＰＵ、１
２は計算機リンクユニット３内に設けられ、外部機器
（計算機、モニタ装置等）とのインタフェースを行う通
信インタフェース、１１はデータ通信ユニット４内に設
けられたＭＰＵ、１３は計算機リンクユニット３と同じ
くデータ通信ユニット４内に設けられた通信インタフェ
ースである。

【０００５】また、図１４は、外部電源の供給が停止さ
れた場合において電源ユニット１内の電源断予告発生回
路３４が信号（電源リセット信号５０、電源断予告信号
５６）を発生させるタイミングを示したものであり、図
１５は、外部電源の供給が瞬時に停止された場合におい
て電源断予告発生回路３４が信号（電源リセット信号５
０、電源断予告信号５６）を発生させるせタイミングを
示したものである。

【０００６】次に、動作について説明する。図１３にお
いて、システム全体が正常に運転しているとき、電源リ
セット信号５０、ＣＰＵエラー信号５１、システムリセ
ット信号５２はＯＦＦ状態にある。ここで、ＣＰＵユニ
ット２においてプログラム実行中にエラーが発生し、Ｃ
ＰＵユニット２が実行不可能となった場合、ＣＰＵエラ
ー信号５１がＯＮ状態となる。これらの信号はＣＰＵユ
ニット２内のリセット回路６に入力され、回路内で論理
和をとってシステムリセット信号５２として各特殊機能
ユニットへ出力され、各特殊機能ユニットでは、このシ
ステムリセット信号５２により、ハードウェア的に強制
リセット処理を実行する。

【０００７】外部電源からの２０ｍｓ以上の電源供給停
止が発生した場合は、電源断予告発生回路３４が電源断
を検出し、図１４より電源断予告発生回路３４は電源断
予告信号５６をＯＮし、電源断が起きたことをＣＰＵユ
ニット２内のＭＰＵ９へ割込信号として知らせる。ま
た、２０ｍｓになっても電源供給が復帰しない場合にあ
っては電源リセット信号５０をＯＮさせる。そして、電
源リセット信号５０はＣＰＵエラー信号５１の場合と同
様にＣＰＵユニット２内のリセット回路６に入力され、
回路内で論理和をとってシステムリセット信号５２とし
て各特殊機能ユニットへ出力し、各特殊機能ユニットで
はシステムリセット信号５２により、ハードウェア的に
強制リセット処理を実行する。

【０００８】また、外部電源からの２０ｍｓ以内の瞬時
電源供給停止が発生した場合には、電源断予告発生回路
３４が電源断を検出し、図１５より電源断予告発生回路
３４は電源断予告信号５６をＯＮさせ、電源断が起きた
ことをＣＰＵユニット２内のＭＰＵ９へ割込信号として
知らせ、電源断予告信号５６がＯＮしてから２０ｍｓ以
内で外部電源の電源供給が復帰した場合には、電源断予
告信号５６はＯＦＦとなり電源リセット信号５０はＯＮ
されずに運転を継続する。

【０００９】計算機リンクユニット３においては、内部
のＭＰＵ１０のＲＥＳＥＴ端子と通信インタフェース１
２のＲＥＳＥＴ端子にシステムリセット信号５２を接続
しており、計算機リンクユニット３の内部をリセット状
態にすると同時に外部機器７との通信も中断する。ま
た、データ通信ユニット４も計算機リンクユニット３の
場合と同様にデータ通信ユニット４の内部をリセットす
ると同時に子局８との通信を中断する。

【００１０】その他、この発明に関連する参考技術文献
として、特開平２−１８６２７号公報に開示されている
「データ処理システム」、特開平１−１３０６４９号公
報に開示されている「装置間伝送方式」、特開平２−１
３１９８０号公報に開示されている「レーザープリンタ
ー」、特開平２−２０８７４２号公報に開示されている
「障害処理装置」、特開平２−１５３５１号公報に開示
されている「チャネル系重大障害回復処理方式」、特開
平２−２８７３５号公報に開示されている「コンピュー
タ監視装置」がある。

【００１１】

【発明が解決しようとする課題】従来のシステムにあっ
ては、電源ユニットからの電源リセット信号とＣＰＵユ
ニット内において発生するＣＰＵエラー信号のうち、ど
ちらかの信号がＯＮになっても、全てシステムリセット
信号が出力されてしまうため、ユーザが各特殊機能ユニ
ットのリセット不要と思われる単純なエラー内容であっ
ても、計算機リンクユニット、データ通信ユニットがリ
セットされてしまい、かつ、システム全体が停止してし
まうので作業効率が悪いという問題点があった。

【００１２】この発明は、上記のような問題点を解決す
るためになされたもので、ＣＰＵユニット側、あるいは
特殊機能ユニット側でエラー内容により特殊機能ユニッ
トをリセットするか否かを判断できる手段を持つことに
より、不必要なシステム停止を減少させ、効率的なシス
テム運用が可能なプログラマブルコントローラを得るこ
とを目的とする。

【００１３】

【課題を解決するための手段】この発明は上記の目的を
達成するために、システム全体を制御するＣＰＵユニッ
トと、前記ＣＰＵユニットにない機能を持った特殊機能
ユニットとから構成され、前記ＣＰＵユニット内部にて
異常時に発生するエラーリセット信号を前記特殊機能ユ
ニットが受け取る機能を有するプログラマブルコントロ
ーラにおいて、前記ＣＰＵユニット内部でエラー発生時
に出力するエラー情報のクラス分けを行うクラス分け手
段と、前記クラス分け手段によるクラス分けに基づいて
リセット信号を特殊機能ユニットに出力するか否かを判
別する判別手段とを具備するものである。

【００１４】また、前記クラス分け手段によるエラー情
報のクラス分けの基準をユーザが任意に設定できるもの
である。

【００１５】また、システム全体を制御するＣＰＵユニ
ットと、前記ＣＰＵユニットにない機能を持った特殊機
能ユニットとから構成され、前記ＣＰＵユニット内部に
て異常時に発生するエラーリセット信号を前記特殊機能
ユニットが受け取る機能を有するプログラマブルコント
ローラにおいて、前記特殊機能ユニットが前記ＣＰＵユ
ニット内部にて発生したエラー情報に基づいて、前記特
殊機能ユニットの運転の停止、あるいは、継続を判別を
する判別手段を具備するものである。

【００１６】また、前記判別手段による前記特殊機能ユ
ニットの運転の停止、あるいは、継続を判別をする判別
基準をユーザが任意に設定できるものである。

【００１７】

【作用】この発明は、ＣＰＵエラー発生時に、ＣＰＵ内
部のエラーの重大度をＣＰＵユニット内のオペレーティ
ングシステムが判別し、その判別結果に基づいて特殊機
能ユニットをリセットさせるか否かの判別を実行する。

【００１８】また、周辺機器をＣＰＵユニットに接続し
てＣＰＵユニット内にあるエラークラス分け登録メモリ
の内容を周辺機器より任意に変更することができる。

【００１９】また、ＣＰＵエラー発生時にエラー情報を
特殊機能ユニットに送信し、該エラー情報に基づいて特
殊機能ユニット内のオペレーティングシステムが特殊機
能ユニットをリセットさせるか否かの判別を実行する。

【００２０】また、周辺機器を特殊機能ユニットに接続
し、特殊機能ユニット内のエラー登録メモリに周辺機器
より特殊機能ユニットをリセットさせたくないエラーを
任意に登録することができる。

【００２１】

【実施例】

〔実施例１〕図１において、２Ａはこの発明によるＣＰ
Ｕユニット、２０はＣＰＵユニット２Ａ内にあるエラー
内容の判別処理を行うオペレーティングシステムで、他
は図２０に示した従来のプログラマブルコントローラの
構成と同じである。

【００２２】また、図５は、ＣＰＵユニット２Ａ内部に
おいてエラー発生時、ＣＰＵユニット２Ａ内のオペレー
ティングシステム２０によりエラーの重大度を判別する
処理を示すフローチャートであり、図６は、ＣＰＵユニ
ット２Ａ内のオペレーティングシステム２０にあるエラ
ー判別エリアの例であり、各エラーに対応したエラーコ
ードが格納されている。

【００２３】次に、動作について説明する。図１におい
て、電源ユニット１、ＣＰＵユニット２Ａが正常に動作
して、システム全体が稼働している時、電源リセット信
号５０、ＣＰＵエラー信号５１はＯＦＦ状態にある。こ
こで、ＣＰＵユニット２Ａ内部でエラーが発生した場
合、図６に示したオペレーティングシステム２０のエラ
ー判別エリアで、発生したエラーが重大エラーか軽微エ
ラーかを検索し、重大エラーであればＣＰＵはエラーリ
セット信号を出力し、軽微エラーであればそのまま運転
を継続する。

【００２４】例えば、ＣＰＵユニット２Ａ内におけるエ
ラー内容をエラー１とすると、図５に示した処理を実行
する。そして、エラー１に対応するエラー情報を０１Ｈ
とすると、ＣＰＵユニット２Ａはエラー情報０１Ｈを出
力し（Ｓ５０１）、図６に示したオペレーティングシス
テムのエラー判別エリアより０１Ｈが、重大エラーかま
たは軽微エラーかを検索する（Ｓ５０２）。次に、上記
０１Ｈが重大エラーか否かを判断し（Ｓ５０３）、図６
に示した例にあっては、０１Ｈは重大エラーのクラスに
含まれているのでステップ５０３においてエラー１は重
大エラーと判断され、ＣＰＵエラー信号５１をＯＮさせ
ることによりシステムリセット信号５２もＯＮされる
（Ｓ５０４）。その結果、計算機リンクユニット３とデ
ータ通信ユニット４はリセットされる。

【００２５】次に、エラー内容がエラー１２の場合、エ
ラー１２に対応するエラー情報が０ＣＨだとすると、Ｃ
ＰＵユニット２Ａはエラー情報０ＣＨを出力し（Ｓ５０
１）、図６に示したオペレーティングシステム２０内の
エラー判別エリアより０ＣＨが、重大エラーか軽微エラ
ーかを検索する（Ｓ５０２）。次に、上記０ＣＨが重大
エラーか否かを判断し（Ｓ５０３）、図６に示した例に
あっては、０ＣＨは軽微エラーのクラスに含まれている
のでステップ５０３においてエラー１２は軽微エラーと
判断され、ＣＰＵエラー信号５１はＯＦＦのままにして
おくため、システムリセット信号５２もＯＦＦ状態であ
り、計算機リンクユニット３、データ通信ユニット４は
リセットされずに運転を続行する。また、外部電源が電
源供給を停止した場合には、電源断予告発生回路３４が
電源断を検出し、従来例と同様の処理を実行する。

【００２６】〔実施例２〕次に、この発明による第２の
実施例を説明する。図２において、２Ｂはこの発明によ
るＣＰＵユニット、２１はエラーレベル登録メモリであ
り、他の機器構成は図２０に示した従来のプログラマブ
ルコントローラの構成と同じであり、図７はＣＰＵユニ
ット２Ｂ内にあるエラーレベル登録メモリ２１の例を示
し、ＣＰＵユニット２Ｂ内部で発生するエラーに対し、
重大エラーか、軽微エラーかの設定を行う。

【００２７】上記第１の実施例にあっては、ＣＰＵユニ
ット２Ａ内部にエラーが発生した場合、オペレーティン
グシステム２０にあるエラー判別エリアでエラー判別処
理を実行していたが、この実施例ではＣＰＵユニット２
Ｂ内にエラーレベル登録メモリ２１を備えることによ
り、ＣＰＵユニット２Ｂの周辺機器インタフェース１４
に周辺機器を接続し、周辺機器よりエラーレベル登録メ
モリ２１の内容を変更することができる。すなわち、ユ
ーザがＣＰＵユニット２Ｂ内部で発生するエラーに関す
るエラー情報を自由に書き込みすることができるように
構成されている。

【００２８】次に、動作を説明する。動作としては、エ
ラーの判定基準が上記第１の実施例においてはオペレー
ティングシステム２０により行っていたのが、この実施
例ではエラーレベル登録メモリ２１になった点が異な
り、該エラーレベル登録メモリ２１により特殊機能ユニ
ットをリセットするか否かの判別を実行し、他は上記第
１の実施例と同様の処理を行う。また、全てのエラーを
軽微エラーに登録することにより、どんなエラーに対し
てもシステムを停止させないようにすることも可能とな
る。

【００２９】〔実施例３〕次に、この発明による第３の
実施例について説明する。図３において、２Ｃはこの発
明によるＣＰＵユニット、３Ｃはこの発明による計算機
リンクユニット、４Ｃはこの発明によるデータ通信ユニ
ット、５Ｃはこの発明によるベースユニットである。

【００３０】また、３０は計算機リンクユニット３Ｃの
リセットを行うか否かを判別するオペレーティングシス
テム、３１はデータ通信ユニット４Ｃのリセットを行う
か否かを判別するオペレーティングシステム、７０は直
接ベースユニット５Ｃより他のユニットまで接続される
ＣＰＵエラー情報バスであり、７１は計算機リンクユニ
ット３Ｃ内でＭＰＵ１０と通信インタフェース１２間で
エラー情報を送信するデータバス、７２はデータ通信ユ
ニット４Ｃ内でＭＰＵ１１と通信インタフェース１３間
でエラー情報を送信するデータバスである。５４は計算
機リンクユニット３Ｃ内におけるＭＰＵ１０と通信イン
タフェース１２間を結ぶリセット判別信号、５５はデー
タ通信ユニット４Ｃ内におけるＭＰＵ１１と通信インタ
フェース１３間を結ぶリセット判別信号である。その他
の構成については図１に示したプログラマブルコントロ
ーラと同じである。

【００３１】また、図８は、特殊機能ユニットにおける
オペレーティングシステムエリアのエラー判別エリアの
例であり、各エラーに対応したエラーコードがエラー発
生時リセットするか否かの判別を行うために格納されて
いる。図９は、ＣＰＵユニット３Ｃにエラーが発生して
からエラー情報とシステムリセット信号を特殊機能ユニ
ットへ送信するまでの処理を示すフローチャートであ
り、図１０は、特殊機能ユニットの運転中にＣＰＵエラ
ーが発生した場合における特殊機能ユニットでの割込処
理を示すフローチャートである。

【００３２】次に動作について説明する。図３におい
て、電源ユニット１、ＣＰＵユニット２Ｃが正常に動作
して、システム全体が稼働している時、電源リセット信
号５０、ＣＰＵエラー信号５１はＯＦＦ状態で、ＣＰＵ
エラー情報バス７０も００Ｈ状態である。ここで、ＣＰ
Ｕユニット２Ｃ内でエラーが発生したとき、図９に示す
処理を実行する。すなわち、ＣＰＵユニット２Ｃは、エ
ラー情報をエラー情報バス７０を介して計算機リンクユ
ニット３Ｃ、データ通信ユニット４Ｃへ送信し（Ｓ９０
１）、ＣＰＵエラー信号５１をＯＮさせることにより
（Ｓ９０２）、リセット回路６を介してシステムリセッ
ト信号５２もＯＮとする（Ｓ９０３）。

【００３３】システムリセット信号５２がＯＮになった
とき、計算機リンクユニット３Ｃはそれを割込信号とし
て取り入れ、図１０に示す割込処理を実行する。該割込
処理では、ＣＰＵユニット２Ｃよりエラー情報バス７０
を介して送られてきたＣＰＵエラーデータを取り入れ
（Ｓ１００１）、該ＣＰＵエラーデータを特殊機能ユニ
ット内の通信インタフェース、または、出力ポートへデ
ータバス７１，７２を介して送信し（Ｓ１００２），外
部機器７、子局８へエラー情報を知らせることができ
る。そして、計算機リンクユニット３Ｃ、データ通信ユ
ニット４Ｃ内のオペレーティングシステム３０，３１内
におけるエラー判別エリア（図８参照）よりリセットす
るか否かをエラー情報に基づいて検索する（Ｓ１００
３）。検索結果に基づいてリセットするか否かを判断し
（Ｓ１００４）、リセットしないと判断した場合には、
計算機リンクユニット３Ｃ、データ通信ユニット４Ｃは
リセットされずに割込処理を終了し、運転を継続する
が、反対に、リセットすると判断した場合には、リセッ
ト判別信号５４，５５をＯＮにした（Ｓ１００５）後、
計算機リンクユニット３Ｃはリセットされ（Ｓ１００
６）、割込信号を終了し、そして計算機リンクユニット
３Ｃとデータ通信ユニット４Ｃは外部機器との交信を中
断する。

【００３４】例えば、エラー１がＣＰＵユニット２Ｃ運
転中に発生したとすると、ＣＰＵユニット２Ｃは同時に
ＣＰＵエラー情報バス７０へエラーデータ（エラー１の
場合エラー情報０１Ｈとする）を送信し、ＣＰＵエラー
信号５１をＯＮにして、システムリセット信号５２もＯ
Ｎとする。そして、計算機リンクユニット３Ｃはシステ
ムリセット信号５２を、割込信号として取り入れ、エラ
ーが発生したことを検知し、図１０に示した割込処理を
実行する。すなわち、計算機リンクユニット３Ｃはエラ
ー情報０１Ｈを受け取った後（Ｓ１００１）、データバ
ス７１を介して通信インタフェース１２へエラー情報を
送信し外部機器へエラーが発生したことを知らせる（Ｓ
１００２）。そして、エラー情報０１Ｈが計算機リンク
ユニット３Ｃをリセットさせるものであるか否かを判断
するためエラーコードを検索する（Ｓ１００３）。検索
結果に基づいてリセットか否かを判断し（Ｓ１００
４）、図８に示した例でみると“リセットする”に設定
されているので、リセット判別信号５４をＯＮにして
（Ｓ１００５）、計算機リンクユニット３Ｃはリセット
され（Ｓ１００６）、割込処理を終了し、外部機器との
交信を中断する。

【００３５】また、ＣＰＵユニット２Ｃ内におけるエラ
ー内容がエラー７とすると、ＣＰＵユニット２Ｃは同時
にＣＰＵエラー情報バス７０へエラーデータ（エラー２
の場合エラー情報０７Ｈとする）を送信し、ＣＰＵエラ
ー信号５１をＯＮにして、システムリセット信号５２も
ＯＮとする。そして、計算機リンクユニット３Ｃはシス
テムリセット信号５２を、割込信号として取り入れ、エ
ラーが発生したことを検知し、図１０に示した割込処理
を実行する。すなわち、計算機リンクユニット３Ｃはエ
ラー情報０７Ｈを受け取った後（Ｓ１００１）、データ
バス７１を介して通信インタフェース１２へエラー情報
を送信し、外部機器へエラーが発生したことを知らせる
（Ｓ１００２）。そして、エラー情報０１Ｈが計算機リ
ンクユニット３Ｃをリセットさせるものであるか否かを
判断するためエラーコードを検索する（Ｓ１００３）。
検索結果に基づいてリセットか否かを判断し（Ｓ１００
４）、図８に示した例では“リセットしない”に設定さ
れているので、リセット判別信号５４をＯＦＦのままに
しておき、割込処理を終了し、運転を続行する。

【００３６】また、外部電源からの電源供給が停止した
場合、電源ユニット１内の電源断予告発生回路３４が電
源断が起きたことを検出し、電源断が起きたことをＣＰ
Ｕユニット２Ｃ内のＭＰＵ９へ割込信号として知らせる
までの処理は従来のプログラマブルコントローラと同じ
であるが、ＣＰＵユニット２Ｃは電源断が起きたことを
データバス７０を介して、計算機リンクユニット３Ｃ、
データ通信ユニット４Ｃへエラー情報（例えば、エラー
情報を１ＦＨとする）を送信することにより電源ユニッ
ト１の電源断についても対応できる。

【００３７】データ通信ユニット４Ｃの場合も、計算機
リンクユニット３Ｃと同じようにＣＰＵユニット２Ｃ内
部でエラーが発生した場合にＣＰＵユニット２Ｃから送
信されてくるシステムリセット信号５２を、割込信号と
して取り入れ、エラーが発生したことを検知し、図１０
に示した処理を実行する。また、特殊機能ユニットでエ
ラー情報をポーリング状態にすることにより、割込信号
なしでも同様のリセット処理を行わせることもできる。

【００３８】〔実施例４〕次に、第４の実施例について
説明する。図４において、３Ｄはこの発明による計算機
リンクユニット、４Ｄはこの発明によるデータ通信ユニ
ット、３２は計算機リンクユニット３Ｄ内にあるエラー
登録メモリ、３３はデータ通信ユニット４Ｄ内にあるエ
ラー登録メモリで、他の構成は図３に示したプログラマ
ブルコントローラと同じである。また、図１２は、計算
機リンクユニット３Ｄ、データ通信ユニット４Ｄ内にあ
るエラー登録メモリ３２，３３の例である。

【００３９】上記第３の実施例にあっては、各特殊機能
ユニット内にあるオペレーティングシステムが各特殊機
能ユニットのリセットを行うか否かの判別処理を行って
いたが、この実施例では計算機リンクユニット３Ｄの通
信インタフェース１２に周辺機器７を接続し、エラー登
録メモリ３２の内容をユーザが自由に書き込みすること
ができるように構成されている。書き込み内容はエラー
に対応したエラー情報とし、図１２に示した例では８点
までエラー内容が登録できる。もし、７点以下の登録の
場合における未登録部分はＯＦＦＨとしておき検索時は
無視される。また、データ通信ユニット４Ｄについても
同様のことを実行させる。ここでは、エラー登録を８点
までとしているが、メモリの大きさによりいくつでも登
録が可能である。また、エラー登録メモリ３２，３３の
内容をＣＰＵユニット２Ｃより実行するシーケンスプロ
グラムより変更することも可能である。

【００４０】次に、動作について説明する。ＣＰＵユニ
ット２Ｃの運転中にエラーが発生してから計算機リンク
ユニット３Ｄ、データ通信ユニット４Ｄへエラー情報を
送信し、システムリセット信号５２がＯＮとなり、計算
機リンクユニット３Ｄ、データ通信ユニット４Ｄが割込
信号として受け取るまでの処理は上記第３の実施例と同
様である。

【００４１】図１１において、エラー発生時の割込処理
では、ＣＰＵユニット２Ｃからエラー情報バス７０を介
して送られてきたＣＰＵエラーデータを取り入れ（Ｓ１
１０１）、ＣＰＵエラーデータをデータバス７１，７２
を介して特殊機能ユニット内の通信インタフェース、ま
たは、出力ポートに送信し（Ｓ１１０２）、外部機器
７、子局８へエラー情報を知らせることができる。そし
て、計算機リンクユニット３Ｄ、データ通信ユニット４
Ｄ内のエラー登録メモリ３２，３３（エラー登録メモリ
の内容は図１２参照）にエラーコードが登録してあるか
否かをエラー情報により検索し（Ｓ１１０３）、該検索
結果に基づいて登録してあるか否かを判断する（Ｓ１１
０４）。その結果、登録してあると判断した場合には、
計算機リンクユニット３Ｃ、データ通信ユニット４Ｃは
リセットされずに割込処理を終了し、運転を継続する
が、反対に、登録されてないと判断した場合には、リセ
ット判別信号５４，５５をＯＮにした（Ｓ１１０５）
後、計算機リンクユニット３Ｄ、データ通信ユニット４
Ｄはリセットされ（Ｓ１１０６）、割込処理を終了す
る。そして、計算機リンクユニット３Ｄとデータ通信ユ
ニット４Ｄは外部機器との交信を中断する。

【００４２】例えば、エラー４がＣＰＵユニット２Ｃの
運転中に発生したとすると、ＣＰＵユニット２Ｃは同時
にＣＰＵエラー情報バス７０へエラーデータ（エラー４
の場合エラー情報０４Ｈとする）を送信し、ＣＰＵエラ
ー信号５１をＯＮにして、システムリセット信号５２も
ＯＮとする。そして、計算機リンクユニット３Ｄはシス
テムリセット信号５２を、割込信号として取り入れ、エ
ラーが発生したことを検知し、図１１に示した割込処理
を実行する。すなわち、計算機リンクユニット３Ｄはエ
ラー情報０４Ｈを受け取った後（Ｓ１１０１）、データ
バス７１を介して通信インタフェース１２へエラー情報
を送信し、外部機器へエラーが発生したことを知らせる
（Ｓ１１０２）。そして、エラー情報０４Ｈが計算機リ
ンクユニット３Ｄ内の登録メモリにエラー情報０４Ｈが
登録されているか否かを検索し（Ｓ１１０３）、登録が
あるか否かを判断する（Ｓ１１０４）。図１２に示した
例では登録されていないので、リセット判別信号５４を
ＯＮにして（Ｓ１１０５）、計算機リンクユニット３Ｄ
はリセットされ（Ｓ１１０６）、割込処理を終了し、外
部機器との交信を中断する。

【００４３】また、エラー１０がＣＰＵユニット２Ｃの
運転中に発生したとすると、ＣＰＵユニット２Ｃは同時
にＣＰＵエラー情報バス７０へエラーデータ（エラー１
０の場合エラー情報０ＡＨとする）を送信し、ＣＰＵエ
ラー信号５１をＯＮにして、システムリセット信号５２
もＯＮとする。そして、計算機リンクユニット３Ｄはシ
ステムリセット信号５２を、割込信号として取り入れ、
エラーが発生したことを検知し、図１１に示した割込処
理を実行する。すなわち、計算機リンクユニット３Ｄは
エラー情報０４Ｈを受け取った（Ｓ１１０１）後、デー
タバス７１を介して通信インタフェース１２へエラー情
報を送信し、外部機器へエラーが発生したことを知らせ
る（Ｓ１１０２）。そして、エラー情報０４Ｈが計算機
リンクユニット３Ｄ内の登録メモリにエラー情報０４Ｈ
が登録されているか否かを検索し（Ｓ１１０３）、登録
があるか否かを判断する（Ｓ１１０４）。図１２に示し
た例では登録されていないので、リセット信号５４はＯ
ＦＦのままにして、割込処理を終了し、計算機リンクユ
ニット３Ｄは運転を継続する。

【００４４】データ通信ユニット４Ｄの場合も、計算機
リンクユニット３Ｄと同じようにＣＰＵユニット２Ｃ内
部でエラーが発生した場合にＣＰＵユニット２Ｃから送
信されてくるシステムリセット信号５２を、割込信号と
して取り入れ、エラーが発生したことを検知し、図１１
に示した処理を実行する。

【００４５】

【発明の効果】以上説明した通り、この発明によるプロ
グラマブルコントローラによれば、ＣＰＵユニット内の
オペレーティングシステムにエラーレベル判別エリアを
持たせることにより、ＣＰＵユニットでエラーが発生し
た場合、計算機リンクユニット、データ通信ユニットが
エラーの重大度を判別できるため、ユーザが不要とする
単純なエラーに起因するシステム停止がなくなるという
効果が得られる。

【００４６】また、上記の効果に加えてＣＰＵユニット
内にエラークラス分け登録メモリを持たせることによ
り、ユーザがリセット不要とするエラーにおいてはリセ
ットさせないように周辺機器をＣＰＵユニットに接続
し、その内容を自由に設定できる効果がある。

【００４７】また、特殊機能ユニット内にリセット判別
エリアを持つことにより、ＣＰＵユニット内部で発生し
たエラーにおいて、計算機リンクユニット、データ通信
ユニットがリセットをかけるか否かを判別できるので、
自ユニットに影響がないエラーに関しては、リセットを
行わずそのまま運転を続行することができ効率的なシス
テム運用ができる効果があり、また、特殊機能ユニット
に接続されている外部機器にエラー情報を知らせること
ができることにより、ユーザが外部機器からどのような
エラーが発生したのかを早急に知ることができ、迅速な
対応が取れるという効果もある。

【００４８】さらに、特殊機能ユニット内にエラー登録
メモリを持つことにより、ユーザが周辺機器を特殊機能
ユニットに接続し、自由にその内容を設定できるため、
特殊機能ユニットごとにリセット処理に対する対処がで
きるという効果がある。

【図面の簡単な説明】

【図１】この発明によるプログラマブルコントローラの
概略構成（実施例１）を示すブロック図である。

【図２】この発明によるプログラマブルコントローラの
概略構成（実施例２）を示すブロック図である。

【図３】この発明によるプログラマブルコントローラの
概略構成（実施例３）を示すブロック図である。

【図４】この発明によるプログラマブルコントローラの
概略構成（実施例４）を示すブロック図である。

【図５】ＣＰＵユニット内部でエラーが発生したときに
実行する処理の動作を示すフローチャートである。

【図６】ＣＰＵユニットのオペレーティングシステム内
におけるエラー判別エリアを示す説明図である。

【図７】ＣＰＵユニットのエラーレベル登録メモリを示
す説明図である。

【図８】特殊機能ユニットのオペレーティングシステム
内にあるエラー判別エリアを示す説明図である。

【図９】ＣＰＵユニット内部にエラーが発生してからシ
ステムリセット信号を送信するまでの動作を示すフロー
チャートである。

【図１０】各特殊機能ユニットがＣＰＵ内部のエラーを
検知したときに割り込みを行う動作を示すフローチャー
トである。

【図１１】各特殊機能ユニットがＣＰＵ内部のエラーを
検知したときに割り込みを行う動作を示すフローチャー
トである。

【図１２】特殊機能ユニット内にあるＣＰＵエラー運転
続行登録メモリを示す説明図である。

【図１３】従来におけるプログラマブルコントローラの
概略構成を示すブロック図である。

【図１４】図１３において電源ユニットに電源断が起き
た場合における処理を示すタイミングチャートである。

【図１５】図１３において電源ユニットに瞬時に電源断
が起きた場合の処理を示すタイミングチャートである。

【符号の説明】

１電源ユニット２Ａ，２Ｂ，２ＣＣＰＵユニット３，３Ｃ，３Ｄ計算機リンクユニット４，４Ｃ，４Ｄデータ通信ユニット５，５Ｃベースユニット６リセット回路７外部機器８子局システム９，１０，１１ＭＰＵ１２，１３通信インタフェース１４周辺機器インタフェース２０，３０，３１オペレーティングシステム２１エラーレベル登録メモリ３２，３３エラー登録メモリ３４電源断予告発生回路

【手続補正書】

【提出日】平成５年７月９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００３０

【補正方法】変更

【補正内容】

【００３０】また、３０は計算機リンクユニット３Ｃの
リセットを行うか否かを判別するオペレーティングシス
テム、３１はデータ通信ユニット４Ｃのリセットを行う
か否かを判別するオペレーティングシステム、７０は直
接ベースユニット５Ｃより他のユニットまで接続される
ＣＰＵエラー情報バスであり、７１は計算機リンクユニ
ット３Ｃ内でＭＰＵ１０と通信インタフェース１２間で
エラー情報を送信するデータバス、７２はデータ通信ユ
ニット４Ｃ内でＭＰＵ１１と通信インタフェース１３間
でエラー情報を送信するデータバスである。５４は計算
機リンクユニット３Ｃ内におけるＭＰＵ１０と通信イン
タフェース１２間を結ぶリセット判別信号、５５はデー
タ通信ユニット４Ｃ内におけるＭＰＵ１１と通信インタ
フェース１３間を結ぶリセット判別信号である。システ
ムリセット信号５２を特殊ユニット３Ｃ，４Ｃ内のＭＣ
ＰＵのＩＴ端子に入力する。その他の構成については図
１に示したプログラマブルコントローラと同じである。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正内容】

【００３５】また、ＣＰＵユニット２Ｃ内におけるエラ
ー内容がエラー７とすると、ＣＰＵユニット２Ｃは同時
にＣＰＵエラー情報バス７０へエラーデータ（エラー７
の場合エラー情報０７Ｈとする）を送信し、ＣＰＵエラ
ー信号５１をＯＮにして、システムリセット信号５２も
ＯＮとする。そして、計算機リンクユニット３Ｃはシス
テムリセット信号５２を、割込信号として取り入れ、エ
ラーが発生したことを検知し、図１０に示した割込処理
を実行する。すなわち、計算機リンクユニット３Ｃはエ
ラー情報０７Ｈを受け取った後（Ｓ１００１）、データ
バス７１を介して通信インタフェース１２へエラー情報
を送信し、外部機器へエラーが発生したことを知らせる
（Ｓ１００２）。そして、エラー情報０７Ｈが計算機リ
ンクユニット３Ｃをリセットさせるものであるか否かを
判断するためエラーコードを検索する（Ｓ１００３）。
検索結果に基づいてリセットか否かを判断し（Ｓ１００
４）、図８に示した例では“リセットしない”に設定さ
れているので、リセット判別信号５４をＯＦＦのままに
しておき、割込処理を終了し、運転を続行する。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正内容】

【００４１】図１１において、エラー発生時の特殊ユニ
ット側の割込処理では、ＣＰＵユニット２Ｃからエラー
情報バス７０を介して送られてきたＣＰＵエラーデータ
を取り入れ（Ｓ１１０１）、ＣＰＵエラーデータをデー
タバス７１，７２を介して特殊機能ユニット内の通信イ
ンタフェース、または、出力ポートに送信し（Ｓ１１０
２）、外部機器７、子局８へエラー情報を知らせること
ができる。そして、計算機リンクユニット３Ｄ、データ
通信ユニット４Ｄ内のエラー登録メモリ３２，３３（エ
ラー登録メモリの内容は図１２参照）にエラーコードが
登録してあるか否かをエラー情報により検索し（Ｓ１１
０３）、該検索結果に基づいて登録してあるか否かを判
断する（Ｓ１１０４）。その結果、登録してあると判断
した場合には、計算機リンクユニット３Ｃ、データ通信
ユニット４Ｃはリセットされずに割込処理を終了し、運
転を継続するが、反対に、登録されてないと判断した場
合には、リセット判別信号５４，５５をＯＮにした（Ｓ
１１０５）後、計算機リンクユニット３Ｄ、データ通信
ユニット４Ｄはリセットされ（Ｓ１１０６）、割込処理
を終了する。そして、計算機リンクユニット３Ｄとデー
タ通信ユニット４Ｄは外部機器との交信を中断する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正内容】

【００４３】また、エラー１０がＣＰＵユニット２Ｃの
運転中に発生したとすると、ＣＰＵユニット２Ｃは同時
にＣＰＵエラー情報バス７０へエラーデータ（エラー１
０の場合エラー情報０ＡＨとする）を送信し、ＣＰＵエ
ラー信号５１をＯＮにして、システムリセット信号５２
もＯＮとする。そして、計算機リンクユニット３Ｄはシ
ステムリセット信号５２を、割込信号として取り入れ、
エラーが発生したことを検知し、図１１に示した割込処
理を実行する。すなわち、計算機リンクユニット３Ｄは
エラー情報０ＡＨを受け取った（Ｓ１１０１）後、デー
タバス７１を介して通信インタフェース１２へエラー情
報を送信し、外部機器へエラーが発生したことを知らせ
る（Ｓ１１０２）。そして、エラー情報０ＡＨが計算機
リンクユニット３Ｄ内の登録メモリにエラー情報０４Ｈ
が登録されているか否かを検索し（Ｓ１１０３）、登録
があるか否かを判断する（Ｓ１１０４）。図１２に示し
た例では登録されているので、リセット信号５４はＯＦ
Ｆのままにして、割込処理を終了し、計算機リンクユニ
ット３Ｄは運転を継続する。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００４５

【補正方法】変更

【補正内容】

【００４５】

【発明の効果】以上説明した通り、この発明によるプロ
グラマブルコントローラによれば、ＣＰＵユニット内の
オペレーティングシステムにエラーレベル判別エリアを
持たせることにより、ＣＰＵユニットでエラーが発生し
た場合、ＣＰＵユニット内でエラーの重大度を判別でき
るため、ユーザが不要とする単純なエラーに起因するシ
ステム停止がなくなるという効果が得られる。

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

Claims

【特許請求の範囲】

【請求項１】システム全体を制御するＣＰＵユニット
と、前記ＣＰＵユニットにない機能を持った特殊機能ユ
ニットとから構成され、前記ＣＰＵユニット内部にて異
常時に発生するエラーリセット信号を前記特殊機能ユニ
ットが受け取る機能を有するプログラマブルコントロー
ラにおいて、前記ＣＰＵユニット内部でエラー発生時に
出力するエラー情報のクラス分けを行うクラス分け手段
と、前記クラス分け手段によるクラス分けに基づいてリ
セット信号を特殊機能ユニットに出力するか否かを判別
する判別手段とを具備することを特徴とするプログラマ
ブルコントローラ。
【請求項２】前記クラス分け手段によるエラー情報の
クラス分けの基準をユーザが任意に設定できることを特
徴とする請求項１記載のプログラマブルコントローラ。
【請求項３】システム全体を制御するＣＰＵユニット
と、前記ＣＰＵユニットにない機能を持った特殊機能ユ
ニットとから構成され、前記ＣＰＵユニット内部にて異
常時に発生するエラーリセット信号を前記特殊機能ユニ
ットが受け取る機能を有するプログラマブルコントロー
ラにおいて、前記特殊機能ユニットが前記ＣＰＵユニッ
ト内部にて発生したエラー情報に基づいて、前記特殊機
能ユニットの運転の停止、あるいは、継続を判別をする
判別手段を具備することを特徴とするプログラマブルコ
ントローラ。
【請求項４】前記判別手段による前記特殊機能ユニッ
トの運転の停止、あるいは、継続を判別をする判別基準
をユーザが任意に設定できることを特徴とする請求項３
記載のプログラマブルコントローラ。