JPH11121341A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11121341A JPH11121341A JP9287483A JP28748397A JPH11121341A JP H11121341 A JPH11121341 A JP H11121341A JP 9287483 A JP9287483 A JP 9287483A JP 28748397 A JP28748397 A JP 28748397A JP H11121341 A JPH11121341 A JP H11121341A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- blind
- circuit
- light
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70066—Size and form of the illuminated area in the mask plane, e.g. reticle masking blades or blinds
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
Abstract
(57)【要約】
【課題】露光工程を含む半導体装置の製造方法に関し、
パーティクルの発生を抑制しながら、露光処理の際のス
ループットと歩留りを向上すること。 【解決手段】回路パターン７ａ〜７ｄが繰り返して複数
形成された第一のマスクを半導体ウェハに向けて配置す
る工程と、複数の回路パターン７ａ〜７ｄのうち半導体
ウェハの縁に重なる部分の回路パターンを残りの回路パ
ターンにはみ出ない範囲でブラインドによって遮光する
工程と、ブラインドにより一部が遮光された状態の第一
のマスクを用いて半導体ウェハ上のレジストを露光する
工程と、前記レジストのうち前記ブラインドの縁が転写
された領域に、遮光膜により区画された光透過パターン
７ｇ，７ｈを有する第二のマスクを用いて光を照射する
工程と、前記レジストを現像する工程とを含む。
パーティクルの発生を抑制しながら、露光処理の際のス
ループットと歩留りを向上すること。 【解決手段】回路パターン７ａ〜７ｄが繰り返して複数
形成された第一のマスクを半導体ウェハに向けて配置す
る工程と、複数の回路パターン７ａ〜７ｄのうち半導体
ウェハの縁に重なる部分の回路パターンを残りの回路パ
ターンにはみ出ない範囲でブラインドによって遮光する
工程と、ブラインドにより一部が遮光された状態の第一
のマスクを用いて半導体ウェハ上のレジストを露光する
工程と、前記レジストのうち前記ブラインドの縁が転写
された領域に、遮光膜により区画された光透過パターン
７ｇ，７ｈを有する第二のマスクを用いて光を照射する
工程と、前記レジストを現像する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】半導体集積回路の製造工程においては、
半導体ウェハの上に膜を形成し、その膜をフォトリソグ
ラフィーによってパターニングするという工程が幾つか
含まれれている。フォトリソグラフィーでは、同一の半
導体集積回路を１枚の半導体ウェハに複数個形成するた
めに、半導体ウェハ上にレジストを塗布した後の露光方
法としてステップ＆リピートの投影露光方式が採用され
ている。また、投影露光方式では、同一の回路パターン
が隣接して複数形成されたレチクルが用いられ、同時に
複数の回路パターンが露光される。
半導体ウェハの上に膜を形成し、その膜をフォトリソグ
ラフィーによってパターニングするという工程が幾つか
含まれれている。フォトリソグラフィーでは、同一の半
導体集積回路を１枚の半導体ウェハに複数個形成するた
めに、半導体ウェハ上にレジストを塗布した後の露光方
法としてステップ＆リピートの投影露光方式が採用され
ている。また、投影露光方式では、同一の回路パターン
が隣接して複数形成されたレチクルが用いられ、同時に
複数の回路パターンが露光される。
【０００３】半導体ウェハは、半導体集積回路の形成を
終えた後に、各半導体集積回路毎にチップ状に分割され
る。ところで、図１４(a),(b) に示すように、半導体ウ
ェハ101 は円形であるのに対してレチクル上の１単位の
回路パターン形成領域は矩形状となっているので、露光
の際に用いられるレチクル102 上の複数の回路パターン
103a〜103dのうち半導体ウェハ101 からはみ出して露光
されるもの（斜線で示す領域）が幾つか存在することに
なる。このように、半導体ウェハ101 の周縁近傍に形成
されて欠落部分のある回路パターン103dを以下に無効回
路パターン、無効チップともいう。
終えた後に、各半導体集積回路毎にチップ状に分割され
る。ところで、図１４(a),(b) に示すように、半導体ウ
ェハ101 は円形であるのに対してレチクル上の１単位の
回路パターン形成領域は矩形状となっているので、露光
の際に用いられるレチクル102 上の複数の回路パターン
103a〜103dのうち半導体ウェハ101 からはみ出して露光
されるもの（斜線で示す領域）が幾つか存在することに
なる。このように、半導体ウェハ101 の周縁近傍に形成
されて欠落部分のある回路パターン103dを以下に無効回
路パターン、無効チップともいう。
【０００４】一方、露光されたレジストを現像する方法
として、半導体ウェハ上に現像液を盛るというパドル現
像法が一般に採用されるために、半導体ウェハの周縁近
傍では現像が不十分となって異常形状のレジストパター
ンが形成されてしまう。このような半導体ウェハ周縁近
傍において異常形状のレジストパターンが存在すると、
レジストパターンをマスクにしてパターニングされた膜
の形状も異常になる。このため、例えばＤＲＡＭの蓄積
電極を形成する工程においては、蓄積電極となる多結晶
シリコン膜の下のシリコン酸化膜を除去するためにフッ
酸処理を行うと、異常パターン領域ではシリコン基板に
繋がらない多結晶シリコン膜が浮遊して正常なパターン
の上にパーティクルとして付着し、歩留り低下の原因に
なる。
として、半導体ウェハ上に現像液を盛るというパドル現
像法が一般に採用されるために、半導体ウェハの周縁近
傍では現像が不十分となって異常形状のレジストパター
ンが形成されてしまう。このような半導体ウェハ周縁近
傍において異常形状のレジストパターンが存在すると、
レジストパターンをマスクにしてパターニングされた膜
の形状も異常になる。このため、例えばＤＲＡＭの蓄積
電極を形成する工程においては、蓄積電極となる多結晶
シリコン膜の下のシリコン酸化膜を除去するためにフッ
酸処理を行うと、異常パターン領域ではシリコン基板に
繋がらない多結晶シリコン膜が浮遊して正常なパターン
の上にパーティクルとして付着し、歩留り低下の原因に
なる。
【０００５】このような異常パターンを除去する方法と
して、例えば特開平７−１４２３０９号公報に記載され
ているように、露光後に無効チップとなる領域に光を照
射する方法を採用することも考えられる。しかし、無効
チップ領域では現像が不十分になることには変わりはな
いので、異常パターンを除去するような効果はあまりな
い。
して、例えば特開平７−１４２３０９号公報に記載され
ているように、露光後に無効チップとなる領域に光を照
射する方法を採用することも考えられる。しかし、無効
チップ領域では現像が不十分になることには変わりはな
いので、異常パターンを除去するような効果はあまりな
い。
【０００６】したがって、半導体ウェハ101 の周縁に回
路パターンが重なるような位置、即ち図１４(a) の斜線
に対応する位置には図１４(b) のレチクル105 の回路パ
ターン103a〜103dの全てを投影露光しない方法が採用さ
れている。
路パターンが重なるような位置、即ち図１４(a) の斜線
に対応する位置には図１４(b) のレチクル105 の回路パ
ターン103a〜103dの全てを投影露光しない方法が採用さ
れている。
【０００７】
【発明が解決しようとする課題】しかし、半導体ウェハ
周縁と回路パターンとが重なる領域での露光を省くと、
半導体ウェハの周縁近傍では１つ乃至３つの回路パター
ンが入るような無駄な領域が発生するので歩留りが低下
するという問題がある。これに対して、１枚のレチクル
に１つの回路パターンだけを形成してこれを露光に使用
することもあるが、露光処理の際に光のショット数が大
幅に増加してスループットが減少してしまう。
周縁と回路パターンとが重なる領域での露光を省くと、
半導体ウェハの周縁近傍では１つ乃至３つの回路パター
ンが入るような無駄な領域が発生するので歩留りが低下
するという問題がある。これに対して、１枚のレチクル
に１つの回路パターンだけを形成してこれを露光に使用
することもあるが、露光処理の際に光のショット数が大
幅に増加してスループットが減少してしまう。
【０００８】本発明の目的は、パーティクルの発生を抑
制しながら、露光処理の際のスループットと歩留りを向
上することができるパターニング工程を有する半導体装
置の製造方法を提供することにある。
制しながら、露光処理の際のスループットと歩留りを向
上することができるパターニング工程を有する半導体装
置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記した課題は、回路パ
ターンが繰り返して複数箇所に形成された第一のマスク
を半導体ウェハに向けて配置する工程と、複数の前記回
路パターンのうち前記半導体ウェハの縁に重なる部分の
前記回路パターンを、残りの前記回路パターンを浸食し
ない範囲でブラインドによって遮光する工程と、前記ブ
ラインドにより一部が遮光された状態の前記第一のマス
クを用いて前記半導体ウェハ上のレジストを露光する工
程と、前記レジストのうち前記ブラインドの縁が転写さ
れた領域に、遮光膜により区画された光透過パターンを
有する第二のマスクを用いて光を照射する工程と、前記
レジストを現像する工程とを有することを特徴とする半
導体装置の製造方法によって解決する。
ターンが繰り返して複数箇所に形成された第一のマスク
を半導体ウェハに向けて配置する工程と、複数の前記回
路パターンのうち前記半導体ウェハの縁に重なる部分の
前記回路パターンを、残りの前記回路パターンを浸食し
ない範囲でブラインドによって遮光する工程と、前記ブ
ラインドにより一部が遮光された状態の前記第一のマス
クを用いて前記半導体ウェハ上のレジストを露光する工
程と、前記レジストのうち前記ブラインドの縁が転写さ
れた領域に、遮光膜により区画された光透過パターンを
有する第二のマスクを用いて光を照射する工程と、前記
レジストを現像する工程とを有することを特徴とする半
導体装置の製造方法によって解決する。
【００１０】上記した半導体装置の製造方法において、
前記第一のマスクと前記第二のマスクは同一の光透過基
板に形成されたものを使用することを特徴とする。上記
した半導体装置の製造方法において、複数の前記回路パ
ターンは、一方向に並べられていることを特徴とする。
この場合、前記光透過パターンは、複数の前記回路パタ
ーンの配列方向の延長上に少なくとも１つ配置されてい
ればよい。
前記第一のマスクと前記第二のマスクは同一の光透過基
板に形成されたものを使用することを特徴とする。上記
した半導体装置の製造方法において、複数の前記回路パ
ターンは、一方向に並べられていることを特徴とする。
この場合、前記光透過パターンは、複数の前記回路パタ
ーンの配列方向の延長上に少なくとも１つ配置されてい
ればよい。
【００１１】上記した半導体装置の製造方法において、
複数の前記回路パターンは、縦横方向に隣接して配置さ
れ、且つ前記回路パターンの集光部分の外側で縦方向に
沿った部分と横方向に沿った部分のそれぞれに前記光透
過パターンが形成されていることを特徴とする。この場
合、前記光透過パターンは、スリット状であって前記光
透過パターンに平行な前記回路パターンの１辺よりも長
く形成してもよい。また、前記光透過パターンを、１つ
の前記回路パターンの１辺の長さとスクライブラインの
幅の和に実質的に等しくしたり、あるいは、前記光透過
パターンを、複数の前記回路パターンが集合した矩形状
の領域の一辺の中央寄りに存在させてもよい。
複数の前記回路パターンは、縦横方向に隣接して配置さ
れ、且つ前記回路パターンの集光部分の外側で縦方向に
沿った部分と横方向に沿った部分のそれぞれに前記光透
過パターンが形成されていることを特徴とする。この場
合、前記光透過パターンは、スリット状であって前記光
透過パターンに平行な前記回路パターンの１辺よりも長
く形成してもよい。また、前記光透過パターンを、１つ
の前記回路パターンの１辺の長さとスクライブラインの
幅の和に実質的に等しくしたり、あるいは、前記光透過
パターンを、複数の前記回路パターンが集合した矩形状
の領域の一辺の中央寄りに存在させてもよい。
【００１２】次に、本発明の作用について説明する。本
発明によれば、レチクルに形成された複数の回路パター
ンを半導体ウェハ上のレジストに投写する際に、半導体
ウェハの縁に重なる回路パターンをブラインドによって
遮光しながら行った後に、半導体ウェハ上でブラインド
の縁が転写された部分をさらにマスクを使用して部分的
に光を照射してブラインドの縁の転写部分を消滅するよ
うにしている。
発明によれば、レチクルに形成された複数の回路パター
ンを半導体ウェハ上のレジストに投写する際に、半導体
ウェハの縁に重なる回路パターンをブラインドによって
遮光しながら行った後に、半導体ウェハ上でブラインド
の縁が転写された部分をさらにマスクを使用して部分的
に光を照射してブラインドの縁の転写部分を消滅するよ
うにしている。
【００１３】このため、半導体ウェハの縁に重なる無効
な回路パターンの露光を防止して半導体ウェハの周縁に
生じる異常なレジストパターンの発生を防止するととも
に、ブラインドの縁の転写の焦点ボケによって生じる異
常なレジストパターンの発生が防止できることになり、
異常なレジストパターンの発生に起因して生じるパ─テ
ィクルの発生を大幅に抑制することができる。
な回路パターンの露光を防止して半導体ウェハの周縁に
生じる異常なレジストパターンの発生を防止するととも
に、ブラインドの縁の転写の焦点ボケによって生じる異
常なレジストパターンの発生が防止できることになり、
異常なレジストパターンの発生に起因して生じるパ─テ
ィクルの発生を大幅に抑制することができる。
【００１４】しかも、レチクルに複数形成された回路パ
ターンのうち半導体ウェハの縁に重ならないものだけを
露光するようにしたので、半導体ウェハ上に形成する有
効な回路パターンを減らす必要がなくなり、これによっ
て歩留りが向上する。さらに、複数の回路パターンが形
成されたレチクルを用いているので、スループットを低
下させることはない。
ターンのうち半導体ウェハの縁に重ならないものだけを
露光するようにしたので、半導体ウェハ上に形成する有
効な回路パターンを減らす必要がなくなり、これによっ
て歩留りが向上する。さらに、複数の回路パターンが形
成されたレチクルを用いているので、スループットを低
下させることはない。
【００１５】なお、レジストに転写されたブラインドの
縁を消すためのレチクルは、回路パターンの外側に形成
してもよいし、別なレチクルとしてもよい。レチクルに
おいて縦横方向に複数の回路パターンを並べる場合に
は、縦方向に沿った部分と横方向に沿った部分のそれぞ
れにブラインドの縁を消すための光透過パターンを設け
る。この場合、縦方向に沿った部分の光透過パターンは
回路パターンの集合した領域の中央寄りに配置し、また
縦方向に沿った部分の光透過パターンは回路パターンの
集合した領域の中央寄りに配置すると、レンズの開口領
域を有効に使用することができる。
縁を消すためのレチクルは、回路パターンの外側に形成
してもよいし、別なレチクルとしてもよい。レチクルに
おいて縦横方向に複数の回路パターンを並べる場合に
は、縦方向に沿った部分と横方向に沿った部分のそれぞ
れにブラインドの縁を消すための光透過パターンを設け
る。この場合、縦方向に沿った部分の光透過パターンは
回路パターンの集合した領域の中央寄りに配置し、また
縦方向に沿った部分の光透過パターンは回路パターンの
集合した領域の中央寄りに配置すると、レンズの開口領
域を有効に使用することができる。
【００１６】また、縦方向に沿った部分の光透過パター
ンの長さを回路パターンの縦方向の長さよりも長くし、
かつ、横方向に沿った部分の光透過パターンの長さを回
路パターンの横方向の長さよりも長くすると、光透過パ
ターンを通した光をブラインドの縁の投影部分に分割し
て光を照射する場合に、照射の途切れの発生を防止する
ことができる。
ンの長さを回路パターンの縦方向の長さよりも長くし、
かつ、横方向に沿った部分の光透過パターンの長さを回
路パターンの横方向の長さよりも長くすると、光透過パ
ターンを通した光をブラインドの縁の投影部分に分割し
て光を照射する場合に、照射の途切れの発生を防止する
ことができる。
【００１７】光透過パターンの配置を、回路パターンの
集合領域の中央よりに配置すると、レンズの有効露光エ
リアを最大限に利用できるし、パターンが線対象となる
ようにすることでレチクルの設計の段階でのプログラム
作りが容易になる。なお、回路パターンとブラインドエ
ッジ消去用パターンとを同一レチクル上に形成すること
により、レチクルの交換が不要となり、再位置合わせに
よるスループットの低下を防止できる。
集合領域の中央よりに配置すると、レンズの有効露光エ
リアを最大限に利用できるし、パターンが線対象となる
ようにすることでレチクルの設計の段階でのプログラム
作りが容易になる。なお、回路パターンとブラインドエ
ッジ消去用パターンとを同一レチクル上に形成すること
により、レチクルの交換が不要となり、再位置合わせに
よるスループットの低下を防止できる。
【００１８】
【発明の実施の形態】そこで、以下に本発明の実施形態
を図面に基づいて説明する。図１は、本発明の実施の形
態に係る半導体装置の製造工程のうちのレジスト露光に
用いる露光装置の一例を示している。その露光装置にお
いては、光源１からウェハステージ２に向けて、ブライ
ンド３、ミラー４、上部レンズ系５、縮小投影部６が順
に配置されており、上部レンズ系５と縮小投影部６の間
に後述するレチクル７が配置される。
を図面に基づいて説明する。図１は、本発明の実施の形
態に係る半導体装置の製造工程のうちのレジスト露光に
用いる露光装置の一例を示している。その露光装置にお
いては、光源１からウェハステージ２に向けて、ブライ
ンド３、ミラー４、上部レンズ系５、縮小投影部６が順
に配置されており、上部レンズ系５と縮小投影部６の間
に後述するレチクル７が配置される。
【００１９】ブラインド３は、例えば図２に示すように
複数枚の遮光板３ａ〜３ｄを有し、遮光板３ａ〜３ｄを
組み合わせて所望の形状の開口部３ｅを形成するように
なっている。開口部３ｅの大きさや位置は、それぞれの
遮光板３ａ〜３ｄの縦、横方向への移動によって変える
ことができる。レチクル７は、例えば図３に示すよう
に、平面が四角形の光透過性基板（例えば石英基板）７
ｓを有し、その光透過性基板７ｓ上には互いに隣接して
配置される複数の矩形状の第一〜第四の回路パターン領
域７ａ〜７ｄが形成されている。それらの回路パターン
領域７ａ〜７ｄが集合した矩形状の集合領域７ｅはクロ
ム製の遮光枠７ｆによって囲まれている。また、集光領
域７ｅの４つの辺のうち隣合う２つの辺のそれぞれの外
側には、それらの辺に平行な第一のスリットパターン
（光透過パターン）７ｇと第二のスリットパターン（光
透過パターン）７ｈが遮光枠７ｆに囲まれて形成されて
いる。第一のスリットパターン７ｇは、これに平行とな
る回路パターン７ａの辺よりも０．２〜１．０mm程度
（例えばは０．５mm）長く、また、第二のスリットパタ
ーン７ｈは、これに平行な回路パターン７ｄの辺よりも
０．２〜１．０mm程度（例えば０．５mm）長く形成され
ている。その０．２〜１．０mmの範囲内の値は、例えば
スクライブライン幅としてもよい。スクライブライン
は、複数の回路パターン７ａ〜７ｄを、チップ状に分離
する場合に切断されるラインである。
複数枚の遮光板３ａ〜３ｄを有し、遮光板３ａ〜３ｄを
組み合わせて所望の形状の開口部３ｅを形成するように
なっている。開口部３ｅの大きさや位置は、それぞれの
遮光板３ａ〜３ｄの縦、横方向への移動によって変える
ことができる。レチクル７は、例えば図３に示すよう
に、平面が四角形の光透過性基板（例えば石英基板）７
ｓを有し、その光透過性基板７ｓ上には互いに隣接して
配置される複数の矩形状の第一〜第四の回路パターン領
域７ａ〜７ｄが形成されている。それらの回路パターン
領域７ａ〜７ｄが集合した矩形状の集合領域７ｅはクロ
ム製の遮光枠７ｆによって囲まれている。また、集光領
域７ｅの４つの辺のうち隣合う２つの辺のそれぞれの外
側には、それらの辺に平行な第一のスリットパターン
（光透過パターン）７ｇと第二のスリットパターン（光
透過パターン）７ｈが遮光枠７ｆに囲まれて形成されて
いる。第一のスリットパターン７ｇは、これに平行とな
る回路パターン７ａの辺よりも０．２〜１．０mm程度
（例えばは０．５mm）長く、また、第二のスリットパタ
ーン７ｈは、これに平行な回路パターン７ｄの辺よりも
０．２〜１．０mm程度（例えば０．５mm）長く形成され
ている。その０．２〜１．０mmの範囲内の値は、例えば
スクライブライン幅としてもよい。スクライブライン
は、複数の回路パターン７ａ〜７ｄを、チップ状に分離
する場合に切断されるラインである。
【００２０】レチクル７の回路パターン領域７ａ〜７ｄ
内には、特に図示しないが、それぞれ遮光枠７ｆと同じ
材料のクロム膜から構成された、例えばＭＯＳトランジ
スタのゲート電極、配線パターン又はキャパシタ対向電
極のようなパターンが形成されている。レチクル７の平
面の大きさは例えば１５０mm×１５０mm、回路パターン
領域７ａ〜７ｄの各平面の大きさは最大で約１２０mm×
１２０mm、第一及び第二のスリットパターン７ｇ、７ｈ
のギャップＧ1 、Ｇ2 は２mmであり、回路パターン領域
７ａ〜７ｄに形成される回路パターンは例えば１／５倍
に縮小されて半導体ウェハＷ上のレジストＲに投影露光
される。
内には、特に図示しないが、それぞれ遮光枠７ｆと同じ
材料のクロム膜から構成された、例えばＭＯＳトランジ
スタのゲート電極、配線パターン又はキャパシタ対向電
極のようなパターンが形成されている。レチクル７の平
面の大きさは例えば１５０mm×１５０mm、回路パターン
領域７ａ〜７ｄの各平面の大きさは最大で約１２０mm×
１２０mm、第一及び第二のスリットパターン７ｇ、７ｈ
のギャップＧ1 、Ｇ2 は２mmであり、回路パターン領域
７ａ〜７ｄに形成される回路パターンは例えば１／５倍
に縮小されて半導体ウェハＷ上のレジストＲに投影露光
される。
【００２１】このようなレチクル７は、露光装置の上部
レンズ系５と縮小投影部６の間に配置され、レチクル７
の回路パターン領域７ａ〜７ｄは、図４に示すように半
導体ウェハＷ上のレジストＲに繰り返し露光される。そ
の露光は次のような手順による。まず、図４に示す四角
の実線で囲まれた部分は、半導体ウェハＷの周縁に全く
重ならずに、図３に示す全ての回路パターン領域７ａ〜
７ｄを同時に露光する領域である。
レンズ系５と縮小投影部６の間に配置され、レチクル７
の回路パターン領域７ａ〜７ｄは、図４に示すように半
導体ウェハＷ上のレジストＲに繰り返し露光される。そ
の露光は次のような手順による。まず、図４に示す四角
の実線で囲まれた部分は、半導体ウェハＷの周縁に全く
重ならずに、図３に示す全ての回路パターン領域７ａ〜
７ｄを同時に露光する領域である。
【００２２】このような領域への露光は、図５(a) に示
すように、ブラインド３を通過した光がレチクル７の全
ての回路パターン領域７ａ〜７ｄだけを通過するよう
に、ブラインド３の開口部３ｅの形状及び位置を設定す
る。これにより、１回の光照射によってレジストＲに露
光されるパターン潜像の平面の外形は図５(b) のように
なり、複数の回路パターン１０の潜像が隣接して同時に
形成される。図５(b) に示す複数の回路パターン１０
は、ウェハステージ２のＸ方向、Ｙ方向のいずれか又は
双方向への移動によってレジストＲに繰り返し投影露光
される。
すように、ブラインド３を通過した光がレチクル７の全
ての回路パターン領域７ａ〜７ｄだけを通過するよう
に、ブラインド３の開口部３ｅの形状及び位置を設定す
る。これにより、１回の光照射によってレジストＲに露
光されるパターン潜像の平面の外形は図５(b) のように
なり、複数の回路パターン１０の潜像が隣接して同時に
形成される。図５(b) に示す複数の回路パターン１０
は、ウェハステージ２のＸ方向、Ｙ方向のいずれか又は
双方向への移動によってレジストＲに繰り返し投影露光
される。
【００２３】これに対して、レチクル７上の全ての回路
パターンが転写されない領域、即ち図４の斜線で示した
領域の回路パターンは例えば次のように露光される。ま
ず、投影露光の際にレチクル７上の一部の回路パターン
領域７ａ，７ｂ，７ｄが半導体ウェハＷの周縁に重なる
場合には、図６(a) に示すように、ブラインド３の遮光
板３ａ〜３ｄの位置を調整することによって、半導体ウ
ェハＷの縁に全く重ならない回路パターン領域７ｃとそ
の周辺に僅かにはみ出す程度の領域だけに光を照射する
ような位置、大きさ及び形状となるようにブラインド３
の開口部３ｅを変形させる。この場合、その他の回路パ
ターン領域７ａ，７ｂ，７ｄには光を透過させないよう
にする。
パターンが転写されない領域、即ち図４の斜線で示した
領域の回路パターンは例えば次のように露光される。ま
ず、投影露光の際にレチクル７上の一部の回路パターン
領域７ａ，７ｂ，７ｄが半導体ウェハＷの周縁に重なる
場合には、図６(a) に示すように、ブラインド３の遮光
板３ａ〜３ｄの位置を調整することによって、半導体ウ
ェハＷの縁に全く重ならない回路パターン領域７ｃとそ
の周辺に僅かにはみ出す程度の領域だけに光を照射する
ような位置、大きさ及び形状となるようにブラインド３
の開口部３ｅを変形させる。この場合、その他の回路パ
ターン領域７ａ，７ｂ，７ｄには光を透過させないよう
にする。
【００２４】そして、欠落の無い有効な回路パターンだ
けをレジストＲに露光する。レジストＲに形成される回
路パターン１１の潜像の外形は図６(b) に示すようにな
る。回路パターン領域７ｃのうち遮光枠７ｆで区画され
ない側には、回路パターン領域７ａ，７ｂ，７ｄの一部
がブラインド３によって切断された状態で投影露光され
ることになる。このように一部が投影露光された回路パ
ターンを、無効な回路パターン１２という。ブラインド
３により切断された部分が投影されたレジストＲにおい
ては、ブラインド３のエッジが投影された部分に焦点ボ
ケが生じる。
けをレジストＲに露光する。レジストＲに形成される回
路パターン１１の潜像の外形は図６(b) に示すようにな
る。回路パターン領域７ｃのうち遮光枠７ｆで区画され
ない側には、回路パターン領域７ａ，７ｂ，７ｄの一部
がブラインド３によって切断された状態で投影露光され
ることになる。このように一部が投影露光された回路パ
ターンを、無効な回路パターン１２という。ブラインド
３により切断された部分が投影されたレジストＲにおい
ては、ブラインド３のエッジが投影された部分に焦点ボ
ケが生じる。
【００２５】即ち、レチクル７上の無効な回路パターン
７ａ，７ｂ，７ｄをブラインド３によって遮光すると、
そのブラインド３のエッジ部分がレジストＲに投影され
ることになる。このブラインド３のエッジ部分はレジス
トＲでは焦点が合っていないので、ボケが生じて異常パ
ターン発生の原因になり、ひいては従来技術で説明した
ようなパーティクルが発生する原因になる。このため、
ブラインド３のエッジ部分が表れる領域を第一及び第二
のスリットパターン７ｇ，７ｈを通して光を照射するこ
とによってそのボケの部分のレジストを除去することに
した。そのブラインド３のエッジを、以下にブラインド
エッジともいう。
７ａ，７ｂ，７ｄをブラインド３によって遮光すると、
そのブラインド３のエッジ部分がレジストＲに投影され
ることになる。このブラインド３のエッジ部分はレジス
トＲでは焦点が合っていないので、ボケが生じて異常パ
ターン発生の原因になり、ひいては従来技術で説明した
ようなパーティクルが発生する原因になる。このため、
ブラインド３のエッジ部分が表れる領域を第一及び第二
のスリットパターン７ｇ，７ｈを通して光を照射するこ
とによってそのボケの部分のレジストを除去することに
した。そのブラインド３のエッジを、以下にブラインド
エッジともいう。
【００２６】このように正常に露光された回路パターン
１１の周囲に存在する無効な回路パターン１２を除去す
るために、次のような追加露光、又は二重露光を行う。
ブラインド３の遮光板３ａ〜３ｄを移動して、図７(a)
に示すように、レチクル７上の第二のスリットパターン
７ｈだけに光を照射するような位置、大きさ及び形状と
なるようにブラインド３の開口部３ｅを変形させる。そ
の開口部３ｅと無効な回路パターン１２との位置合わせ
は、ウェハステージ２を移動することによって行う。
１１の周囲に存在する無効な回路パターン１２を除去す
るために、次のような追加露光、又は二重露光を行う。
ブラインド３の遮光板３ａ〜３ｄを移動して、図７(a)
に示すように、レチクル７上の第二のスリットパターン
７ｈだけに光を照射するような位置、大きさ及び形状と
なるようにブラインド３の開口部３ｅを変形させる。そ
の開口部３ｅと無効な回路パターン１２との位置合わせ
は、ウェハステージ２を移動することによって行う。
【００２７】そして、露光装置において第二のスリット
パターン７ｈを透過した光を、有効な回路パターン１１
のＸ方向に隣接する無効な回路パターン１２に照射す
る。これにより、図６(b) に示した無効な回路パターン
１２のうちＸ方向側に存在するブラインドエッジの転写
部分を完全に消滅させて図７(b) に示すパターン潜像を
形成する。
パターン７ｈを透過した光を、有効な回路パターン１１
のＸ方向に隣接する無効な回路パターン１２に照射す
る。これにより、図６(b) に示した無効な回路パターン
１２のうちＸ方向側に存在するブラインドエッジの転写
部分を完全に消滅させて図７(b) に示すパターン潜像を
形成する。
【００２８】この結果、有効な回路パターン１１のＸ方
向側のエッジがシャープになるとともに、そのＸ方向側
に存在するブラインドの縁が消滅して細い光照射パター
ン潜像１３が形成される。続いて、図８(a) に示すよう
に、ブラインド３の遮光板３ａ〜３ｄを移動してレチク
ル７上の第一のスリットパターン７ｇだけに光を照射す
るような位置、大きさ及び形状となるようにブラインド
３の開口部３ｅを変化させる。開口部３ｅと無効な回路
パターン１２の位置合わせは、ウェハステージ２を移動
することによって行う。
向側のエッジがシャープになるとともに、そのＸ方向側
に存在するブラインドの縁が消滅して細い光照射パター
ン潜像１３が形成される。続いて、図８(a) に示すよう
に、ブラインド３の遮光板３ａ〜３ｄを移動してレチク
ル７上の第一のスリットパターン７ｇだけに光を照射す
るような位置、大きさ及び形状となるようにブラインド
３の開口部３ｅを変化させる。開口部３ｅと無効な回路
パターン１２の位置合わせは、ウェハステージ２を移動
することによって行う。
【００２９】そして、第一のスリットパターン７ｇを通
る光を、有効な回路パターン１１のＹ方向に隣接するブ
ラインド３のエッジの転写部分に照射する。これによ
り、有効の回路パターン１１のＹ方向側に存在するブラ
インドエッジを完全に消滅させて、図８(b) に示すよう
なパターン潜像を形成する。この結果、有効な回路パタ
ーン１１のＹ方向側のエッジがシャープになるととも
に、Ｙ方向のブラインド３のエッジの転写部分が消滅し
て細い光照射パターン潜像１４が形成される。
る光を、有効な回路パターン１１のＹ方向に隣接するブ
ラインド３のエッジの転写部分に照射する。これによ
り、有効の回路パターン１１のＹ方向側に存在するブラ
インドエッジを完全に消滅させて、図８(b) に示すよう
なパターン潜像を形成する。この結果、有効な回路パタ
ーン１１のＹ方向側のエッジがシャープになるととも
に、Ｙ方向のブラインド３のエッジの転写部分が消滅し
て細い光照射パターン潜像１４が形成される。
【００３０】なお、第一及び第二のスリットパターン７
ｇ，７ｈは、双方ともレチクル７上で回路パターン７ａ
〜７ｄよりも僅かに長く形成されているので、第一及び
第二のスリットパターン７ｇ，７ｈがレジストＲに投影
露光された場合にはそれらの端部が互いに重なることに
なる。上述した露光処理は、レチクル７上の複数の回路
パターン７ａ〜７ｄの一部をブラインド３だけで覆って
しまうと、その周辺には焦点ボケによる異常パターンが
発生するという事実に基づいており、そのような事実は
特開平７−１４２３０９号公報には記載されていない。
ｇ，７ｈは、双方ともレチクル７上で回路パターン７ａ
〜７ｄよりも僅かに長く形成されているので、第一及び
第二のスリットパターン７ｇ，７ｈがレジストＲに投影
露光された場合にはそれらの端部が互いに重なることに
なる。上述した露光処理は、レチクル７上の複数の回路
パターン７ａ〜７ｄの一部をブラインド３だけで覆って
しまうと、その周辺には焦点ボケによる異常パターンが
発生するという事実に基づいており、そのような事実は
特開平７−１４２３０９号公報には記載されていない。
【００３１】上述したように、レチクルを用いて回路パ
ターンを繰り返してレジストに投影露光する工程と、回
路パターンの一部を覆ったブラインドのエッジがレジス
トに転写された部分に光を照射して消滅させる工程とを
終えると、図４の実線及び破線で区画された数の回路パ
ターンの潜像が形成される。これにより、半導体ウェハ
Ｗの縁に重なるような回路パターンは露光されないこと
になる。したがって、そのような露光を終えた後にレジ
ストＲをパドル現像すると、半導体ウェハＷ周縁に沿っ
た領域にはレジストＲが残るとともにその周辺近傍に形
成される有効な回路パターンのエッジ部分はボケのない
シャープな形状が表れることになる。
ターンを繰り返してレジストに投影露光する工程と、回
路パターンの一部を覆ったブラインドのエッジがレジス
トに転写された部分に光を照射して消滅させる工程とを
終えると、図４の実線及び破線で区画された数の回路パ
ターンの潜像が形成される。これにより、半導体ウェハ
Ｗの縁に重なるような回路パターンは露光されないこと
になる。したがって、そのような露光を終えた後にレジ
ストＲをパドル現像すると、半導体ウェハＷ周縁に沿っ
た領域にはレジストＲが残るとともにその周辺近傍に形
成される有効な回路パターンのエッジ部分はボケのない
シャープな形状が表れることになる。
【００３２】そのような現像処理の後には、レジストＲ
の下の膜（不図示）をパターニングする工程、その他の
工程を経て半導体ウェハに複数の半導体集積回路が形成
される。次に、レチクルの他の例を以下に説明する。レ
チクルに形成される回路パターンは、図３に示すように
４つに限るものでなく、図９〜図１３に示すように、２
つ以上であれば上記したスリットパターンによる二重露
光（周辺露光）が利用できる。
の下の膜（不図示）をパターニングする工程、その他の
工程を経て半導体ウェハに複数の半導体集積回路が形成
される。次に、レチクルの他の例を以下に説明する。レ
チクルに形成される回路パターンは、図３に示すように
４つに限るものでなく、図９〜図１３に示すように、２
つ以上であれば上記したスリットパターンによる二重露
光（周辺露光）が利用できる。
【００３３】まず、図９(a),(b) に示したように、複数
の回路パターン領域２１が一方向にだけ配列されている
レチクルを使用する場合には、回路パターン領域２１同
士の境界近傍にブラインド３のエッジが露光されるの
で、回路パターン領域２１の境界線に平行なスリットパ
ターン２３を少なくとも１つ設ければよい。また、図１
０に示すように、２つの回路パターン領域２４を仕切帯
２５で仕切る構造のレチクルを採用する場合には、スリ
ットパターンの代わりにＵ字状の補助露光パターン２６
を設けてもよい。この場合、レジストＲでは、仕切帯２
５と遮光枠２７が転写されるので、有効な回路パターン
領域２４の４辺のエッジは全てシャープになる。
の回路パターン領域２１が一方向にだけ配列されている
レチクルを使用する場合には、回路パターン領域２１同
士の境界近傍にブラインド３のエッジが露光されるの
で、回路パターン領域２１の境界線に平行なスリットパ
ターン２３を少なくとも１つ設ければよい。また、図１
０に示すように、２つの回路パターン領域２４を仕切帯
２５で仕切る構造のレチクルを採用する場合には、スリ
ットパターンの代わりにＵ字状の補助露光パターン２６
を設けてもよい。この場合、レジストＲでは、仕切帯２
５と遮光枠２７が転写されるので、有効な回路パターン
領域２４の４辺のエッジは全てシャープになる。
【００３４】したがって、一部が露光された無効な回路
パターンは図１０の破線で示すように、仕切帯２５の転
写部分とＵ字状の補助パターン２６とでブラインドエッ
ジを囲む。そして、その囲まれた領域に光を照射するこ
とになる。なお、レチクル上において、同じ方向にのみ
複数の回路パターンを繰り返して並べる場合には、スリ
ットパターンやＵ字状の補助パターンの光透過部分は、
回路パターンの対向する辺と同じ長さがあれば十分であ
り、それらの光透過部分を通してブラインドエッジを露
光により消滅させることができる。
パターンは図１０の破線で示すように、仕切帯２５の転
写部分とＵ字状の補助パターン２６とでブラインドエッ
ジを囲む。そして、その囲まれた領域に光を照射するこ
とになる。なお、レチクル上において、同じ方向にのみ
複数の回路パターンを繰り返して並べる場合には、スリ
ットパターンやＵ字状の補助パターンの光透過部分は、
回路パターンの対向する辺と同じ長さがあれば十分であ
り、それらの光透過部分を通してブラインドエッジを露
光により消滅させることができる。
【００３５】図１１〜図１３に示すように、Ｘ方向とＹ
方向に複数の回路パターン３０が形成されているレチク
ルを採用する場合には、Ｘ方向とＹ方向に平行な少なく
とも２つのスリットパターン３１，３２を遮光枠３３内
に形成する必要がある。それらのスリットパターン３
１，３２の形成位置は、回路パターン３０が集合した集
合領域３４の各辺の中央寄りの位置に配置することが好
ましい。これは、図１に示すような露光装置のステッパ
ー２上での有効な露光領域は、例えば直径２２mm程度の
円形となっている。このため、例えば図１２に示すよう
に、隙間の狭いスリットパターン３１，３２を中央に寄
せることにより、回路パターン３１，３２が有効露光領
域３５に目一杯の大きさに配置することができる。
方向に複数の回路パターン３０が形成されているレチク
ルを採用する場合には、Ｘ方向とＹ方向に平行な少なく
とも２つのスリットパターン３１，３２を遮光枠３３内
に形成する必要がある。それらのスリットパターン３
１，３２の形成位置は、回路パターン３０が集合した集
合領域３４の各辺の中央寄りの位置に配置することが好
ましい。これは、図１に示すような露光装置のステッパ
ー２上での有効な露光領域は、例えば直径２２mm程度の
円形となっている。このため、例えば図１２に示すよう
に、隙間の狭いスリットパターン３１，３２を中央に寄
せることにより、回路パターン３１，３２が有効露光領
域３５に目一杯の大きさに配置することができる。
【００３６】なお、上記した実施形態では、無効な回路
パターンに光を照射するためのスリットパターンやＵ字
状補助パターンを回路パターンと同じレチクル上に形成
したが、別なレチクルに形成してもよい。また、上記し
た実施形態では、回路パターンの露光後に、ブラインド
エッジを消去するようにしたが、その順が逆であっても
よい。
パターンに光を照射するためのスリットパターンやＵ字
状補助パターンを回路パターンと同じレチクル上に形成
したが、別なレチクルに形成してもよい。また、上記し
た実施形態では、回路パターンの露光後に、ブラインド
エッジを消去するようにしたが、その順が逆であっても
よい。
【００３７】また、スリットと無効回路パターンはとも
に半導体ウェハからはみ出さないように露光することが
好ましい。
に半導体ウェハからはみ出さないように露光することが
好ましい。
【００３８】
【発明の効果】以上述べたように本発明によれば、レチ
クルに形成された複数の回路パターンを半導体ウェハ上
のレジストに投写する際に、半導体ウェハの縁に重なる
回路パターンをブラインドによって遮光しながら行った
後に、半導体ウェハ上でブラインドの縁が転写された部
分を別なマスクを使用して部分的に光を照射してブライ
ンドの縁の転写部分を消滅するようにしている。このた
め、半導体ウェハの縁に重なる無効な回路パターンの露
光を防止して半導体ウェハの周縁に生じる異常なレジス
トパターンの発生を防止するとともに、ブラインドの縁
の転写の焦点ボケによって生じる異常なレジストパター
ンの発生が防止できることになり、異常なレジストパタ
ーンの発生に起因して生じるパ─ティクルの発生を大幅
に抑制することができる。
クルに形成された複数の回路パターンを半導体ウェハ上
のレジストに投写する際に、半導体ウェハの縁に重なる
回路パターンをブラインドによって遮光しながら行った
後に、半導体ウェハ上でブラインドの縁が転写された部
分を別なマスクを使用して部分的に光を照射してブライ
ンドの縁の転写部分を消滅するようにしている。このた
め、半導体ウェハの縁に重なる無効な回路パターンの露
光を防止して半導体ウェハの周縁に生じる異常なレジス
トパターンの発生を防止するとともに、ブラインドの縁
の転写の焦点ボケによって生じる異常なレジストパター
ンの発生が防止できることになり、異常なレジストパタ
ーンの発生に起因して生じるパ─ティクルの発生を大幅
に抑制することができる。
【００３９】しかも、レチクルに複数形成された回路パ
ターンのうち半導体ウェハの縁に重ならないものだけを
露光するようにしたので、半導体ウェハ上に形成する有
効な回路パターンを減らす必要がなくなり、これによっ
て歩留りを高くすることができる。さらに、複数の回路
パターンが形成されたレチクルを用いているので、スル
ープットの低下を防止できる。
ターンのうち半導体ウェハの縁に重ならないものだけを
露光するようにしたので、半導体ウェハ上に形成する有
効な回路パターンを減らす必要がなくなり、これによっ
て歩留りを高くすることができる。さらに、複数の回路
パターンが形成されたレチクルを用いているので、スル
ープットの低下を防止できる。
【００４０】回路パターンとブラインドエッジ消去用の
パターンを同一レチクル上に形成することにより、レチ
クルの交換が不要となり、再位置合わせによるスループ
ットの低下を防止できる。
パターンを同一レチクル上に形成することにより、レチ
クルの交換が不要となり、再位置合わせによるスループ
ットの低下を防止できる。
【図１】図１は、本発明の実施形態に使用する露光装置
の構成図である。
の構成図である。
【図２】図２は、図１に示した露光装置のブラインドの
一例を示す平面図である。
一例を示す平面図である。
【図３】図３は、本発明の実施形態に使用するレチクル
の第１例を示す平面図である。
の第１例を示す平面図である。
【図４】図４は、図３に示すレチクルによって半導体ウ
ェハ上で露光される領域を示す平面図である。
ェハ上で露光される領域を示す平面図である。
【図５】図５(a) は、図３に示すレチクルとブラインド
の配置関係の第１例を示す平面図、図５(b) は、図５
(a) のようにブラインドで遮光されたレチクルを使用し
て露光された露光結果を示すパターン潜像の概要を示す
平面図である。
の配置関係の第１例を示す平面図、図５(b) は、図５
(a) のようにブラインドで遮光されたレチクルを使用し
て露光された露光結果を示すパターン潜像の概要を示す
平面図である。
【図６】図６(a) は、図３に示すレチクルとブラインド
の配置関係の第２例を示す平面図、図６(b) は、図６
(a) のようにブラインドで遮光されたレチクルを使用し
て露光された露光結果を示すパターン潜像の概要を示す
平面図である。
の配置関係の第２例を示す平面図、図６(b) は、図６
(a) のようにブラインドで遮光されたレチクルを使用し
て露光された露光結果を示すパターン潜像の概要を示す
平面図である。
【図７】図７(a) は、図３に示すレチクルとブラインド
の配置関係の第３例を示す平面図、図７(b) は、図７
(a) のようにブラインドで遮光されたレチクルを使用し
て露光された露光結果を示すパターン潜像の概要を示す
平面図である。
の配置関係の第３例を示す平面図、図７(b) は、図７
(a) のようにブラインドで遮光されたレチクルを使用し
て露光された露光結果を示すパターン潜像の概要を示す
平面図である。
【図８】図８(a) は、図３に示すレチクルとのブライン
ドの関係の第４例を示す平面図、図８(b) は、図８(a)
のようにブラインドで遮光されたレチクルを使用して露
光された露光結果を示すパターン潜像の概要を示す平面
図である。
ドの関係の第４例を示す平面図、図８(b) は、図８(a)
のようにブラインドで遮光されたレチクルを使用して露
光された露光結果を示すパターン潜像の概要を示す平面
図である。
【図９】図９(a),(b) は、本発明の実施形態に使用する
レチクルの第２例、第３例を示す平面図である。
レチクルの第２例、第３例を示す平面図である。
【図１０】図１０は、本発明の実施形態に用いるレチク
ルの第４例を示す平面図である。
ルの第４例を示す平面図である。
【図１１】図１１は、本発明の実施形態に用いるレチク
ルの第５例を示す平面図である。
ルの第５例を示す平面図である。
【図１２】図１２は、本発明の実施形態に用いるレチク
ルの第６例を示す平面図である。
ルの第６例を示す平面図である。
【図１３】図１３は、本発明の実施形態に用いるレチク
ルの第７例を示す平面図である。
ルの第７例を示す平面図である。
【図１４】図１４(a) は、従来の露光方法による露光結
果と、図１４(b) は、一般に使用されるレチクルの概要
を示す平面図である。
果と、図１４(b) は、一般に使用されるレチクルの概要
を示す平面図である。
１…光源、２…ウェハステージ、３…ブラインド、３ａ
〜３ｄ…遮光板、３ｃ…開口部、４…ミラー、５…上部
レンズ系、６…縮小投影部、７…レチクル、７ａ〜７ｄ
…回路パターン領域、７ｆ…遮光枠、７ｇ、７ｈ…スリ
ットパターン、Ｗ…半導体ウェハ、Ｒ…レジスト。
〜３ｄ…遮光板、３ｃ…開口部、４…ミラー、５…上部
レンズ系、６…縮小投影部、７…レチクル、７ａ〜７ｄ
…回路パターン領域、７ｆ…遮光枠、７ｇ、７ｈ…スリ
ットパターン、Ｗ…半導体ウェハ、Ｒ…レジスト。
Claims (8)
- 【請求項１】回路パターンが繰り返して複数箇所に形成
された第一のマスクを半導体ウェハに向けて配置する工
程と、 複数の前記回路パターンのうち前記半導体ウェハの縁に
重なる部分の前記回路パターンを、残りの前記回路パタ
ーンを浸食しない範囲でブラインドによって遮光する工
程と、 前記ブラインドにより一部が遮光された状態の前記第一
のマスクを用いて前記半導体ウェハ上のレジストを露光
する工程と、 前記レジストのうち前記ブラインドの縁が転写された領
域に、遮光膜により区画された光透過パターンを有する
第二のマスクを用いて光を照射する工程と、 前記レジストを現像する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項２】前記第一のマスクと前記第二のマスクとし
て、同一の光透過基板に形成されたものが使用されるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】複数の前記回路パターンは、一方向に並べ
られていることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項４】前記光透過パターンは、複数の前記回路パ
ターンの配列方向の延長上に少なくとも１つ配置される
ことを特徴とする請求項３に記載の半導体装置の製造方
法。 - 【請求項５】複数の前記回路パターンは縦横方向に隣接
して配置され、且つ前記回路パターンの集光部分の外側
で縦方向に沿った部分と横方向に沿った部分のそれぞれ
に前記光透過パターンが形成されていることを特徴とす
る請求項１に記載の半導体装置の製造方法。 - 【請求項６】前記光透過パターンはスリット状であっ
て、前記光透過パターンに平行な前記回路パターンの１
辺よりも長いことを特徴とする請求項５に記載の半導体
装置の製造方法。 - 【請求項７】前記光透過パターンは、１つの前記回路パ
ターンの１辺の長さとスクライブラインの幅の和に実質
的に等しいことを特徴とする請求項６に記載の半導体装
置の製造方法。 - 【請求項８】前記光透過パターンは、複数の前記回路パ
ターンが集合した矩形状の領域の一辺の中央寄りに存在
することを特徴とする請求項６記載の半導体装置の製造
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28748397A JP3313628B2 (ja) | 1997-10-20 | 1997-10-20 | 半導体装置の製造方法 |
| TW087112241A TW436880B (en) | 1997-10-20 | 1998-07-27 | Method for production of semicondcutor devices |
| US09/124,217 US6232051B1 (en) | 1997-10-20 | 1998-07-29 | Method for production of semiconductor devices |
| KR1019980032406A KR100305552B1 (ko) | 1997-10-20 | 1998-08-10 | 반도체장치의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28748397A JP3313628B2 (ja) | 1997-10-20 | 1997-10-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121341A true JPH11121341A (ja) | 1999-04-30 |
| JP3313628B2 JP3313628B2 (ja) | 2002-08-12 |
Family
ID=17717935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28748397A Expired - Fee Related JP3313628B2 (ja) | 1997-10-20 | 1997-10-20 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6232051B1 (ja) |
| JP (1) | JP3313628B2 (ja) |
| KR (1) | KR100305552B1 (ja) |
| TW (1) | TW436880B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1189111A1 (en) * | 1999-05-27 | 2002-03-20 | Kem-Tec Japan Co., Ltd | Production device for printed board, production method for printed board and printed board |
| JP2005197678A (ja) * | 2003-12-26 | 2005-07-21 | Samsung Electronics Co Ltd | 露光方法及びこれを遂行するためのレチクル、レチクルアセンブリー及び露光装置 |
| JP2006278820A (ja) * | 2005-03-30 | 2006-10-12 | Nikon Corp | 露光方法及び装置 |
| JP2008219012A (ja) * | 2007-03-06 | 2008-09-18 | Asml Netherlands Bv | リソグラフィ装置及びリソグラフィ方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030018750A (ko) * | 2001-08-31 | 2003-03-06 | 주식회사 하이닉스반도체 | 이중 노광을 이용한 반도체 소자의 제조방법 |
| EP1431829A1 (en) * | 2002-12-19 | 2004-06-23 | ASML Netherlands B.V. | Lithographic projection apparatus |
| KR100620982B1 (ko) * | 2002-12-19 | 2006-09-13 | 에이에스엠엘 네델란즈 비.브이. | 디바이스 제조방법, 리소그래피장치를 제어하기 위한 컴퓨터 프로그램을 기록한 기록매체 및 리소그래피 장치 |
| US6900075B2 (en) * | 2003-10-31 | 2005-05-31 | Lsi Logic Corporation | Mixed LVR and HVR reticle set design for the processing of gate arrays, embedded arrays and rapid chip products |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6338231A (ja) | 1986-08-01 | 1988-02-18 | Fujitsu Ltd | レジストマスクの形成方法 |
| JP2886193B2 (ja) | 1989-08-29 | 1999-04-26 | 株式会社日立製作所 | 半導体ウエハの露光方法 |
| JPH07142309A (ja) | 1993-06-18 | 1995-06-02 | Oki Electric Ind Co Ltd | ウエハの露光方法 |
| KR0156316B1 (ko) * | 1995-09-13 | 1998-12-01 | 김광호 | 반도체장치의 패턴 형성방법 |
-
1997
- 1997-10-20 JP JP28748397A patent/JP3313628B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-27 TW TW087112241A patent/TW436880B/zh not_active IP Right Cessation
- 1998-07-29 US US09/124,217 patent/US6232051B1/en not_active Expired - Fee Related
- 1998-08-10 KR KR1019980032406A patent/KR100305552B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1189111A1 (en) * | 1999-05-27 | 2002-03-20 | Kem-Tec Japan Co., Ltd | Production device for printed board, production method for printed board and printed board |
| EP1189111A4 (en) * | 1999-05-27 | 2002-11-06 | Kem Tec Japan Co Ltd | DEVICE AND METHOD FOR MANUFACTURING PRINTED CIRCUITS, PRINTED CIRCUIT HIMSELF |
| JP2005197678A (ja) * | 2003-12-26 | 2005-07-21 | Samsung Electronics Co Ltd | 露光方法及びこれを遂行するためのレチクル、レチクルアセンブリー及び露光装置 |
| JP2006278820A (ja) * | 2005-03-30 | 2006-10-12 | Nikon Corp | 露光方法及び装置 |
| JP2008219012A (ja) * | 2007-03-06 | 2008-09-18 | Asml Netherlands Bv | リソグラフィ装置及びリソグラフィ方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3313628B2 (ja) | 2002-08-12 |
| KR100305552B1 (ko) | 2001-11-30 |
| US6232051B1 (en) | 2001-05-15 |
| TW436880B (en) | 2001-05-28 |
| KR19990036591A (ko) | 1999-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3754378B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6566019B2 (en) | Using double exposure effects during phase shifting to control line end shortening | |
| JPH10207038A (ja) | レチクル及びパターン形成方法 | |
| JP4299420B2 (ja) | 逐次露光方法 | |
| JP2001068398A (ja) | 半導体集積回路装置の製造方法およびマスクの製造方法 | |
| JP3313628B2 (ja) | 半導体装置の製造方法 | |
| US20050064728A1 (en) | Methods for forming a photoresist pattern using an anti-optical proximity effect | |
| JP2002202585A (ja) | フォトマスクの製造方法および半導体集積回路装置の製造方法 | |
| US5237393A (en) | Reticle for a reduced projection exposure apparatus | |
| JPH1115130A (ja) | 半導体製造用ハーフトーンマスクおよびその製造方法 | |
| US6753116B2 (en) | Multiple photolithographic exposures with different non-clear patterns | |
| US6195084B1 (en) | Mouse buttons designed for improved availability | |
| JPH08167570A (ja) | 露光方法 | |
| JP2000357644A (ja) | 露光方法及び露光装置 | |
| JPH08274000A (ja) | 露光方法 | |
| JP2734396B2 (ja) | 露光マスク | |
| TW200300961A (en) | Multiple photolithographic exposures with different clear patterns | |
| KR100573469B1 (ko) | 전자빔을 이용하는 포토마스크의 다중 노광방법 | |
| JP2004252064A (ja) | レチクル及び半導体ウェハ露光方法 | |
| JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
| JPH10326009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07219204A (ja) | ハーフトーン型位相シフトマスク及びその製造方法並びにパターン転写方法 | |
| JPH0812416B2 (ja) | マスク | |
| JP2001102277A (ja) | 濃度フィルタ、露光装置及び露光方法 | |
| JP2545431B2 (ja) | リソグラフィ―用レチクルおよびレチクルパタ―ン転写方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |