TW436880B - Method for production of semicondcutor devices - Google Patents
Method for production of semicondcutor devices Download PDFInfo
- Publication number
- TW436880B TW436880B TW087112241A TW87112241A TW436880B TW 436880 B TW436880 B TW 436880B TW 087112241 A TW087112241 A TW 087112241A TW 87112241 A TW87112241 A TW 87112241A TW 436880 B TW436880 B TW 436880B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- light
- circuit patterns
- mask
- exposure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70066—Size and form of the illuminated area in the mask plane, e.g. reticle masking blades or blinds
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
钟"部中央^^^々工消资合作拉卬" 4 3 6880 : A7 ------------------------- B7 五 '發明説明(】)~ ~~~" — ----一 元件名方法 發明背景_ 1.發明領域 本發明係有關一種半導體元件製造方法。 2_習知技術說明 製造半導體積體電路之方法包括在_半導體晶園上 形成薄膜及藉由微影,在數個步驟下將該薄膜圖案化β 為在一個半導體晶圓上形成一多數個相同之半導體積 體電路之目的,該微影係採用重覆且步進縮小式投影印 刷1'該㈣印刷方法利用—具有多數個㈣且緊鄰排列之 電路圈案之光罩,以有效地同時對一光阻曝光成多數個電 路圊案。 該半導體晶圓,在其上形成該等半導體積體電路後, 係被分割成各別的晶片,每一晶片載有該等半導體積體電 路中之一個& 然而’如第1A圖中所繪示的’由於一半導體晶圓丨〇 J 係具有一圓形之形狀及在一光罩102上之一個單位之電路 圖案形成區域係具有一長方形之形狀,如此在曝光之過程 中’在所使用之該光罩102上之某一部分之該等電路圓案, 103a至l〇3d,無可避免地會自該半導體晶圓ιοί往外突出 (圖中影線區域)。鄰近該半導體晶圓1 〇 1之周緣所形成且 包含有一缺掉部份之該等電路圖案1 〇3d在本文中將稱作 “可棄置電路圖案”或“可棄置晶片”。 同時,由於混拌顯影方法,其中一顯影液係被推叠在 ___-4- __ 本紙張尺^則’1]國家標準(。呢)八4規格(21〇乂297公廣) '~-— (誚先閲讀背面之注意事项再填艿本頁)
、1T 經^部中^ί?4,Λ:Σ:;工消φ;合作豺卬裝 43 688 0^ at --^—-------------------- B7 五、發明説明(2 ) — 一丰導體晶圓上,係經常被採用作為顯影一經曝光之光阻 之方法,該半導體晶圓之周緣區域之顯影係不充分。此無 可避免地造成光阻圊案不正常的成形。 當該等不正常成形之光阻圖案,例如此種發生於鄰近 該半導體晶圓之周緣,由使用該光阻圖案作為一罩幕所围 案化之溥膜也係不正常地被成形。問題可能會因此產生, 例如在動態隨機存取記憶體上之儲存電極之形成過程中, 當一氩鹽酸處理被完成以自—多晶矽薄膜下方去除氧化矽 薄膜而形成該等儲存電極時,未連接至該不正常之經圖案 化之區域中之基材上之多晶矽會漂移及形成一粒子附著於 正常之區域中,接而形成一造成產率降低之因素。 作為去除該等不正常圖案之一方法,如jp_A_〇7 — 142, 309中所描述的一種在曝光後將光投影至所預定可棄 置晶片之所有區域上之方法係可被採用。然而,該方法在 防止該不正常圖案之發生並不如預期的有效,因為其在實 '質上並沒有產生任何之改變,亦即在該可棄置晶片區域之 顯影仍係不足。 為解決此問題,一種省略第18圖中該光罩上之電路圖 案103a至1 03d之投影在該等電路圓案重疊於該半導體晶圓 1 01之周緣之位置,亦即,相對於第u圖中之該影線區域。 然而,如果自該區域的曝光被省略,其中之該區域係為 該半導體晶圓周緣重叠至少該光罩上之該等電路圊案中之一 個,一包含1至3個電路圖案之寬度之鄰近於該半導體晶圓之 周緣之扣失區域係接而發生。此造成產率降低之問題。 -5- 本紙張尺^1边用中闼國家標半-(CNS ) A4規格(2]OX297公釐Γ~-------, —---:----(V-------ΪΤ (誚先閑讀背面之Vi意事項再填{=?本頁j A7 ^388804 — 一—·- —_— _ B7 五、發明説明(3 ) ' ~ --- 在光罩上只形成一個電路圊案及使用該光罩供作曝 光之目的之實務也係一種選擇。然而,此造成在在曝光處 理過程中所牽涉之光照射數量上一大量的增加,且無可避 免的在產能上產生降低之結果。 發明概晷 本發明之目的係提供一種供作半導體元件製造之方 法,該方法包含一圖案化步驟,該步驟係可以抑制粒子之 產生且同時在曝光處理之過程中改良產能及產率。 在本發明中,在數個位於一光罩中之電路圖案被投影 至一半導體晶圓上之一光阻之後(而與該晶圓周緣重疊之 該等電路圓案之曝光係被一遮蔽件所遮住),另—分開之 光罩係被用來選擇性地曝光該被該遮蔽件之邊緣所投影之 光阻之部位,以及去除該等部位。 此一結果,使得該等重疊在該晶圓周緣之無效電路圓 案之曝光係因而被防止,由是沿一半導體晶圓周緣所發生 之該等不正常光阻圖案之生成接而被避開,及由位於該等 遮蔽件邊緣被投影處之模糊對焦所造成該等不正常光阻圊 案之發生也被防止。因此,其係有可能有效地抑制該等粒子 的發生’其中該等粒子係自該等不正常光阻圖案所衍生的。 又’由於僅有該等形成於該光罩中之數個非重疊在該 半導越晶圓之周緣之電路圖案被曝光,因此形成於半導體 晶圓上之有效電路圖案數量即不須被縮減。此一結果,使 得產率隨著每一半導體晶圓之有效晶月數量之增加而被改善。 因為所要被使用之該光罩係具有數個電路圖案形成於 本紙張尺度通用中囤國家椋準(CNS ) Α4規格(2丨〇χ297公釐) ; 0¾.— C#先閱讀背勒之注意事項存禎艿本页) "----i--- IT— r 4 3 6 8 8 Ο ‘ : Α7 _ 丨丨· _. ._ ΒΤ 五、發明説明(4 ) 其上,因此不會縮減產能。 被用來消除傳遞至该光阻之一遮蔽件之邊緣之光罩係 可以與具有該等電路圖案之光罩形成在同一個光罩上,或 是形成在另一個分開的光罩上。 當一數個電路圖案以一縱向地及一橫向地被重覆地安 排在-個光罩中時,該光罩被設以縱向長方形與橫向長方 形之光通過圖案以消除在該光阻中之該遮蔽件邊緣之潛 像。在該例子中,透鏡的開口區域可以藉由將該光通過圖 案定位在該等電路圖案周圍之區域及鄰近該等電路圖案區 域之中心而被有效地利用。 又,在該縱向之方向,該縱向長方形光通過圖案賦予 一較一電路圖案之一侧為寬之長度’及在該橫向之方向, 该橫向長方形光通過圖案賦予一較—電路圖案之一侧為寬 之長度。在該排列中,當部分曝露在該遮蔽件邊緣處之該 光阻被分割成數個供作曝光用之部份時,其係可能在該遮 ' 蔽件邊緣之潛像線上之光投影之間不留下任何之空間。 ·"浐.^中央^準而力^消费合作^卬^ 該等透鏡之有效曝光區域可以藉由將該光通過圖案緊 鄰該等電路圖案區域之中心設置而被盡可能的利用到。如 果該光通過圖案係為對稱的,則在設計該等電路圖案於該 光罩上之階段時,其編寫程式係較為容易的。 如果該等電路圖案與用以消除該遮蔽件邊緣之潛像之該 荨光通過圖案係形成在同一個光罩上,則可免去更換該等光 罩之需要及避免因重新排列而造成產能之下降係成為可能。 圖示簡述 [_______· 本紙張尺廋適州中國國家標準(CNS ) Α4規格(210X297公釐)~~' ----- 輕蛾部中央榀μ,'^Λ-τ-消费合作妇卬製 BR80 - -~ —五、發明説明( 第〗A圖繪示藉由傳統之圖繪示在,數所使用之—曝光Γ果及第1E 无車之平面示意圖; 第2圖為用於本發明之 ^ Λ之L彳t之-作A曝光用之 展置之一結構圓; 第3圖為第2圖中所示 不之遠作為曝光用之裝置中之-遮 眠件之一個實例之—平面圖; 第4圖為用於本發明.之_ ^ +Λ-,,. 十《 /1 & 貫%例中之一光罩之第一實 例之平面圖; 第5A圖會示在一藉由第4圖所示之該光罩所曝光之半 導雜hBK之區域之—平面圓及第_為該半導體晶圓之―橫螂獻如; 部嚷綠示第4圖所示之該光罩與第3圖所示之該遮蔽 件之間置關係之第一實例之一平面圖及第6 β囷繪示一 由使用一經第6Α圖中所示之該遮蔽件所遮光之光罩所獲得 之圖案潛像結果之平面圖; 第7Α圖繪示一第4圖中所示之該光罩與該遮蔽件之間 之位置關係之第二實例及第7Β圖繪示一由使用一經第7八圖 中所示之該遮蔽件所遮光之光罩所獲得之圖案潛像結果之 平面圖; 第8 Α圊繪示一第4圖中所示之該光罩與該遮蔽件之間 之位置關係之第三實例及第8B圖繪示一由使用一經第8八圖 中所示之該遮蔽件所遮光之光罩所獲得之圊案潛像結果之 平面圖; 第9A圖繪示一第4圊中所示之該光罩與該遮蔽件之間
(对先閱讀背面之注意事項再填荇本頁 * n I*—— ΙΓ¥ 本紙張尺度適州中國國家標準(CNS ) Λ4規格U10X297公釐) 輕"·部中央11·羋/0π工消於合作私印繁 43S880 禮’ A7 —--------------------- B7 五、發明説明(6 ) 之位置關係之第四實例及第9B圓繪示一由使用一經第9八圊 中所示之該遮蔽件所遮光之光罩所獲得之圖案潛像結果之 平面圖; 第1 Ο A與1 Ο β圖分別繪示被用於本發明實施例中之該光 罩之第二實例與第三實例之平面圖; 第11圖繪示被用於本發明實施例中之該光罩之第四實 例之平面圖; 第12圖繪示被用於本發明實施例中之該光罩之第五實 例之平面圖; 第1 3圖繪示被用於本發明實施例中之該光罩之第六實 例之平面圖; 第14圖緣示被用於本發明實施例中之該光罩之第七實 例之平面圖; 較佳實施例說明 本發明之較佳實施例將參照該等圖例說明如下: * 第2圖繪示一個被用來曝光在製造依據本發明之實施 例之一半導體元件中之一光阻之曝光裝置之一個實例。 在該曝光裝置中,一遮蔽件3,一鏡4,一上部透鏡系 統5 ’以及一投影縮小部件6係按上述之次序自一光源1至 一晶圓座2被依序地定位。一光罩(光罩)7,其將特別說明 於下,係被設置於該透鏡系統5與該投影縮小部件6之間。 如繪示於第3圖中之實例’該遮蔽件3係設有一數個遮 蔽板3a至3d ’及其藉由適當地結合該等遮蔽板3&至3d,可 依所需形狀而形成一開口部3έ。該開口部3e的大小及位置 -9- ϋ張尺度適元中國國家標準(CNS ) A4規格(21〇Χ29?公楚) ' (請先閱讀背面之注意事項再填寫本頁)
4 3 β8 8 0^ Α7 Β7 五、發明説明(7 ) ' 可藉由各別地在縱向上與橫向上移動該等遮蔽板3&至3(1而 被改變。 該光罩7設有一光通過基材7s(如一種石英基材),其 具有一如第4圖中所示之四邊形。於該光通過基材7s上, —第一至第四之長方形電路圊案區域7a至7d係相鄰地被定 位。一藉由該等電路圖案區域7a至7d之組合所形成之長方 形組合區域7e係藉由一由路所作成之遮蔽框7f而被圍住。 在該组合區域7e之四個側邊内之該等相連接側邊之每一兩 個部份之外界’一第一切縫圖案7g(光通過圖案)及一第二 切縫圖案7h(光通過圖案)係平行於上述之該等側邊且位於 該遮蔽框7f内而形成。該第一切縫圖案7g之長度比與其平 行言又置之该電路圖案7a係長約〇. 2mm至1 Omm(例如,特別 為0. 5mm)及該第二切縫围案7h之長度比與其平行設置之該 電路圖案7d係長約0. 2mm至1. 〇mm(例如,特別為〇. 5mm)。 在該0_ 2πππ至1. 0mm之範圍中之數值可以是等於劃痕線的寬 度。該劃痕線係為一種當該等數個電路圊案7a至7d被分割 成晶片時之被劃分之線。 雖然未在該圖中特別地繪示出,例如該等用來作為金 屬氧化半導體(MOS)電晶體之接線、電容器胞板或閘極之 囷案係使用一鉻薄膜,亦即與該遮蔽框7 f相同之材質,而 於該光罩7之該等電路圖案區域7&至7d之内形成。
s亥光罩7之區域的大小,例如為15〇随X 150mm,該等 電路圖案區域7a至7d之大小最大係不超過約i20mtn X 120mm,及該第一與第二切縫圖案7§與7[1之狹縫心與心係, -10- 本紙張尺錢;1]中园國家鮮(CNS) “格(Tj^y97公) (誚先閱讀背面之注意事項再楨{"'本頁} 裝 4 3 8880 . A7 _________________B7 五、發明説明(8 ) 一 各為2mm。在該等電路圖案區域73至7d之中所形成之電路 圖案係被投影至半導體晶圓W上之光阻r ,且係縮小至其原 尺寸之1 /5倍。該如上述所建構之光罩7係被設置於該曝光 裝置之该上部透鏡系統5與該縮小投影部6之間且該光罩7 之该等電路圖案區域7a至7d係如第5圖中所緣示地被重覆 地投影至該半導體晶圓W上之該光阻r。如第5A圖中所緣示 之該等被圍在實線内之長方形部份不會與該半導體晶圓w 之周緣重疊。該等部份係為如第4圖中:£所示之所有之該 等電路圖案區域7a至7d所被同時投影上去之區域。為曝光 至該等區域,如第6A圖中所示,該遮蔽件3之該開口部3e 之大小與位置係被設置成使得通過該遮蔽件之光係被容許 獨占地通過該光罩7之所有該等電路圖案區域以至7d。其 結果為,藉由一個光之投影所描繪於該光阻上之圖案之潛 像係形成如第6B圖中所繪示之一平面圖,且該等數個電路 圖案10之潛像係以一種彼此相鄰之方式被同時形成。如第 * 6B圖中所繪示之該等數個電路圖案1〇係籍由晶圓座之往χ 或Y或兩者之方向移動而被重覆地投影至該光阻R上。 &"部中央榀挲而只工消介合作扣印^ (請先閱讀背面之注意事項再填寫本頁} 相對地’那些未被轉移光罩7上之所有該等電路圖案 之區域之電路圖案,亦即如第5A圖中所示之該劃斜影線區 域’係如下所描述的被投影》 第一’當該等電路圖案區域7a、7b及7d,亦即該光革 7上之某°卩伤之該專電路圖案區域’在曝光階段之過程中 會與該半導體晶圓之周緣重疊時,該遮蔽件3之該開口部3e 係藉由調整如第7A圖中所繪示之該遮蔽件3之該等遮蔽板 ___ -11- 本紙張尺度ii用十(CNS) M規格(2]〇χ297公楚 -——- 4 3$8 8(3® A7 B7 一 "' 1" *1 ' __________ 7、發明说明(9 ) ' 3a至3d之位置而被再整形。該所形成之開口部之位置、大 小及形狀係為如此使得光僅被投影至該未與該半導體晶圊 之周緣重疊之電路圖案區域7c及其周緣區域上。在此一例 子中’該開口部3e係實質上遮蔽光通過其他之電路圖案區 域 7a、7b及 7d。 因此’僅可用之電路圖案且其中無一錯過被曝光在光 阻R上(且其中無一被錯過)。 因此,該被形成於該光阻上之電路圖案u之潛像顯出 一如第7B圖中所繪示的形狀》沿著未藉由該遮蔽框7f被界 定之該電路圊案區域7c之側邊,該等電路圖案區域7a、几 與7d的邊緣係部分地被投射’如藉由該遮蔽件3所被分割 的。該等因此而僅部份地曝光之電路圖案係被歸於可棄置 電路圊案12。 在該已被曝光之經由該遮蔽件3所分割的部分的光阻 上,一模糊的焦點在該部分上產生’其中該部分係由該遮 , 蔽件3的邊緣所投影9換言之,當等電路圖案區域7a、7b 與7d ,亦即,在該光罩上之無效之電路圖案,係被該遮蔽 件3所遮蔽,該遮蔽件之相關邊緣部分係被投影至該光阻r 上1>因為该遮蔽件的邊緣並未被聚焦在該光阻r上,其生 成一模糊的焦點及形成一生成不正常圖案生成之原因及因 此造成該等粒子(其在本文中介紹前案之段落已有描述)生 成之原因。因此,該帶有該經模糊焦點之光阻之部分係藉 由光投影通過該第一與第二狹缝圖案,7§與?h,至該遮蔽 件邊緣部分出現之區域而被去除。該遮蔽件3之邊緣在本 - 12- 參紙張尺⑽)Α4· 楚-—---- --:-------(1東------ΪΤ------- ^ (請先閲讀背而之注意事項再楨荇本頁) 妗"部中次^^/0.1;!工消论合作^印繁 4 3 tS 8 8 Ο, A7 ______________________B7 五、發明说明(10 ) 文之討論下偶被稱為“遮蔽件邊緣”。 下列額外之曝光或雙曝光係被執行以自圍繞正常曝光 圖案11之區域去除該可棄置電路圖案丨2。 藉由移動sg遮蔽件3之每一遮蔽板3a至3d,該遮蔽件 之開口部分3e係以一使得光僅通過該光革7上之該第二狹 縫圊案7h (如第8A圖中所繪示的)而被投影之位置、大小與 形狀而被形成。介於該開口部分3e與該可棄置電路圖案12 之間之位置上的一致係藉由移動該晶元座台2而被達成。 之後’在該曝光裝置中’已通過該光罩7上之該第二 狹縫圖案7h之光係被投影至該可棄置電路圖案12部份上, 其中s亥可棄置電路圊案12部份係在X方向就鄰該可用之電 路圖案11。因此,如第7B圊中所繪示的該圖案潛像係藉由 完全地銷抹該可棄置電路圖案12之X方向部分(如第8B圖中 所顯示的,該部分係被該遮蔽件邊緣所轉換過去之部分) 而被形成。 1 其結果為,在該X方向側之該可用電路圖案π之邊緣 係如第8B圖所繪示的被切齊及’同時,存在於該X方向側 之遠遮蔽件之邊緣係被銷抹及一良好曝光圖案之潜像】3係 接而被形成。。 因此,藉由移動該遮蔽件3之該等遮蔽板3a至3d到如 第9A圖中所繪示之位置,該遮蔽件3之該開口部分3e係以 一使得光僅通過該光罩上之該第一狹缝圖案7g而被投影之 位置、大小及形狀接而被形成。介於該開口部分3 e與該可 棄置電路圖案12之間之位置上的一致係藉由移動該晶圓台 __ -13- 本紙張尺度適^^^^票準(CNS ) Λ4規格(210X297公楚) (誚先閱讀背面之注意事項再填艿本頁) T ! *-& 436B80上 A7 B7 五、發明説明(11 ) 座2而被達成。 之後,通過該第一狹缝圖案7g之光係被投影至於γ方 向毗鄰該可用電路圖案之部分,該部分為該遮蔽件之邊緣 所被轉換過去之部分。因此,如第9B圖中所繪示的一潛像 圓案係藉由完全地銷抹存在在該可用電路圖案11之γ方向 冊之該遮蔽件邊緣而被形成。其結果為,在該可用電路圖 案11之Y方向側之邊緣係被切齊,同時,在該γ方向之該遮 蔽件之邊緣之該被轉移過去之部分係被銷抹及一良好之光 曝光圖案之潛像14係被以形成。 因為該第一與第二狹縫圖案7g與7h兩者係具有略大於 在該光罩上之該電路圖案7a至7d側邊之長度,當該等狹縫 圖案7g與7h被投影至該光阻R時’該第一與第二狹縫圖案7g 與7h之邊緣部分係無可避免地彼此互相重疊。 上述之曝光處理係基於當一些數個在光罩上之電路圖 案7 a至7 d係被該遮蔽件所覆蓋時,一因一模糊之聚焦點而 在該遮蔽件3邊緣被投影之部分產生不正常圖案之事實。 此一事實係揭露於JP-A-07-142, 30 9。 如第5 A圖中所繪示的藉由實線與虛線所界定之該等電 路圖案潛像係在使用該光罩與該藉由曝光銷抹該遮蔽件之 經轉移邊緣部分之步驟來完成重覆曝光該電路圖案至該光 阻上之步驟後而被形成。因此,與該半導體晶圓W之邊緣 重疊之電路圖案係不被曝光。因此當在該上述之曝光後, 該光阻R受於混拌顯影時,該光阻R維持附著於沿該半導體 晶圓W之邊緣橫置之區域及,同時,靠近該邊緣而形成之 -14- 本紙張尺度適Λ中國國家標準(CNS ) A4規格(21〇Χ2ί>7公釐) ("先閱讀背而之注意事項再填艿本頁)
蚜沪部中夾"'4^^:工消处合作妇卬¥! 436880 Α7 __ Β7 五、發明説明(丨2 ) 該等可用電路圖案係因而呈現一切齊且不模糊之形狀。在 如上述之顯影程序被完成後,一數個半導體積體電路係藉 由一將一位在該光阻R之一圓案rq下之薄膜圖案化之步驟及藉 由如下所描述(如第5B圖中所繪示的)之其他步驟而被形成》 該光罩之其他實例將在下面中被描述。 如第4圖中所繪示的,形成於該光罩上之電路圖案之 數量並不限定於4個。無·論該等電路圖案之數量為2或更 多’該藉由如上述之該狹縫之雙曝光(周緣曝光)可以被加 以使用,如第1 Ο Α至第14圖所繪示的。 首先,當該欲被使用之光罩具有一僅在一方向呈序列 而排列之數個電路圖案區域21時,如第l〇A與10B圖所繪示 的,其係足以提供至少_個狹縫圖案23平行於其所毗接之 該電路圖案區域21之邊界。此係由於該遮蔽件3之邊緣係 靠近該批鄰電路圖案區域21之邊界而被投影d 當該欲被採用之光罩係如此地被構造成以一分割帶25(如 J 第11圖中所繪示的)分割成兩個電路圖案區域24,一U形辅助 曝光圖案26或可被提供以取代該狹缝圖案。在此一例子中, 因該分割帶25與該遮蔽框27係僅以一聚焦而被轉移,該可用 電路圊案區域24之四個側邊之所有邊緣係被切齊。 該部分地被曝光之可棄置電路圓案,因此,使該遮蔽 件邊緣被包圍在該分割帶25與該U形辅助圖案26之該經轉 移部分之内,如第11圊中一虛線所繪示的。因此光投影至 此經包圍之區域。 附帶地,當在該光罩上,一數個電路圊案係在一個方向 -15- 本紙張ϋ賴中國國家榇隼(CNS ) A4規格(210X297公釐) ~----^ . ^----广¥-------訂------i (請先閱讀背而之注意事項再填寫本頁) 好浐部中呔榀^^只工消贽合作*1卬褽 436880 A7 五、發明説明(13 ) 被重覆地定位時,該等狹縫圖案與該等[]形輔助圖案之光通過 部分僅為相同於如該電路圖案邊界側邊之長度。該遮蔽件邊 緣可以藉由將光通過該等光通過部分而投影而被銷抹。 當欲被採用之該光罩具有一數個電路圖案3〇形成於該 X方向與該Y方向時(如第12至14圖中所繪示的),其需要至 少兩個分別平行於該X方向與該γ方向之狹縫圊案31與3 2, 在該遮敝框33内形成。該等狹縫圖案31與32較佳地係鄰近 於用以組合該等電路圖案3〇之组合區域之中央而被定位n 此係由於在該曝光裝置之步進機2上(如第2圖中所繪示的) 之可用區域,具有一例如直徑為22mm之圓形。因此,藉由 將該等狹縫圖案31與32定位於該中央且具有一如第13圖所 顯示之狹窄之縫隙,該等電路圖案3〇可以以—在該可用曝 光區域35中之最大可能之大小而被定位。 如上述之該較佳之實施例,其係具有該狹縫與該U形 輔助圊案以供用於將光投影至該光阻之部分,而該部分係 為該遮蔽件邊緣在相同之光罩上,如同該等電路圖案,所 轉移過去之部分。然而,其可以在不同之光罩上被形成。 另外’如上所描述之方法,該遮蔽件邊緣之銷抹係在該電 路圖案之曝光後被完成,但是此等操作順序可以是反過來的。 另外’較佳地係該狹縫圖案與該等電路圖案係僅被投 影在不會突出於該半導體晶圓之外之位置。 其係有可能的,亦即一該光通過圖案之長度係具有— 相等於每一個該等電路圖案之一個側邊之長度之和的長 度。如上述’本發明中,在一光罩中之一數個電路圖案係 -16- 本紙张尺度適中國國家標準(CNS > A々規格(21〇>〇97公釐 (請先閱讀背面之注意事項再填寫本1)
,*>?沪部中夾材準/ΰβ工消贽合作私印製 436880 A7 ____________ ______________B7 五、發明説明(14 ) — ~ -- 被投影至一半導體晶圓上之一光阻’且與該晶圓之邊緣重 疊之該等電路圖案之曝光係藉由一遮蔽件而被遮住,另一 分開的光罩係被用來選擇性地在該㈣场光該等被該遮 蔽件邊緣所投影之部份,以及去除該等部份。 其結果為,與該晶圓邊緣重疊之該等無效電路圖案之 曝光係因而被防止,而沿一晶圓周緣生成不正常光阻圖案 之形成接而被避免,以及由於位在該等遮蔽件邊緣被投影 處之模糊聚焦而產生該不正常光阻圖案之生成也被防止。 因此’其係有可能大幅減少因該等不正常光阻圖案造成該 等粒子的生成。 另外’因為僅有那些不與該半導體晶圓邊緣重疊之形 成於該光罩中之該等數個電路圖案被曝光,因此形成於該 半導體晶圓上之有效電路圖案之數量並不須要縮減,使得 增加產率成為可能。 由於要被使用之該光罩係具有數個電路圖案形成於其 上,因此不會降低產能。 由於該等電路圖案與要被用來消除該遮蔽件邊緣之該 圖案係在同一個光罩上被形成,因此,更換光罩之需要係 因而被排除且因須重新定位而造成產能之降低亦因此而被 避開。 -17- 本紙張尺度適用中画國家標準(CNS ) Λ4規格(210X297公釐) (請先閲讀背而之注意事項再楨寫本頁) ,βτ 43 6¾BO ; at _______________ B7 五、發明説明(15 ) 元件標號對照表 1 光源 21 —---- 電路圖案區域 2 晶圓座 23 狹縫囷案 3 遮蔽件 24 電路圊案區域 3a-3d 遮蔽板 25 分割帶 3e 開口部 26 u形輔助曝光圓案 4 鏡 27 遮蔽框 5 透鏡系統 30 電路圖案 6 投影縮小部件 31 狹縫圖案 7a-7d 電路圖案區域 32 狹縫圖案 7e 長方形組合區域 33 遮敞框 7f 遮蔽框 34 遮敝框 7g 第一切縫圖案 35 可用曝光區域 7h 第二切缝圖案 101 半導體晶圓 10 電路圖案 102 光罩 11 曝光圖案 103a-103d 電路圖案 12 可棄置電路圖案 105 光罩 13 曝光圖案潛像 R 光阻 14 曝光圖案潛像 R〇 光阻圖案 G), G2 狹縫 w 導體晶圓 -18- 本紙張尺度適用中囤國家標隼(CNS ) A4規格(210X297公釐)
Claims (1)
- 經濟部中央樑準局貝工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1.種用以製造數個半導體元件之方法,該等半導體元 件包含有一個圖案化光阻,該方法包含下列之步驟: 將一個第一曝光光罩相對於一個位在一個半導體晶 圓上之光阻薄臈來定位,且該第一曝光光罩具有數個位 在一基材上之被重覆地形成的電路圖案; 以一遮蔽光罩將該等電路圖案之一個或數個遮住, 其中該等一個或數個電路圖案係面朝該半導體晶圓之一 邊緣’且不侵犯至其他的電路圖案; 經由該曝光光罩之未被以該遮蔽光罩所遮蔽之該等 電路圖案而將該光阻薄膜曝光; 發射一光且使之通過一個位在一個第二曝光光罩上 之光通過圖案而達於該光阻有被該遮蔽光罩之一邊緣予 以投影之處;以及 顯影該光阻薄膜。 2_如申請專利範圍第1項之方法,其中該第—曝光光罩與 該第二曝光光罩係一起被形成在一基材上。 3. 如申請專利範圍第2項之方法,其中該第一曝光光單之 該等電路圖案被排置在一個方向上。 4. 如申請專利範圍第3項之方法,其中該第二曝光光罩係 在該基材上而於該一個方向上毗鄰該第一曝光光罩。 5. 如申請專利範圍第3項之方法,其中該第二曝光光革之 該等光通過圖案中之至少一者被定位在一線之一延伸處 上’於該線之延伸處中該第一曝光光罩之該等電路圚案 被排置在該基材上。 - -19 - 本紙張尺度適用t國圃家標準(CNS ) A4规格(2丨0X297公董) (請先閲讀背面之注項再填寫本育) 、1T A8 43 68 8 0 ί Bd __D8 六、申請專利範圍 6.如申請專利範圍第2項之方法,其中該第一曝光光罩之 該等電路圖案被定位在毗鄰於位在一個第一區域中之第 與第一方向,及該第二曝光光罩之該等光通過圖案係 沿該第一區域之側邊而被形成於該第一或第二方向中。 7·如申请專利範圍第6項之方法,其中該光通過圖案係擇自 於沿該第一區域周圍而被形成之數個光通過圖案之中者。 8. 如申請專利範圍第6項之方法,其中該第一區域為一個 多邊形’且該多邊形具有一個延伸至該第一方向之第— 側邊,及該第一光通過圖案沿該第一側邊而被形成。 9. 如申請專利範圍第8項之方法,其中該光通過圖案被形 成於該第一側邊之中央。 10. 如申請專利範圍第6項之方法,其中該第一區域為一個 多邊形’且該多邊形具有分別沿該第一與第二方向之第 一與第二側邊,及該等數個光通過圖案被形成於該第— 或第二側邊之中央。 * 11·如申請專利範圍第1項之方法,其中該光通過圖案具有 一個平行於一個第一方向之長度,及該長度係較每一該 等電路圖案之一個平行於該第一方向之側邊為長。 經濟部中央標準局員工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁〕 12·如申請專利範圍第1項之方法,其中該光通過圖案具有 一個長度相等於每一該等電路圖案之一個側邊的長度之 總和。 13.如申請專利範圍第1項之方法,其中每一該等電路圖案 係為一個動態隨機存取記憶體晶胞之一個部份。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28748397A JP3313628B2 (ja) | 1997-10-20 | 1997-10-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW436880B true TW436880B (en) | 2001-05-28 |
Family
ID=17717935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087112241A TW436880B (en) | 1997-10-20 | 1998-07-27 | Method for production of semicondcutor devices |
Country Status (4)
Country | Link |
---|---|
US (1) | US6232051B1 (zh) |
JP (1) | JP3313628B2 (zh) |
KR (1) | KR100305552B1 (zh) |
TW (1) | TW436880B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3035297B1 (ja) * | 1999-05-27 | 2000-04-24 | 株式会社ケムテックジャパン | プリント基板の製造装置および製造方法 |
KR20030018750A (ko) * | 2001-08-31 | 2003-03-06 | 주식회사 하이닉스반도체 | 이중 노광을 이용한 반도체 소자의 제조방법 |
EP1431829A1 (en) * | 2002-12-19 | 2004-06-23 | ASML Netherlands B.V. | Lithographic projection apparatus |
TWI251116B (en) * | 2002-12-19 | 2006-03-11 | Asml Netherlands Bv | Device manufacturing method, computer-readable medium and lithographic apparatus |
US6900075B2 (en) * | 2003-10-31 | 2005-05-31 | Lsi Logic Corporation | Mixed LVR and HVR reticle set design for the processing of gate arrays, embedded arrays and rapid chip products |
KR100530499B1 (ko) * | 2003-12-26 | 2005-11-22 | 삼성전자주식회사 | 노광 방법 및 이를 수행하기 위한 레티클, 레티클어셈블리 및노광 장치 |
JP2006278820A (ja) * | 2005-03-30 | 2006-10-12 | Nikon Corp | 露光方法及び装置 |
US20080220382A1 (en) * | 2007-03-06 | 2008-09-11 | Asml Netherlands B.V. | Lithographic apparatus and method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6338231A (ja) | 1986-08-01 | 1988-02-18 | Fujitsu Ltd | レジストマスクの形成方法 |
JP2886193B2 (ja) | 1989-08-29 | 1999-04-26 | 株式会社日立製作所 | 半導体ウエハの露光方法 |
JPH07142309A (ja) | 1993-06-18 | 1995-06-02 | Oki Electric Ind Co Ltd | ウエハの露光方法 |
KR0156316B1 (ko) * | 1995-09-13 | 1998-12-01 | 김광호 | 반도체장치의 패턴 형성방법 |
-
1997
- 1997-10-20 JP JP28748397A patent/JP3313628B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-27 TW TW087112241A patent/TW436880B/zh not_active IP Right Cessation
- 1998-07-29 US US09/124,217 patent/US6232051B1/en not_active Expired - Fee Related
- 1998-08-10 KR KR1019980032406A patent/KR100305552B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6232051B1 (en) | 2001-05-15 |
KR19990036591A (ko) | 1999-05-25 |
KR100305552B1 (ko) | 2001-11-30 |
JP3313628B2 (ja) | 2002-08-12 |
JPH11121341A (ja) | 1999-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW521322B (en) | Alleviating line end shortening in transistor endcaps by extending phase shifters | |
US6566019B2 (en) | Using double exposure effects during phase shifting to control line end shortening | |
TW464945B (en) | Manufacturing method of semiconductor IC device and fabrication method of mask | |
US6835510B2 (en) | Hybrid phase-shift mask | |
US8541147B2 (en) | System and method of selective optical pattern enhancement for semiconductor manufacturing | |
JPH1069065A (ja) | フォトマスク及びその製造方法 | |
US6080527A (en) | Optical proximity correction of L and T shaped patterns on negative photoresist | |
TW436880B (en) | Method for production of semicondcutor devices | |
KR20020076821A (ko) | 마스크 및 그 형성방법 | |
TWI235415B (en) | Method and device for improving uniformity of critical dimension between different patterns of semiconductor devices | |
US5922495A (en) | Mask for use in stitching exposure process | |
TWI286795B (en) | Manufacturing method for semiconductor integrated circuit device | |
TWI225965B (en) | Photomask pattern | |
US6613485B2 (en) | Optical proximity correction of pattern on photoresist through spacing of sub patterns | |
US7029799B2 (en) | Exposure method for forming pattern for IC chips on reticle by use of master masks | |
US6753116B2 (en) | Multiple photolithographic exposures with different non-clear patterns | |
US6168904B1 (en) | Integrated circuit fabrication | |
JP2794794B2 (ja) | フォトマスク及びその製造方法 | |
JP2000195787A (ja) | 半導体素子の微細パタ―ン形成方法 | |
US6777168B2 (en) | Multiple photolithographic exposures with different clear patterns | |
JP2002131885A (ja) | グレートーンマスクの描画方法、及びグレートーンマスクの製造方法 | |
US6195084B1 (en) | Mouse buttons designed for improved availability | |
US20040268272A1 (en) | Method and apparatus for manufacturing multiple circuit patterns using a multiple project mask | |
TW432623B (en) | Layout method for wide metal wire | |
JP2545431B2 (ja) | リソグラフィ―用レチクルおよびレチクルパタ―ン転写方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |