JPH11111541A - 非均等分割型インダクタデバイス - Google Patents

Abstract

(57)【要約】 【課題】 広い周波数範囲で十分なノイズ除去機能を発
揮させる。 【解決手段】 インダクタンス値が互いに異なる（非均
等分割されている）複数の分割インダクタＬＡ，ＬＢを
直列に接続するとともに、各分割インダクタＬＡ，ＬＢ
の自己並列共振周波数の間に生じる直列共振の周波数に
おいて、直列共振のＱが１以下になるように各分割イン
ダクタＬＡ，ＬＢのインダクタンス値を選択する。ま
た、前記直列共振の周波数を、高周波側で隣り合う自己
並列共振周波数を持つ分割インダクタのコア用磁性体材
料の磁壁共鳴周波数以下の周波数になるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はインダクタデバイス
に関し、詳しくは、コア用磁性体に巻線を施すことによ
り形成され、広い周波数範囲にわたって十分なノイズ除
去機能を発揮するインダクタデバイスに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】コア
用磁性体に巻線（コイル）を施してなるノイズ除去用の
インダクタデバイスは、デバイス自身のインダクタンス
と巻線の線間浮遊容量（ストレキャパシタ）による自己
並列共振の周波数までは、周波数の増加につれてインピ
ーダンスが上昇しノイズ除去機能を発揮する。しかし、
自己並列共振の周波数を越えるとインピーダンスが減少
しノイズ除去機能が損なわれるという問題点がある。

【０００３】この問題点の改善策として、巻線を二等分
に分けて巻き、２個のインダクタが直列接続された分割
型インダクタデバイスとする方法が知られている。この
方法の場合、２つに分割された分だけインダクタンスが
小さくなるので、自己並列共振周波数が高くなり、高い
周波数域でノイズ除去機能が発揮されるようになる。し
かし、この方法の場合、高い周波数域ではノイズ除去機
能を向上させることができても、元の低い自己並列共振
周波数ではノイズ除去機能が低下してしまうという別の
問題が生じ、広い周波数域にわたって十分なノイズ除去
機能を得ることができないという問題点がある。

【０００４】そこで、巻線を不等分に分けて巻くことに
より、分割された各インダクタのインダクタンスを異な
らせ、このインダクタンスの差異（大小）に応じてノイ
ズ除去機能を発揮する周波数域に違いが生じさせる方法
が考えられる。この方法の場合、インダクタンスの大き
い方が元の低い自己並列共振周波数付近の周波数域でノ
イズ除去機能を発揮し、インダクタンスの小さい方が高
い周波数域でノイズ除去機能を発揮するため、広い範囲
でノイズを除去することが可能になる。

【０００５】しかし、インダクタンスに差異（大小）が
生じるように分割した場合、インダクタンスの大きい方
の分割インダクタの自己並列共振周波数と、インダクタ
ンスの小さい方の分割インダクタの自己並列共振周波数
の間の周波数の直列共振現象が生じ、これによりインピ
ーダンスが著しく低下して、ノイズ除去機能が大幅に落
ち込むため、やはり広い周波数域にわたって十分なノイ
ズ除去機能を発揮させることができないという問題点が
ある。

【０００６】本発明は、上記問題点を解決するものであ
り、広い周波数範囲にわたって十分なノイズ除去機能を
得ることが可能な非均等分割型インダクタデバイスを提
供することを目的とする。

【０００７】

【課題を解決するための手段】上記課題を達成するた
め、本発明の非均等分割型インダクタデバイスは、コア
用磁性体に巻線が施されてなるインダクタデバイスにお
いて、インダクタンス値が互いに異なる（非均等分割さ
れている）複数の分割インダクタが直列に接続されてい
るとともに、前記各分割インダクタが、各分割インダク
タの自己並列共振周波数の間に、インダクタンス値が大
きい方のインダクタが持つストレーキャパシタとインダ
クタンス値が小さい方のインダクタが持つインダクタン
スにより生じる直列共振の周波数において、直列共振の
Ｑが１以下になるようにそれぞれのインダクタンス値が
選択されていることを特徴としている。

【０００８】また、直列共振の周波数が、高周波側で隣
り合う自己並列共振周波数を持つ分割インダクタのコア
用磁性体材料の磁壁共鳴周波数以下の周波数であること
を特徴としている。

【０００９】また、各分割インダクタのコア用磁性体材
料が互いに異なることを特徴としている。

【００１０】また、分割インダクタが積み重ねられてな
る積層タイプのインダクタデバイスであって、各分割イ
ンダクタにおける上下層が巻線未形成の磁性体層である
とともに、各分割インダクタの間に非磁性層が介在して
いることを特徴としている。

【００１１】また、分割インダクタどうしの電気的接続
がバイヤホールによりなされていることを特徴としてい
る。

【００１２】また、分割インダクタの間に介在する非磁
性層が接着材から形成されているとともに、分割インダ
クタどうしの電気的接続がデバイス側面に設けられた接
続用電極によりなされていることを特徴としている。

【００１３】また、分割インダクタの間に介在する非磁
性層が導電性接着材から形成されているとともに、非磁
性層及びバイヤホールにより分割インダクタどうしの電
気的接続がなされていることを特徴としている。

【００１４】

【作用】本発明の非均等分割型インダクタデバイス（以
下、適宜「インダクタデバイス」と略記）は、インダク
タンス値が非均等分割された複数の分割インダクタが直
列接続されており、各分割インダクタのインダクタンス
値の間に差異（大小）が生じているため、インダクタン
スの大きい方の分割インダクタが低い周波数域でノイズ
除去機能を発揮し、インダクタンスの小さい方の分割イ
ンダクタが高い周波数域でノイズ除去機能を発揮する。

【００１５】一方、分割インダクタの間ではインダクタ
ンス値が互いに異なることから、各分割インダクタのイ
ンダクタンスと線間浮遊容量（ストレーキャパシタ）に
よる自己並列共振周波数の間に直列共振が生じるが、こ
の直列共振のＱが１以下になるように分割インダクタが
選択されているので、自己並列共振周波数の間の周波数
域でも必要なインピーダンスを確保することが可能にな
る。なお、直列共振の性質としてＱが低いほどインピー
ダンスの落ち込みが少ないことは既知のことであり、Ｑ
＝１において、インダクタで得られるインピーダンスω
ＬとインダクタのロスによるインピーダンスＲとが等し
くなる。このように、自己並列共振周波数の間の周波数
域でも必要なインピーダンスが確保されることから、イ
ンダクタデバイス全体としては、広い周波数範囲にわた
って十分なノイズ除去機能を発揮することができる。

【００１６】分割インダクタのコア用磁性体の代表的な
汎用材料である高透磁率フェライトの場合を例にとる
と、使用周波数と透磁率の間には、透磁率の大きいもの
ほど低い周波数から透磁率の低下が始まるという関係が
あり、Ｓｎｏｋｅの法則として知られている。そして、
透磁率の低下が始まる周波数ｆｓと透磁率μの積がほぼ
一定であるといわれており、全てのフェライトについて
一律に当てはめられるものではないが、ｆｓ・μ＝５０
００という関係式が代表的なものとして知られる。

【００１７】そして、フェライト透磁率の低下が始まる
少し手前の周波数からフェライトのロスが逆に増え始め
Ｑを低下させる。つまり、インダクタンス分の低下とは
逆に分割インダクタの抵抗分がフェライトのロスが増え
ることによって増大し、インピーダンスが確保される。
したがって、分割インダクタの磁性体の材料の選択や分
割割合を調整することにより、自己並列共振周波数の間
で直列共振のＱを１以下として、必要なインピーダンス
を維持することが可能となる。

【００１８】また、請求項２のように、直列共振の周波
数が、高周波側で隣り合う自己並列共振周波数を持つ分
割インダクタのコア用磁性体材料の磁壁共鳴周波数以下
の周波数であるようにした場合、分割インダクタのロス
とインダクタンスの低下をバランスさせてインピーダン
スの低下を効果的に防ぐことが可能となる。すなわち、
フェライトのロスはフェライト透磁率の低下が始まる少
し手前の周波数から増加し始め、磁壁共鳴周波数でピー
クに達する。このように、磁壁共鳴周波数までは、分割
インダクタのロスが増大してゆくため、インダクタンス
の低下が補われ、インピーダンスの低下を防ぐことがで
きる。

【００１９】また、請求項３のように、各分割インダク
タのコア用磁性体材料を異ならせた場合、分割インダク
タの選択のために各分割インダクタの磁性体の材料と巻
線の巻数の２つの条件を調整することが可能となり、直
列共振のＱを１以下とするための分割インダクタの選択
の自由度を向上させることが可能となる。

【００２０】また、請求項４のように、インダクタデバ
イスが積層タイプであり、各分割インダクタにおける上
下層が巻線未形成の磁性体層であって、各分割インダク
タの間に非磁性層が介在する構成とした場合、デバイス
の小型化が図りやすくなるとともに、各分割インダクタ
の巻線が磁性体に包まれ、かつ、非磁性層により個々に
分離されるため、分割インダクタどうしの分離が確実に
行われ、各分割インダクタ間の干渉を防止することが可
能となる。

【００２１】また、請求項５のように、分割インダクタ
どうしの電気的接続をバイヤホールにより行うようにし
た場合、通常の配線技術で分割インダクタどうしの電気
的接続を容易かつ確実に行うことが可能となり、本発明
をより実効あらしめることができる。

【００２２】また、請求項６のように、分割インダクタ
の間に介在する非磁性層が接着材から形成されていると
ともに、分割インダクタどうしの電気的接続がデバイス
側面に設けられた接続用電極によりなされている構成の
場合、非磁性層により分割インダクタどうしが確実に接
合される上、通常の配線技術により分割インダクタどう
しの電気的接続を容易かつ確実に行うことが可能にな
る。

【００２３】また、請求項７のように、分割インダクタ
の間に介在する非磁性層が導電性接着材から形成されて
いるとともに、非磁性層及びバイヤホールにより分割イ
ンダクタどうしの電気的接続がなされている構成の場
合、導電性接着材からなる非磁性層により分割インダク
タどうしをより確実に接合することが可能となるととも
に、通常の配線技術で分割インダクタどうしの電気的接
続を容易に実現することが可能になる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を示し
てその特徴とするところをさらに詳しく説明する。 〔実施形態１〕図１は実施形態１のインダクタデバイス
を示す平面図、図２はこの実施形態のインダクタデバイ
スの等価回路図である。図１のインダクタデバイス１は
糸巻芯型のフェライトコア２にセパレータ３を境として
非均等に分けて巻かれた巻線４で形成されている分割イ
ンダクタＬＡ及び分割インダクタＬＢが、図２に示すよ
うに、直列に接続された構成となっている。セパレータ
３の左側の巻線４ａが分割インダクタＬＡを形成し、セ
パレータ３の右側の巻線４ｂが分割インダクタＬＢを形
成する。

【００２５】図２に示すように、分割インダクタＬＡの
インダクタンスはＬａであり、浮遊容量はＣａである。
したがって、自己並列共振周波数ｆａは、ｆａ＝１／
〔２π（Ｌａ・Ｃａ）^1/2 〕となる。また、分割インダ
クタＬＢのインダクタンスはＬｂであり、浮遊容量はＣ
ｂである。したがって、自己並列共振周波数ｆｂは、ｆ
ｂ＝１／〔２π（Ｌｂ・Ｃｂ） 1^/2 〕となる。両分割イ
ンダクタＬＡ，ＬＢとも同じフェライトコア材に巻かれ
ており、巻線４ａの巻数の方が巻線４ａの巻数の方より
も多いので、インダクタンスＬａ＞インダクタンスＬｂ
となり、したがって、図３に示すように、自己並列共振
周波数ｆａ＜自己並列共振周波数ｆｂであるとともに、
両共振周波数ｆａ，ｆｂの間に直列共振周波数ｆｓが現
れることになる。この直列共振周波数ｆｓは、（インダ
クタンス値が大きい方のインダクタである）分割インダ
クタＬＡの浮遊容量（ストレーキャパシタ）Ｃａと、
（インダクタンス値が小さい方のインダクタである）分
割インダクタＬＢのインダクタンスＬｂが支配的である
ことから、直列共振周波数ｆｓ＝１／〔２π（Ｌｂ・Ｃ
ａ）^1/2 〕となる。なお、図３に示すように、巻線非分
割のインダクタの場合の自己並列共振周波数ｆｍは自己
並列共振周波数ｆａより少し低く、巻線等分割のインダ
クタの場合の自己並列共振周波数ｆｎは自己並列共振周
波数ｆａより高くなる。

【００２６】さらに、インダクタデバイス１における直
列共振周波数ｆｓは、直列共振のＱが１以下となり、か
つ、高周波側で隣り合う自己並列共振周波数ｆｂを持つ
分割デバイスＬＢのコア用磁性体材料の磁壁共鳴周波数
以下の周波数である。その結果、図３において、一点鎖
線Ｈ２で示す巻線非分割のインダクタの場合や二点鎖線
Ｈ３で示す巻線等分割のインダクタの場合に比べ、実施
形態のインダクタデバイス１は、実線Ｈ１で示すよう
に、広い周波数域で十分なインピーダンスを有するもの
となる。なお、上記実施形態では、直列共振周波数ｆｓ
の直列共振のＱが１以下となるようにしているため、上
記のような効果を得ることができるが、もし仮に、直列
共振周波数ｆｓの直列共振のＱが１を越えていれば、図
３中に破線Ｈ４で示すように、直列共振周波数ｆｓの位
置でインピーダンスが大きく落ち込み、広い周波数域で
十分なインピーダンスを有するインダクタデバイスを得
ることはできない。

【００２７】〔実施形態２〕次に、本発明の他の実施形
態に係る積層タイプのインダクタデバイスについて説明
する。図４はこの実施形態２のインダクタデバイスを示
す斜視図、図５は要部を分解して示す斜視図である。こ
の実施形態２のインダクタデバイスの等価回路は図２に
示す上記実施形態１のインダクタデバイス１の等価回路
と同じである。この実施形態２のインダクタデバイス５
は、分割インダクタＬＡに非磁性体層６を介して分割イ
ンダクタＬＢが重ねられている積層タイプのインダクタ
デバイスであって、側面には外部電極７，８が設けられ
ている。

【００２８】図５に示すように、導電パターンが形成さ
れていない複数の磁性体層１０，１０、引出し電極用パ
ターンＰａが形成された磁性体層１１、巻線用導電パタ
ーンＰｂ〜Ｐｄが形成された複数の磁性体層１２，１
２、及び、接続用のバイヤホールＶｈが形成された複数
の磁性体層１３，１３が下から順に積層されることによ
り分割インダクタＬＡが構成されており、また、バイヤ
ホールＶｈが形成された複数の磁性体層１３，１３、巻
線用導電パターンＰｅ，Ｐｆが形成された複数の磁性体
層１４，１４、巻線用導電パターンＰｇと引出し電極用
パターンＰｈが形成された磁性体層１５、及び、複数枚
の導電パターン未形成の磁性体層１０，１０が下から順
に積層されることにより分割インダクタＬＢが構成され
ている。さらに、非磁性体層６はバイヤホールＶｈが形
成された複数の非磁性体材層６ａ，６ａから構成されて
いる。非磁性体材層６ａの層数は分割インダクタＬＡ，
ＬＢで発生する磁束を分離することが可能な層数に設定
されている。

【００２９】このインダクタデバイス５（図４）では、
巻線用導電パターンＰｂ〜ＰｄがバイヤホールＶｈで直
列に接続されて分割インダクタＬＡの巻線を形成し、巻
線用導電パターンＰｅ〜ＰｇがバイヤホールＶｈで接続
されて分割インダクタＬＢの巻線を形成している。両分
割インダクタＬＡ，ＬＢどうしの電気的接続は磁性体層
１３及び非磁性体層６に設けられたバイヤホールＶｈを
介して行われている。

【００３０】分割インダクタＬＡ，ＬＢの巻線は同じ巻
数であるが、分割インダクタＬＡの磁性層と分割インダ
クタＬＡ，ＬＢの磁性層が透磁率μが異なるフェライト
材料で形成されていることにより、インダクタンスＬａ
＞インダクタンスＬｂとなっている他は、上記の実施形
態１の場合と同様のインピーダンス特性を有し、広い周
波数域で十分なノイズ除去機能を発揮する。

【００３１】また、インダクタデバイス５は、積層タイ
プであることから小型化が容易で、しかも、各分割イン
ダクタＬＡ，ＬＢの巻線は完全に磁性体層１３で包ま
れ、かつ非磁性体層６で分離されているので、各分割イ
ンダクタＬＡ，ＬＢどうしの磁気的分離が十分に行わ
れ、分割インダクタどうしの間の干渉が確実に防止され
る。

【００３２】このインダクタデバイス５を製造する場
合、磁性層用グリーンシート及び非磁性層用グリーンシ
ートをそれぞれ準備し、必要な導電パターンやバイヤホ
ールを形成しておいてから、必要枚数のグリーンシート
を積み重ね、プレスして焼成した後、外部電極を形成す
る。通常、各グリーンシートには多数個分の導電パター
ンやバイヤホールを形成しておいて、プレスした後、個
々に切断して分離し焼成を行う。

【００３３】なお、この実施形態のインダクタデバイス
５の変形例として、分割インダクタＬＡの磁性層と分割
インダクタＬＢの磁性層が同一のフェライト材料で形成
され、かつ、両分割インダクタＬＡ，ＬＢの巻線が異な
る構成のものを挙げることができる。このインダクタデ
バイスの場合、分割インダクタＬＡの巻線用導電パター
ンＰｂ〜Ｐｄが形成された複数の磁性体層１２の層数を
多くすることにより、インダクタンスＬａ＞インダクタ
ンスＬｂとすることになるが、この場合も上記実施形態
２のインダクタデバイスと同様の機能を発揮する。

【００３４】また、非磁性体層６が介在しない構成のも
のも、実施形態２のインダクタデバイスの変形例として
挙げることができる。

【００３５】〔実施形態３〕図６は本発明のさらに他の
実施形態にかかるインダクタデバイスを示す斜視図、図
７はこの実施形態のインダクタデバイスの要部を分解し
て示す斜視図である。また、このインダクタデバイスの
等価回路は図２に示す通りである。この実施形態のイン
ダクタデバイス９（図６）は、両分割インダクタＬＡ，
ＬＢの間の接続部分の構成が異なっている以外は、先の
実施形態２と全く同様の構成及び効果を有するものある
ことから、重複を避けるため、相違する部分のみを説明
し、他の部分の説明は省略する。

【００３６】このインダクタデバイス９では、分割イン
ダクタＬＡの上に非磁性体層１６を介して分割インダク
タＬＢが重ねられているとともに、分割インダクタＬ
Ａ，ＬＢどうしの電気的接続が側面の接続用電極１７
（図６）によりなされている。以下、さらに詳しく説明
する。

【００３７】分割インダクタＬＡ，ＬＢの非磁性体層１
６は、パターンが形成されていない複数の非磁性接着層
１８，１８から構成されているとともに、分割インダク
タＬＡの上側部分と分割インダクタＬＢの下側部分も、
それぞれ、パターンが形成されていない複数の磁性体層
１０，１０から構成されている。したがって、分割イン
ダクタＬＡ，ＬＢは接着材層により確実に接合されてい
る。そして、分割インダクタＬＡの巻線用導電パターン
Ｐｄの一端が、長辺側の端部に達する引出し電極用パタ
ーンＰｄ１となっているとともに、分割インダクタＬＢ
の巻線用導電パターンＰｅの一端が、長辺側の端部に達
する引出し電極用パターンＰｅ１となっており、両引出
し電極用パターンＰｄ１，Ｐｅ１が接続用電極１７で結
合されている。

【００３８】このインダクタデバイス９を製造するにあ
たっては、まず、分割インダクタＬＡ及び分割インダク
タＬＢを個別に製造する。分割インダクタＬＡ，ＬＢ
は、必要に応じてグリーンシートに導電パターンやバイ
ヤホールを形成しておき、必要枚数のグリーンシートを
積み重ねて、圧着、切断し、焼成することにより得られ
る。そして、分割インダクタＬＡ，ＬＢの間に非磁性の
接着シートを複数枚介在させて熱圧着するなどして両者
を接合した後、接続用電極１７及び外部電極７，８を形
成することにより、図６に示すようなインダクタデバイ
ス９が得られる。

【００３９】〔実施形態４〕次に、本発明のさらに他の
実施形態にかかるインダクタデバイスについて説明す
る。この実施形態のインダクタデバイスは、２つの分割
インダクタの間の非磁性体層が導電性接着材で形成され
ている他は、先の実施形態２のインダクタデバイスと同
様の構成及び効果を有するものであることから、重複を
避けるため、相違する部分のみを説明し、他の部分の説
明は省略する。

【００４０】すなわち、この実施形態のインダクタデバ
イスは、図４に示す分割インダクタＬＡ及び分割インダ
クタＬＢがそれぞれ別々に作製され、両者の間が非磁性
の導電性接着材で接合されている。したがって、非磁性
体層６が導電性を有しているので、非磁性体層６にバイ
ヤホールを形成する必要がなく、構成を簡略化すること
が可能になる。

【００４１】〔実施形態５〕図８は本発明のさらに他の
実施形態にかかるインダクタデバイスを示す斜視図、図
９はこの実施形態のインダクタデバイスの等価回路図で
ある。この実施形態のインダクタデバイス２０は、分割
インダクタの数が３個である他は、先の実施形態３のイ
ンダクタデバイスと基本的に構成が同じであることか
ら、重複を避けるため、異なる部分のみを説明し、他の
部分の説明は省略する。

【００４２】この実施形態５のインダクタデバイス２０
においては、図８に示すように、分割インダクタＬＢの
上に、さらに分割インダクタＬＣが非磁性体層（非磁性
の接着層）１６を介して重ねられている。そして、分割
インダクタＬＡ，ＬＢの間は、側面（図８の手前側の側
面）の接続用電極２１により電気的に接続されていると
ともに、分割インダクタＬＢ，ＬＣの間は、側面（図８
の奥側の側面）の接続用電極２２により電気的に接続さ
れている。すなわち、このインダクタデバイス２０にお
いては、巻線用導電パターンの終端及び始端が、各接続
用電極２１，２２と繋がるよう引出し電極用パターンと
なっている。

【００４３】このインダクタデバイス２０を製造するに
あたっては、分割インダクタＬＡ〜ＬＣをそれぞれ別々
に作製しておいて、各分割インダクタＬＡ〜ＬＣを非磁
性の接着層１６で接合する。

【００４４】図９に示すように、巻線の巻数や磁性体層
用のフェライトのμなどを調整することにより、分割イ
ンダクタＬＡ〜ＬＣのインダクタンスＬａ〜Ｌｃは、Ｌ
ａ＞Ｌｂ＞Ｌｃとなっている。分割インダクタＬＡは、
インダクタンスがＬａ、浮遊容量がＣａであるから、自
己並列共振周波数ｆａは、ｆａ＝１／〔２π（Ｌａ・Ｃ
ａ）^1/2 〕となる。分割インダクタＬＢは、インダクタ
ンスがＬｂ、浮遊容量がＣｂであるから、自己並列共振
周波数ｆｂは、ｆｂ＝１／〔２π（Ｌｂ・Ｃｂ）^1/2 〕
となる。分割インダクタＬＣは、インダクタンスがＬ
ｃ、浮遊容量がＣｃであるから、自己並列共振周波数ｆ
ｃは、ｆｃ＝１／〔２π（Ｌｃ・Ｃｃ）^1/2 〕となる。
そして、自己並列共振周波数ｆａ，ｆｂ，ｆｃの関係
は、自己並列共振周波数ｆａ＜自己並列共振周波数ｆｂ
＜自己並列共振周波数ｆｃとなる。また、両共振周波数
ｆａ，ｆｂの間には、直列共振周波数ｆｓ１が出現し、
両共振周波数ｆｂ，ｆｃの間には、直列共振周波数ｆｓ
２が出現する。直列共振周波数ｆｓ１は、（インダクタ
ンス値が大きい方のインダクタである）分割インダクタ
ＬＡの浮遊容量（ストレーキャパシタ）Ｃａと、（イン
ダクタンス値が小さい方のインダクタである）分割イン
ダクタＬＢ，ＬＣのインダクタンスＬｂ，Ｌｃが支配的
であり、直列共振周波数ｆｓ１は、ｆｓ１＝１／｛２π
〔（Ｌｂ＋Ｌｃ）・Ｃａ〕^1/2 ｝となる。また、直列共
振周波数ｆｓ２は、（インダクタンス値が大きい方のイ
ンダクタである）分割インダクタＬＡ，ＬＢの浮遊容量
の直列接続容量（ストレーキャパシタ）Ｃａ・Ｃｂ／
（Ｃａ＋Ｃｂ）と、（インダクタンス値が小さい方のイ
ンダクタである）分割インダクタＬＣのインダクタンス
Ｌｃが支配的であり、直列周波数ｆｓ２は、ｆｓ２＝１
／｛２π〔Ｌｃ・Ｃａ・Ｃｂ／（Ｃａ＋Ｃｂ）〕^1/2｝
となる。

【００４５】さらに、この実施形態のインダクタデバイ
ス２０における直列共振周波数ｆｓ１は、直列共振のＱ
が１以下であって、かつ、高周波側で隣り合う自己並列
共振周波数ｆｂを持つ分割デバイスＬＢのコア用磁性体
材料の磁壁共鳴周波数以下の周波数である。また、直列
共振周波数ｆｓ２は、直列共振のＱが１以下であって、
かつ、高周波側で隣り合う自己並列共振周波数ｆｃを持
つ分割デバイスＬＣのコア用磁性体材料の磁壁共鳴周波
数以下の周波数である。

【００４６】これにより、インダクタデバイス２０は、
図１０に実線Ｈ５で示すように、広い周波数域にわたっ
て十分なインピーダンスを有するものとなっている。な
お、この実施形態のインダクタデバイスでは、直列共振
周波数ｆｓ１，ｆｓ２の直列共振のＱが１以下となるよ
うにしているため、上記のような効果を得ることができ
るが、もし仮に、直列共振周波数ｆｓ１，ｆｓ２の直列
共振のＱが１を越えていれば、図１０中に破線Ｈ６で示
すように、直列共振周波数ｆｓ１，ｆｓ２の位置でイン
ピーダンスが大きく落ち込み、広い周波数域で十分なイ
ンピーダンスを有するインダクタデバイスを得ることは
できない。

【００４７】なお、この実施形態５のインダクタデバイ
ス２０において、各分割インダクタの間の電気的接続
が、上記実施形態２のように、バイヤホールで行われて
いるものが、この実施形態５の変形例として挙げられ
る。また、上記の各実施形態では、分割インダクタの数
が２個あるいは３個である場合を例にとって説明した
が、分割インダクタの数は、４個以上であってもよい。

【００４８】〔実施形態６〕本発明の理解を容易にする
ため、さらに他の具体的な実施形態にかかるインダクタ
デバイスについて説明する。この実施形態のインダクタ
デバイスは、分割インダクタのコア用磁性体材料が特定
の材料で形成されている他は、先の実施形態１のインダ
クタデバイスと同様の構成及び効果を有するものである
ことから、重複を避けるため、相違する部分のみを説明
し、他の部分の説明は省略する。この実施形態６のイン
ダクタデバイスの等価回路も、図２に示す上記実施形態
１のインダクタデバイス１の等価回路と同じである。

【００４９】実施形態６のインダクタデバイスの分割イ
ンダクタＬＡ，ＬＢのコアは、いずれも、透磁率が図１
１のグラフに示す周波数特性を有する磁性体材料から形
成されている。図１１のグラフでは、実線ＭＡが複素透
磁率の有効分μａを表し、破線ＭＢが複素透磁率の無効
分μｂを表す。分割インダクタＬＡのインダクタンスＬ
ａは、８０μＨ、浮遊容量Ｃａは、１９．８ｐＦ、自己
並列共振周波数ｆａは約４ＭＨｚである。分割インダク
タＬＢのインダクタンスＬｂは、６μＨ、浮遊容量Ｃａ
は、１０ｐＦ、自己並列共振周波数ｆｂは、約２０ＭＨ
ｚである。また、自己並列共振周波数において各分割イ
ンダクタが持つ抵抗分（損失）は、Ｒ＝２πＬ（μａ）
／（μｂ）の関係から求出される。分割インダクタＬＡ
の自己並列共振周波数ｆａでの抵抗分は約６７７Ωであ
り、分割インダクタＬＢの自己並列共振周波数ｆｂでの
抵抗分は約７２８Ωである。

【００５０】一方、自己並列共振周波数ｆａ，ｆｂの間
（約４〜２０ＭＨｚの間）は、キャパシタとなっている
分割インダクタＬＡの１９．８ｐＦの浮遊容量Ｃａと、
インダクタを維持している分割インダクタＬＢの６μＨ
のインダクタンスＬｂの直列回路が形成されていて、直
列共振が両共振周波数ｆａ，ｆｂの間に現れる。この直
列共振周波数ｆｓは約１０ＭＨｚである。これは、概算
上は約１４ＭＨｚであるが、１４ＭＨｚでの透磁率が２
０ＭＨｚでの透磁率よりも大きくなり、インダクタンス
も大きくなることによるものである。また、直列共振周
波数ｆｓである約１０ＭＨｚでの分割インダクタＬＢの
抵抗分は約７８０Ωである。

【００５１】以上のデータを基にして、各共振周波数で
のインピーダンスＺを求め、５０Ω系での挿入損失を求
めると、次のようになる。なお、このインピーダンスＺ
は、Ｚ＝（インダクタンス）／〔静電容量〕・〔インダ
クタの抵抗分〕となる。したがって、自己並列共振周波
数ｆａでのインピーダンスは、約５．８ｋΩ、自己並列
共振周波数ｆｂでのインピーダンスは、約３．４ｋΩ、
直列共振周波数ｆｓでのインピーダンスは、分割インダ
クタＬＢの抵抗分のみとなるから、約７８０Ωである。
そして、５０Ω系での挿入損失は、図１２中に実線ＷＡ
で示すように、４ＭＨｚでは約４０ｄＢ、直列共振周波
数に相当する１０ＭＨｚでは約２５ｄＢ、２０ＭＨｚで
は約３７ｄＢとなっており、インダクタの抵抗分が常に
高くて直列共振に伴う挿入損失の劣化が少なくなるた
め、十分なノイズ除去機能を発揮させることができる。
なお、この実施形態６において直列共振に伴う挿入損失
の劣化が少ないのは、直列共振周波数ｆｓの直列共振の
Ｑが１以下となるようにしていることによる。

【００５２】〔比較形態〕さらに、本発明の理解を容易
にするため、上記の実施形態６のインダクタデバイスに
おいて、異なる周波数特性を有する磁性体材料から形成
されている他は、構成を同じにした比較形態のインダク
タデバイスについて説明する。なお、この比較形態のイ
ンダクタデバイスの等価回路も、図２に示す上記実施形
態１のインダクタデバイス１の等価回路と同じである。

【００５３】比較形態のインダクタデバイスの分割イン
ダクタＬＡ，ＬＢのコアは、いずれも、透磁率が図１３
のグラフに示す周波数特性を有する磁性体材料から形成
されている。なお、図１３のグラフでも、実線Ｍａが複
素透磁率の有効分μａを表し、破線Ｍｂが複素透磁率の
無効分μｂを示している。そして、図１３のグラフに示
すような周波数特性を有する磁性体材料を用いた場合、
直列共振周波数ｆｓの直列共振のＱが１を越え、十分な
抵抗分（損失）を確保することができなくなる。すなわ
ち、分割インダクタＬＡの４ＭＨｚでの抵抗分は約１．
４Ω、分割インダクタＬＢの２０ＭＨｚでの抵抗分は約
７１Ω、直列共振が起きる１４ＭＨｚでの分割インダク
タＬＢの抵抗分は約２２．３Ωと大きく低下する。

【００５４】そして、各周波数でのインピーダンスＺ
も、４ＭＨｚで約２ＭΩ、１４ＭＨｚで約２２．３Ω、
２０ＭＨｚで約８．８ｋΩとなり、直列共振周波数では
必要なインピーダンスが確保されなくなる。その結果、
５０Ω系での挿入損失は、４ＭＨｚでは約８０ｄＢ以
上、２０ＭＨｚでは４４ｄＢであるが、直列共振周波数
に当たる１４ＭＨｚでは約７．７ｄＢしかなく、十分な
ノイズ除去機能を発揮させることができなくなる。この
比較形態のように、直列共振周波数ｆｓにおいて、直列
共振のＱが１以下となる条件が満たされない場合、図１
２中に破線ＷＢで示すように、直列共振に伴う大きな挿
入損失の劣化が起こり、広い範囲では十分なノイズ除去
機能を発揮することができないことがわかる。

【００５５】なお、本発明は、上記実施形態に限定され
るものではなく、インダクタンスの分割割合、コア用磁
性体の材料、その他に関し、発明の要旨の範囲内におい
て、種々の応用、変形を加えることが可能である。

【００５６】

【発明の効果】本発明の非均等分割型インダクタデバイ
スにおいては、インダクタンスに差（大小）のある複数
の分割インダクタが直列接続されているので、インダク
タンスの大きな分割インダクタが低い周波数域で十分な
ノイズ除去機能を発揮するとともに、インダクタンスの
小さな分割インダクタが高い周波数域で十分なノイズ除
去機能を発揮し、さらに、各分割インダクタが、各分割
インダクタの自己並列共振周波数の間に生じる直列共振
の共振周波数において、直列共振のＱが１以下となるよ
うに分割インダクタが選択されているので、自己並列共
振周波数の間の周波数域においても必要なインピーダン
スが確保されるようになり、インダクタデバイス全体と
して、広い周波数範囲にわたって十分なノイズ除去機能
を発揮することができる。

【００５７】また、請求項２のインダクタデバイスのよ
うに、直列共振の周波数が、高周波側で隣り合う自己並
列共振周波数を持つ分割インダクタのコア用磁性体材料
の磁壁共鳴周波数以下の周波数であるようにした場合、
分割インダクタのロスとインダクタンスの低下をバラン
スさせてインピーダンスの低下を十分に防ぐことが可能
になり、広い周波数範囲にわたって十分なノイズ除去機
能を確実に発揮させることができる。

【００５８】また、請求項３のインダクタデバイスのよ
うに、各分割インダクタ毎にコア用磁性体材料を異なら
せた場合、分割インダクタの選択のために各分割インダ
クタの磁性体の材料と巻線の巻数の２つの条件を調整す
ることが可能になり、直列共振のＱを１以下とするため
の分割インダクタの選択の自由度を向上させることがで
きる。

【００５９】また、請求項４のインダクタデバイスのよ
うに、各分割インダクタが積層されているとともに、各
分割インダクタにおける上下層が巻線未形成の磁性体層
であって、各分割インダクタの間に非磁性層が介在して
いる構成とした場合、デバイスの小型化が図りやすくな
るとともに、各分割インダクタの巻線が磁性体に包ま
れ、かつ、非磁性層により個々に分離されるため、分割
インダクタどうしの分離が確実に行われ、各分割インダ
クタ間の干渉を防止することができる。

【００６０】また、請求項５のインダクタデバイスのよ
うに、分割インダクタどうしの電気的接続をバイヤホー
ルにより行うようにした場合、通常の配線技術で分割イ
ンダクタどうしの電気的接続を容易かつ確実に行うこと
が可能となり、本発明をより実効あらしめることができ
る。

【００６１】また、請求項６のインダクタデバイスのよ
うに、分割インダクタの間に介在する非磁性層が接着材
から形成されているとともに、分割インダクタどうしの
電気的接続がデバイス側面に設けられた接続用電極によ
りなされている構成の場合、非磁性層により分割インダ
クタどうしが確実に接合される上、通常の配線技術によ
り分割インダクタどうしの電気的接続を容易かつ確実に
行うことができる。

【００６２】また、請求項７のインダクタデバイスのよ
うに、分割インダクタの間に介在する非磁性層が導電性
接着材から形成されているとともに、非磁性層及びバイ
ヤホールにより分割インダクタどうしの電気的接続がな
されている構成の場合、導電性接着材からなる非磁性層
により分割インダクタどうしをより確実に接合すること
が可能となるとともに、通常の配線技術で分割インダク
タどうしの電気的接続を容易に実現するたとが可能とな
り、本発明をより実効あらしめることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態（実施形態１）にかかるイ
ンダクタデバイスを示す平面図である。

【図２】本発明の一実施形態（実施形態１）にかかるイ
ンダクタデバイスの等価回路図である。

【図３】本発明の一実施形態（実施形態１）にかかるイ
ンダクタデバイスの対周波数インピーダンス特性を示す
グラフである。

【図４】本発明の他の実施形態（実施形態２）にかかる
インダクタデバイスを示す斜視図である。

【図５】本発明の他の実施形態（実施形態２）にかかる
インダクタデバイスの要部分解斜視図である。

【図６】本発明のさらに他の実施形態（実施形態３）に
かかるインダクタデバイスを示す斜視図である。

【図７】本発明のさらに他の実施形態（実施形態３）に
かかるインダクタデバイスの要部分解斜視図である。

【図８】本発明のさらに他の実施形態（実施形態５）に
かかるインダクタデバイスを示す斜視図である。

【図９】本発明のさらに他の実施形態（実施形態５）に
かかるインダクタデバイスの等価回路図である。

【図１０】本発明のさらに他の実施形態（実施形態５）
にかかるインダクタデバイスの対周波数インピーダンス
特性を示すグラフである。

【図１１】本発明のさらに他の実施形態（実施形態６）
にかかるインダクタデバイスの分割インダクタ用磁性体
の透磁率の対周波数特性を示すグラフである。

【図１２】本発明のさらに他の実施形態（実施形態６）
及び比較形態にかかるインダクタデバイスの挿入損失の
対周波数特性を示すグラフである。

【図１３】比較形態にかかるインダクタデバイスの分割
インダクタ用磁性体の透磁率の対周波数特性を示すグラ
フである。

【符号の説明】

１，５，９，２０ 非均等分割型インダクタデバイ
ス ２ フェライトコア ３ セパレータ ４，４ａ，４ｂ 巻線 ７，８ 外部電極 １０，１１，１２，１３，１４，１５ 磁性体
層 ６，１６ 非磁性体層 １７，２１，２２ 接続用電極 １８ 非磁性接着層 Ｃａ，Ｃｂ，Ｃｃ 浮遊容量（ストレーキャパシ
タ） ｆｓ，ｆｓ１，ｆｓ２ 直列共振周波数 ｆａ，ｆｂ，ｆｃ 自己並列共振周波数 ＬＡ，ＬＢ，ＬＣ 分割インダクタ Ｌａ，Ｌｂ，Ｌｃ インダクタンス Ｖｈ バイヤホール

Claims (7)

【特許請求の範囲】
1. 【請求項１】コア用磁性体に巻線が施されてなるインダ
   クタデバイスにおいて、 インダクタンス値が互いに異なる（非均等分割されてい
   る）複数の分割インダクタが直列に接続されているとと
   もに、 前記各分割インダクタが、各分割インダクタの自己並列
   共振周波数の間に、インダクタンス値が大きい方のイン
   ダクタが持つストレーキャパシタとインダクタンス値が
   小さい方のインダクタが持つインダクタンスにより生じ
   る直列共振の周波数において、直列共振のＱが１以下に
   なるようにそれぞれのインダクタンス値が選択されてい
   ることを特徴とする非均等分割型インダクタデバイス。
2. 【請求項２】直列共振の周波数が、高周波側で隣り合う
   自己並列共振周波数を持つ分割インダクタのコア用磁性
   体材料の磁壁共鳴周波数以下の周波数であることを特徴
   とする請求項１記載の非均等分割型インダクタデバイ
   ス。
3. 【請求項３】各分割インダクタのコア用磁性体材料が互
   いに異なることを特徴とする請求項１又は２記載の非均
   等分割型インダクタデバイス。
4. 【請求項４】分割インダクタが積み重ねられてなる積層
   タイプのインダクタデバイスであって、各分割インダク
   タにおける上下層が巻線未形成の磁性体層であるととも
   に、各分割インダクタの間に非磁性層が介在しているこ
   とを特徴とする請求項１〜３のいずれかに記載の非均等
   分割型インダクタデバイス。
5. 【請求項５】分割インダクタどうしの電気的接続がバイ
   ヤホールによりなされていることを特徴とする請求項４
   記載の非均等分割型インダクタデバイス。
6. 【請求項６】分割インダクタの間に介在する非磁性層が
   接着材から形成されているとともに、分割インダクタど
   うしの電気的接続がデバイス側面に設けられた接続用電
   極によりなされていることを特徴とする請求項４記載の
   非均等分割型インダクタデバイス。
7. 【請求項７】分割インダクタの間に介在する非磁性層が
   導電性接着材から形成されているとともに、非磁性層及
   びバイヤホールにより分割インダクタどうしの電気的接
   続がなされていることを特徴とする請求項４記載の非均
   等分割型インダクタデバイス。