JPH11102326A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPH11102326A
JPH11102326A JP9263398A JP26339897A JPH11102326A JP H11102326 A JPH11102326 A JP H11102326A JP 9263398 A JP9263398 A JP 9263398A JP 26339897 A JP26339897 A JP 26339897A JP H11102326 A JPH11102326 A JP H11102326A
Authority
JP
Japan
Prior art keywords
data
write
storage
bits
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9263398A
Other languages
English (en)
Other versions
JP3184129B2 (ja
Inventor
Takeshi Kijino
剛 来住野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP26339897A priority Critical patent/JP3184129B2/ja
Priority to CA002248731A priority patent/CA2248731C/en
Priority to AU87154/98A priority patent/AU757596B2/en
Priority to DE1998621698 priority patent/DE69821698T2/de
Priority to US09/161,705 priority patent/US6526537B2/en
Priority to EP98250346A priority patent/EP0907127B1/en
Publication of JPH11102326A publication Critical patent/JPH11102326A/ja
Application granted granted Critical
Publication of JP3184129B2 publication Critical patent/JP3184129B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1028—Adjacent errors, e.g. error in n-bit (n>1) wide storage units, i.e. package error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【課題】 ＳＤＲＡＭおよびＥＤＯ付きＤＲＡＭの連続
転送機能を使用した記憶装置の誤り検出／訂正方式にお
いて、ＥＣＣ単位を読み書き単位より大きく取り、デー
タ・ビット数と検査ビット数との割合を改善し、かつ単
一記憶素子故障を完全救済するという誤り検出／訂正機
能を実現することにある。 【解決手段】 記憶装置１は、書き込みデータ１００を
Ｎ個格納する書き込みデータ格納レジスタ１０１乃至１
０ｎと、データＮ個にＥＣＣを生成するＥＣＧ回路２
と、データにＥＣＣのＮ等分コードを付加したデータを
記憶素子４に書き込むセレクタ回路３と、記憶素子４の
読み出しデータＮ個を格納する読み出しデータ格納レジ
スタ２０１乃至２０ｎと、読み出しデータＮ個の全体の
Ｎ等分コードを集めてなるＥＣＣコードで誤りを検出す
る誤り検出回路５と、誤り検出回路５の出力で読み出し
データ全ての誤り訂正する誤り訂正回路６と、を備え
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＳＤＲＡＭおよ
びＥＤＯ（Ｅｘｔｅｎｄｅｄ Ｄａｔａ Ｏｕｔ）付き
ＤＲＡＭに代表される連続転送機能を有する記憶素子を
使用した記憶装置に関し、特に記憶データの誤り制御技
術におけるＥＣＣをＮ個の読み書き単位に対して誤り訂
正コードを生成し、誤り訂正／検出制御する手段を有す
る記憶装置に関する。
【０００２】
【従来の技術】従来からＤＲＡＭに代表される半導体記
憶素子は、コンピュータ及びその周辺装置内で使用さ
れ、プログラムや計算データを記憶するために用いられ
てきた。その記憶するデータは正確であることが必要で
あり、それを保証するために、データビットの他に誤り
訂正符号として必要なビット数の検査ビットを付加し、
記憶素子に書き込みを行い、データ読み出し時の誤り検
出回路を設けて、データビットと検査ビットでもって誤
りを検出するか、あるいは誤りを訂正するという方式
（ＥＣＣ方式：Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃ
ｏｄｅ）が一般的に採用されている。さらに、ハードウ
ェア量（記憶素子数）の観点からも、データビットに対
する検査ビットの割合を小さくすることは望ましい条件
であり、一般に１ビット誤り訂正／２ビット誤り検出、
通称、ＳＥＣ−ＤＥＤ（Ｓｉｎｇｌｅ−ｂｉｔ Ｅｒｒ
ｏｒ Ｃｏｒｒｅｃｔｉｏｎ−Ｄｏｕｂｌｅ−ｂｉｔｓ
Ｅｒｒｏｒ Ｄｅｔｅｃｔｉｏｎ）と呼ばれるＥＣＣ
方式が採用されることが多いい。
【０００３】最近では、半導体技術の進歩により、記憶
素子の記憶内容量も増加する一方であることに加え、パ
ソコン・クラスでも膨大な記憶容量を要求されつつある
が、市場要求及び製品性の面からは、増設する単位記憶
容量はできる限り小さいことが望ましい。また、ＤＲＡ
Ｍの実装スペース／価格などの観点からも、使用ＤＲＡ
Ｍのビット構成を１ビット品から多ビット品（４ビット
／８ビット等）へと移行する傾向にある。さらに、プロ
セッサの高速化により、記憶素子へのデータ転送の高速
化も必要条件となり、従来のＤＲＡＭよりも高速な連続
転送が可能なＥＤＯ付きＤＲＡＭ（Ｅｘｔｅｎｄｅｄ
Ｄａｔａ Ｏｕｔ ＤＲＡＭ）又はＳＤＲＡＭ（Ｓｙｎ
ｃｈｒｏｎｕｓ ＤＲＡＭ）も開発されてきている。
【０００４】前述した記憶素子の多ビット化は、従来の
ＥＣＣ方式のＳＥＣ−ＤＥＤでは、単一記憶素子の故障
を全て救済することはできないので、複数ビット故障を
全て救済できるよう検査ビット数を増やすか、特開昭６
１−１７７５５９号公報に示すように、ソフトウェア的
に複数ビットの故障が同一ＥＣＣ単位に重ならないよ
う、記憶データを物理的に拡散させる方式が考案されて
いる。
【０００５】該公報によれば、図７に示すように記憶デ
ータを物理的に拡散させるため、データの物理的記憶位
置を指定するアドレスデータをテーブル式に記憶したＲ
ＯＭ１４，１５を設けている。しかし、前者では、複数
ビットの故障を救済するためには、誤り訂正の符号理論
の面からも、検査ビット数が著しく増加して、データビ
ットと検査ビットでなる記憶データを保持するのに必要
なハードウェア（記憶素子）の増加が避けられない。
【０００６】記憶素子がＥＣＣによって増加するようす
を次に述べる。ＥＣＣ符号理論によるデータ・ビット数
に対するＥＣＣ機能に必要な検査ビット数を示すと、以
下の通りとなる。いずれも、ごく一般的に知られている
事由である。 項番 データビット数 検査ビット数 ＥＣＣ機能 １ ３２ビット ７ビット １ビット誤り訂正／２ビット 誤り検出（ＳＥＣ−ＤＥＤ） ２ ６４ビット ８ビット 同 上（参考） ３ ６４ビット １２ビット 隣接２ビット誤り訂正／４ビット 誤り検出（Ｓ２ＥＤ−Ｄ２ＥＤ） ４ １２８ビット １６ビット 隣接４ビット誤り訂正／８ビット 誤り検出Ｓ４ＥＣ−Ｄ４ＥＤ） 上記に示すように、データビット数が多くなるほど、同
一ＥＣＣ機能を実現するための検査ビット数は多くなる
が、データビット数に対する割合は相対的に少なくなる
（項番１／２を比較）。データビット数及びＥＣＣの訂
正機能を２倍／４倍にしても、検査ビット数は、各々、
２倍／４倍以下となり、誤り検出／訂正機能に対する効
率が良くなることが判る（項番１／３／４を比較）。
【０００７】
【発明が解決しようとする課題】第１の問題点は、従来
の技術においては、複数ビットの誤り／検出をＥＣＣに
よって行うには、検査ビットのハードウェア量（記憶素
子数）を増加させる必要があることである。その理由
は、符号理論の面から、複数ビットの誤り／検出を行う
ためには、検査ビットの数を著しく増加させなくてはな
らないため、検査ビットの増加分を格納するハードウェ
ア（記憶素子）が必要となるからである。
【０００８】第２の問題点は、従来技術のように、ＳＥ
Ｃ−ＤＥＤで複数ビットの障害を検出するために、ソフ
トウェア的に記憶データを物理的に拡散させる方式を使
用すると、記憶装置の転送性能の低下及び誤り制御回路
のハードウェア量が増加してしまうことである。その理
由は、ソフトウェア的に記憶データを拡散させるため、
データ転送時にソフトウェア介在によるオーバー・ヘッ
ドが生じること及び記憶データを拡散させるためのハー
ドウェアが必要であるからである。
【０００９】この発明の目的は、ＳＤＲＡＭおよびＥＤ
Ｏ付きＤＲＡＭに代表され連続転送機能を有する記憶素
子を使用した記憶装置におけるＥＣＣ付き記憶データの
誤り訂正／検出方式において、バースト（連続）転送機
能を有効に活用し、連続Ｎ回の読み書きをＥＣＣ単位に
することによって、データビットに対する検査ビットの
割合を改善して記憶素子数をできるだけ減らし、かつ多
ビット化されつつある単一記憶素子の故障を救済するこ
とにある。
【００１０】
【課題を解決するための手段】この発明はＳＤＲＡＭお
よびＥＤＯ付きＤＲＡＭに代表される連続転送機能を有
する記憶素子を使用した記憶装置の記憶データの誤り検
出／訂正方式において、記憶素子のバースト転送機能を
有効に使用して、データ・ビット数と検査ビット数との
割合を少なくし、単一記憶素子故障を救済する誤り検出
／訂正機能を実現するため、ＥＣＣ単位を連続転送方向
の数回に分割して記憶素子に書き込みを行う手段、及
び、記憶素子からの読み出しデータをＥＣＣ単位でバッ
ファリングし、誤り検出／訂正を行う手段とを有する。
【００１１】そのため、データに対する誤り訂正コード
を生成し、前記データに前記誤り訂正コードを付加して
読み書き単位とする記憶装置において、前記データのＮ
個分を単位として誤り訂正コードを生成し、前記データ
に前記誤り訂正コードのＮ等分コードを付加した読み書
き単位を、記憶素子の連続Ｎアドレスに連続読み書きす
ることを特徴とする。
【００１２】更に、前記記憶装置は、上位装置の書き込
みデータのＮ個分を全データとして誤り訂正コードを生
成し、前記書き込みデータに前記誤り訂正コードのＮ等
分コードを付加してなる書き込み単位を前記半導体記憶
素子の連続Ｎアドレスに書き込む手段と、前記半導体記
憶素子の連続Ｎアドレスの読み出し単位データから前記
Ｎ等分コードを取り出してなる誤り訂正コードでもっ
て、前記読み出し単位データのＮ個全体の誤り訂正を行
う読み出し手段と、を有することを特徴とする。
【００１３】更に又、前記書き込む手段は、上位装置の
書き込みデータをＮ個格納する書き込みデータ格納レジ
スタと、Ｎ個の書き込みデータ全体に対する誤り訂正コ
ードを生成するＥＣＧ回路と、前記書き込みデータに前
記誤り訂正コードのＮ等分コードを付加して書き込み単
位とし、前記半導体記憶素子のＮ連続アドレスに書き込
むセレクタと、を有することを特徴とする。
【００１４】又、前記読み出し手段は、前記半導体記憶
素子の連続Ｎアドレスから読み出し単位データをＮ個読
み出し、それぞれを格納するＮ個の読み出しデータ格納
レジスタと、前記読み出しデータ格納レジスタの全てか
ら前記Ｎ等分コードでなる誤り訂正コードを取り出し、
前記Ｎ個の読み出し単位データ全体に対する誤りビット
情報を検出する誤り検出回路と、前記誤りビット情報に
基づいて、訂正した読み出し単位データの全体データを
Ｎ等分して読み出しデータとして、Ｎ個連続して上位装
置に送付する誤り訂正回路と、を有することを特徴とす
る。
【００１５】
【発明の実施の形態】次に、この発明の実施例について
図面を参照して、説明する。この発明の一実施例の構成
を示す図１を参照すると、記憶装置１は、書き込みデー
タ１００を入力とし、書き込みデータ１００のＮ個を一
定期間保持する書き込みデータ格納レジスタ１０１乃至
１０ｎと、書き込みデータ格納レジスタ１０１乃至１０
ｎの出力データを入力とし、ＥＣＣ機能を実現するのに
必要な誤り訂正コードを生成し、一定期間該誤り訂正コ
ードを保持する機能を有するＥＣＧ回路２と、書き込み
データ格納レジスタ１０１乃至１０ｎの各データとＥＣ
Ｇ回路２出力のＮ等分の誤り訂正コードとを入力とし、
記憶素子４の連続書き込み機能に合わせて、書き込みデ
ータ３１を出力するセレクタ３と、書き込みデータ３１
の連続Ｎ個を「１回目」４１から「Ｎ回目」４ｎに記憶
する記憶素子４と、記憶素子４の読み出しデータ４０を
入力とし、Ｎ個分の読み出しデータを一定期間保持する
読み出しデータ格納レジスタ２０１乃至２０ｎと、読み
出しデータ格納レジスタ２０１乃至２０ｎのデータ内の
Ｎ等分コードを集めた誤り訂正コードで、Ｎ個の読み出
しデータに対する誤りビットの検出を行い、誤りビット
情報を一定期間保持する誤り検出回路５と、読み出しデ
ータ格納レジスタ２０１乃至２０ｎのデータ・ビットと
誤り検出回路５が出力する誤りビット情報を入力とし、
該誤りビット情報によって、データ・ビット訂正を行
い、読み出しデータ２００をＮ個出力する誤り訂正回路
６と、を備える。
【００１６】次に、この実施例の動作について、図２お
よび図３を参照して説明する。図２は、書き込み動作を
説明するタイミング・チャートである。まず、図示しな
い上位装置からの書き込みデータ１００の一連のデータ
（ＷＤ０１乃至ＷＤ０ｎ）を書き込みデータ格納レジス
タ１０１乃至１０ｎに順次格納していく。また、書き込
みデータ格納レジスタ１０１乃至１０ｎにはデータ（Ｗ
Ｄ０１乃至ＷＤ０ｎ）を一定期間保持する機能を有して
いる。次に、Ｎ個分のデータであらかじめ定められたＥ
ＣＣ単位のデータ・ビット数が到達したら、ＥＣＣ機能
を実現するために全データ・ビットに対応する誤り訂正
コードをＥＣＧ回路２で発生し、ＥＣＧ回路２は一定期
間ＥＣＣの検査ビットを保持する機能を有している。こ
の時点で、記憶素子４に記憶するべき全データ・ビット
と検査ビットとが確定するので、記憶素子４に対して、
連続転送機能を利用して、全データと誤り訂正コードの
検査ビットとのＮ等分を１書き込み単位として、Ｎ回に
分けて、セレクタ回路３を通じて記憶データを「０回
目」４１から順次に「Ｎ回目」４ｎに書き込む。なお、
あらかじめ定められたＥＣＣ単位で誤り訂正コードの生
成が完了した時点で、書き込みデータ格納レジスタ１０
１乃至１０Ｎは、次のＥＣＣ単位である書き込みデータ
１００の格納を開始できる。これを繰り返し実行するこ
とにより、一連の書き込みデータを連続して記憶素子４
に書き込みができる。
【００１７】図３は、読み出し動作を説明するタイミン
グ・チャートである。まず、記憶素子４からの読み出し
データ４０に読み出される一連の読み出しデータ４１１
乃至４１ｎを読み出し格納レジスタ２０１乃至２０ｎに
順次に格納する。読み出し格納レジスタ２０１乃至２０
ｎは、一定期間データ・ビットとＮ等分の誤り訂正コー
ドとでなる読み出しデータ４１１乃至４１ｎを保持する
機能を有している。書き込み時と同様のＮ個の読み出し
データ４１１乃至４１ｎでなるＥＣＣ単位のデータが読
み出されると、あらかじめ定められたＥＣＣ機能に従
い、読み出しデータ格納レジスタ２０１乃至２０ｎのデ
ータ・ビット及び検査ビットの全データに誤りがあるか
否かを誤り検出回路５で検査し、訂正できる誤りがあっ
た場合には、この誤りビット情報を一定期間保持する。
誤り訂正回路６は、読み出しデータ格納レジスタ２０１
乃至２０ｎの全データ・ビットに対して、誤り検出回路
５で保持している誤りビット情報でもって、データ・ビ
ットに誤りがある場合、誤りデータ・ビットを訂正し、
Ｎ個のデータ（ＲＤ０１乃至ＲＤ０ｎ）を読み出しデー
タ２００として上位装置に送出する。
【００１８】この実施例による誤り訂正の仕方について
説明すると、ＥＣＣ単位のデータを記憶素子に連続転送
して連続アドレスに展開したことによって、符号理論の
面から明白となっているＥＣＣ単位のデータ・ビット数
と誤り訂正コードの検査ビットの割合を改善したことで
ある。ハードウェア量（記憶素子数）の削減効果を、１
ビット誤り訂正／２ビット誤り検出（ＳＥＣ−ＤＥＤ）
を例に挙げて示す。 記憶素子書き込 データ・ 検査ビッ ＥＣＣ方式 読み書き単位長 み読み出し方式 ビット数 ト数 の記憶素子数 連続１回転送 32ビット 7ビット ＳＥＣ−ＤＥＤ*1 ３９個 連続２回転送 64ビット 12ビット Ｓ２ＥＣ−Ｄ２ＥＤ*2 ３８個 連続４回転送 128ビット 16ビット Ｓ４ＥＣ−Ｄ４ＥＤ*3 ３６ 個 なお、連続転送回数によって、ＥＣＣ方式が変わってい
るのは、単一記憶素子の故障による影響範囲が、従来技
術の＊１の場合の１回転送では１ビットなのに、２回転
送の＊２では２ビット、４回転送の＊３では４ビットと
いうように複数ビットに影響してしまうため、連続１回
転送と同等のＥＣＣ機能（単一記憶素子故障の救済）を
維持するためには、２回転送では隣接２ビットの完全訂
正、４回転送では隣接４ビットの完全訂正を実現しなけ
ればならないためである。
【００１９】上記の点について更に図で説明すると、図
４は連続転送１回のときの記憶素子内の記憶データ配列
イメージである。データビット（Ｄ０００乃至Ｄ０３
１）が単位データ長の３２ビットで、誤り訂正コードの
検査ビット（Ｃ００乃至Ｃ０６）の７ビットを付加して
書き込みデータ（Ｄ００乃至Ｄ０３１およびＣ００乃至
Ｃ０６）で、１ビットの誤り訂正／２ビットの誤り検出
（ＳＥＣ−ＤＥＤ）のＥＣＣ機能を実現している。ＳＥ
Ｃ−ＤＥＤのＥＣＣ方式に必要な検査ビット数は７ビッ
トであることを示している。図５、図６は、同様に、連
続転送２回、４回のときの例である。図４から、連続転
送１回のときは、単一記憶素子の故障により破壊される
可能性のある記憶データは１ビットであるが、連続転送
２回（図５）のときは、同一記憶素子に記憶データを２
回書き込むことになるので、単一記憶素子の故障により
破壊される可能性のある記憶データは２ビットである。
同様に、連続転送４回（図６）のときは、４ビットとな
る。
【００２０】この実施例における誤り検出／訂正方式を
採用した場合には、ＥＣＣ単位における連続転送の回数
により、ＥＣＣ方式（何ビットまで訂正／検出可能とす
るか）を臨機応変に変えていく必要がある。この実施例
で、記憶素子４のビット構成を１ビットとして記述した
が、複数ビットから構成される記憶素子を使用した場合
においても、単一記憶素子が故障した場合の影響範囲を
考慮したＥＣＣ方式を採用することにより、この発明を
適用できることは明きらかである。
【００２１】
【発明の効果】第１の効果は、ＳＤＲＡＭおよびＥＤＯ
付きＤＲＡＭに代表される連続転送機能を有する記憶素
子を使用した記憶装置の記憶データの誤り検出／訂正方
式において、単一記憶素子故障を完全救済するという誤
り検出／訂正機能を維持したままで、かつ、記憶装置の
転送性能を低下させずに、ＥＣＣ単位当たりに使用する
ハードウェア（記憶素子数）を削減できることである。
【００２２】その理由は、記憶素子の連続転送機能を利
用し、ＥＣＣ単位を記憶素子の連続転送による連続アド
レスに書き込むことにより、符号理論の面からも明白で
あるＥＣＣ単位のデータ・ビット数を大きくすることに
よる誤り訂正コードの検査ビットが相対的に低減し、誤
り訂正コードのＮ等分コードを含む読み書き単位のデー
タ長を削減したからである。また、読み書きのアドレス
制御にソフトウェアの介在を全く必要としないため、記
憶装置の転送性能を低下させることがないからである。
この効果を例示すると、３２ビットを２回連続で書き込
み、３２×２の６４ビットに対する誤り訂正コードは１
２ビットである。３２ビットの２回書き込みに誤り訂正
コードを付加すると７ビットの２回分となり１２ビット
に対して２ビット多い１４ビットの誤り訂正コードが大
きくなることが示される。
【００２３】第２の効果は、多ビット化される記憶素子
を使用した記憶装置の記憶データの誤り検出／訂正方式
において、記憶データを異なるＥＣＣ単位へ拡散させる
公知技術でなく、また、記憶素子数を増加させることな
く、単一記憶素子の故障を救済できることである。その
理由は、ＥＣＣ単位のデータ・ビット数が少ないときに
は、複数ビットの誤り検出／訂正を行うためには、検査
ビットの数を著しく増加させなくてはならないが、この
発明では、第１の効果に示した通り、記憶素子の連続転
送機能を利用して、ＥＣＣ単位を連続転送で連続アドレ
スに書き込むことにより、ＥＣＣ単位当たりのデータ・
ビット数の割合を多くすることができるからである。
【図面の簡単な説明】
【図１】この発明の一実施例の構成を示す図である。
【図２】図１の実施例の読み出し動作を説明するタイミ
ング・チャートである。
【図３】図１の実施例の書き込み動作を説明するタイミ
ング・チャートである。
【図４】図１の記憶素子内の記憶データ配列イメージ
（連続転送１回）を例示する図である。
【図５】図１の記憶素子内の記憶データ配列イメージ
（連続転送２回）を例示する図である。
【図６】図１の記憶素子内の記憶データ配列イメージ
（連続転送４回）を例示する図である。
【図７】従来技術の構成を示すブロック図である。
【符号の説明】
１ 記憶装置 ２ ＥＣＧ回路（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ
Ｃｏｄｅ Ｇｅｎｅｒａｔｏｒ） ３ セレクタ回路 ４ 記憶素子 ５ 誤り検出回路 ６ 誤り訂正回路 １００ 書き込みデータ １０１乃至１０ｎ 書き込みデータ格納レジスタ ２００ 読み出しデータ ２０１乃至２０ｎ 読み出しデータ格納レジスタ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 データに対する誤り訂正コードを生成
    し、前記データに前記誤り訂正コードを付加して読み書
    き単位とする記憶装置において、 前記データのＮ個分を単位として誤り訂正コードを生成
    し、前記データに前記誤り訂正コードのＮ等分コードを
    付加した読み書き単位を、記憶素子の連続Ｎアドレスに
    連続読み書きすることを特徴とする記憶装置。
  2. 【請求項２】 前記記憶装置は、 上位装置の書き込みデータのＮ個分を全データとして誤
    り訂正コードを生成し、前記書き込みデータに前記誤り
    訂正コードのＮ等分コードを付加してなる書き込み単位
    を前記半導体記憶素子の連続Ｎアドレスに書き込む手段
    と、 前記半導体記憶素子の連続Ｎアドレスの読み出し単位デ
    ータから前記Ｎ等分コードを取り出してなる誤り訂正コ
    ードでもって、前記読み出し単位データのＮ個全体の誤
    り訂正を行う読み出し手段と、 を有することを特徴とする請求項１記載の記憶装置。
  3. 【請求項３】 前記書き込む手段は、 上位装置の書き込みデータをＮ個格納する書き込みデー
    タ格納レジスタと、 Ｎ個の書き込みデータ全体に対する誤り訂正コードを生
    成するＥＣＧ回路と、 前記書き込みデータに前記誤り訂正コードのＮ等分コー
    ドを付加して書き込み単位とし、前記半導体記憶素子の
    Ｎ連続アドレスに書き込むセレクタと、 を有することを特徴とする請求項２記載の記憶装置。
  4. 【請求項４】 前記読み出し手段は、 前記半導体記憶素子の連続Ｎアドレスから読み出し単位
    データをＮ個読み出し、それぞれを格納するＮ個の読み
    出しデータ格納レジスタと、 前記読み出しデータ格納レジスタの全てから前記Ｎ等分
    コードでなる誤り訂正コードを取り出し、前記Ｎ個の読
    み出し単位データ全体に対する誤りビット情報を検出す
    る誤り検出回路と、 前記誤りビット情報に基づいて訂正した読み出し単位デ
    ータの全体データをＮ等分して読み出しデータとして、
    Ｎ個連続して上位装置に送付する誤り訂正回路と、 を有することを特徴とする請求項２記載の記憶装置。
  5. 【請求項５】 前記半導体記憶素子は、 連続アドレスに連続読み書きできるシンクロナス型ＤＲ
    ＡＭあるいはＥＤＯ（Ｅｘｔｅｎｄｅｄ Ｄａｔａ Ｏ
    ｕｔ）付きＤＲＡＭであることを特徴とする請求項１記
    載の記憶装置。
JP26339897A 1997-09-29 1997-09-29 記憶装置 Expired - Fee Related JP3184129B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP26339897A JP3184129B2 (ja) 1997-09-29 1997-09-29 記憶装置
CA002248731A CA2248731C (en) 1997-09-29 1998-09-28 Memory data storage and error control
AU87154/98A AU757596B2 (en) 1997-09-29 1998-09-29 Storage
DE1998621698 DE69821698T2 (de) 1997-09-29 1998-09-29 Fehlerdetektion und Korrektur in einem Datenspeichersystem mit ununterbrochenen Übertragungsfunktionsspeicheranordnungen
US09/161,705 US6526537B2 (en) 1997-09-29 1998-09-29 Storage for generating ECC and adding ECC to data
EP98250346A EP0907127B1 (en) 1997-09-29 1998-09-29 Error detection and correction in a data storage system using memory devices with continuous transfer functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26339897A JP3184129B2 (ja) 1997-09-29 1997-09-29 記憶装置

Publications (2)

Publication Number Publication Date
JPH11102326A true JPH11102326A (ja) 1999-04-13
JP3184129B2 JP3184129B2 (ja) 2001-07-09

Family

ID=17388953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26339897A Expired - Fee Related JP3184129B2 (ja) 1997-09-29 1997-09-29 記憶装置

Country Status (6)

Country Link
US (1) US6526537B2 (ja)
EP (1) EP0907127B1 (ja)
JP (1) JP3184129B2 (ja)
AU (1) AU757596B2 (ja)
CA (1) CA2248731C (ja)
DE (1) DE69821698T2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7458004B2 (en) 2004-04-12 2008-11-25 Nec Electronics Corporation Semiconductor storage device
US7568146B2 (en) 2005-01-07 2009-07-28 Nec Electronics Corporation Semiconductor storage device and pseudo SRAM
US7810016B2 (en) 2005-11-11 2010-10-05 Nec Electronics Corporation Semiconductor storage device equipped with ECC function
JP2014093092A (ja) * 2012-11-01 2014-05-19 Samsung Electronics Co Ltd メモリモジュール、それを含むメモリシステム、それの駆動方法
JP2018530034A (ja) * 2015-07-28 2018-10-11 ホアウェイ・テクノロジーズ・カンパニー・リミテッド メモリのためのインテリジェントコード装置、方法およびコンピュータプログラム
US10437480B2 (en) 2015-12-01 2019-10-08 Futurewei Technologies, Inc. Intelligent coded memory architecture with enhanced access scheduler

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4373615B2 (ja) * 2001-01-25 2009-11-25 富士通マイクロエレクトロニクス株式会社 初期不良ブロックのマーキング方法
JP2004192483A (ja) * 2002-12-13 2004-07-08 Hitachi Ltd 分散ストレージシステムの管理方法
US7240275B2 (en) * 2003-08-05 2007-07-03 Hewlett-Packard Development Company, L.P. Logical data block, magnetic random access memory, memory module, computer system and method
US7210077B2 (en) * 2004-01-29 2007-04-24 Hewlett-Packard Development Company, L.P. System and method for configuring a solid-state storage device with error correction coding
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7203890B1 (en) 2004-06-16 2007-04-10 Azul Systems, Inc. Address error detection by merging a polynomial-based CRC code of address bits with two nibbles of data or data ECC bits
US20060010339A1 (en) * 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) * 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) * 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) * 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
EP1659592A1 (fr) * 2004-11-17 2006-05-24 Semtech Neuchâtel SA Procédé d'accès à une mémoire avec détection d'erreur à la base d'un code d'erreur contenant le nombre de bits d'un mot de donnée ayant la même valeur logique, et dispositif correspondant
JP2006179131A (ja) * 2004-12-22 2006-07-06 Fujitsu Ltd メモリシステム及び半導体記憶装置
KR100615580B1 (ko) * 2005-07-05 2006-08-25 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 입출력 방법과이를 구비한 메모리 시스템
US7676730B2 (en) * 2005-09-30 2010-03-09 Quantum Corporation Method and apparatus for implementing error correction coding in a random access memory
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
US8667379B2 (en) * 2006-12-20 2014-03-04 International Business Machines Corporation Apparatus and method to generate, store, and read, a plurality of error correction coded data sets
US8055975B2 (en) * 2007-06-05 2011-11-08 Apple Inc. Combined single error correction/device kill detection code
US7652932B2 (en) 2007-07-19 2010-01-26 Mosaid Technologies Incorporated Memory system having incorrupted strobe signals
US8234539B2 (en) * 2007-12-06 2012-07-31 Sandisk Il Ltd. Correction of errors in a memory array
TW200929237A (en) * 2007-12-21 2009-07-01 Winbond Electronics Corp Memory architecture and configuration method thereof
US8359514B2 (en) * 2008-08-15 2013-01-22 Micron Technology, Inc. Data and error correction code mixing device and method
US8117521B2 (en) * 2008-08-26 2012-02-14 Spansion Llc Implementation of recycling unused ECC parity bits during flash memory programming
KR101198250B1 (ko) * 2010-12-06 2012-11-07 에스케이하이닉스 주식회사 오류코드 패턴 형성 회로 및 이를 포함하는 메모리 장치
US8751905B2 (en) 2011-09-16 2014-06-10 Avalanche Technology, Inc. Memory with on-chip error correction
US9658780B2 (en) 2011-09-16 2017-05-23 Avalanche Technology, Inc. Magnetic random access memory with dynamic random access memory (DRAM)-like interface
US9251882B2 (en) 2011-09-16 2016-02-02 Avalanche Technology, Inc. Magnetic random access memory with dynamic random access memory (DRAM)-like interface
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9146809B2 (en) 2013-10-07 2015-09-29 Macronix International Co., Ltd. ECC method for double pattern flash memory
CN104637542B (zh) * 2013-11-11 2018-03-13 旺宏电子股份有限公司 储存对应于数据的错误更正码的存储器装置及其操作方法
US9535785B2 (en) 2014-01-17 2017-01-03 Macronix International Co., Ltd. ECC method for flash memory
US9436546B2 (en) 2014-04-22 2016-09-06 Freescale Semiconductor, Inc. Apparatus for error detection in memory devices
US9787329B2 (en) 2015-10-15 2017-10-10 Apple Inc. Efficient coding with single-error correction and double-error detection capabilities
US9891986B2 (en) 2016-01-26 2018-02-13 Nxp Usa, Inc. System and method for performing bus transactions
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) * 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
CN114726382B (zh) * 2022-05-16 2022-08-09 北京得瑞领新科技有限公司 Ecc帧长匹配方法、装置、存储介质及固态硬盘

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE30187E (en) * 1972-11-15 1980-01-08 International Business Machines Corporation Plural channel error correcting apparatus and methods
JPS5530146A (en) * 1978-08-24 1980-03-03 Yoshida Kogyo Kk Sheathed heater and method of manufacturing same
US4377862A (en) * 1978-12-06 1983-03-22 The Boeing Company Method of error control in asynchronous communications
JPS55100698A (en) * 1979-01-29 1980-07-31 Hitachi Medical Corp Computerized x-ray photographing device
JPS5755455A (en) 1980-09-19 1982-04-02 Fujitsu Ltd Error correction system
JPS57100698A (en) 1980-12-15 1982-06-22 Fujitsu Ltd Error correction system
BE890280A (fr) * 1981-09-09 1982-03-09 Belge Lampes Mat Electr Mble Dispositif de codage et de decodage base sur un code de convolution
JPS59165300A (ja) 1983-03-10 1984-09-18 Fujitsu Ltd メモリ障害訂正方式
NL8402472A (nl) * 1984-08-10 1986-03-03 Philips Nv Multiprocessor-rekenmachinesysteem, bevattende n parallelwerkende rekenmachinemodules en voorzien van een extern apparaat, alsmede rekenmachinemodule voor gebruik in zo'n systeem.
JPS61177559A (ja) * 1985-02-04 1986-08-09 Hitachi Ltd 記憶デ−タの誤り制御方式
NL8601437A (nl) 1986-06-04 1988-01-04 Philips Nv Sequentiele bufferinrichting.
US4905242A (en) 1987-06-09 1990-02-27 The United States Of America As Represented By The Secretary Of The Air Force Pipelined error detection and correction apparatus with programmable address trap
JP2913840B2 (ja) * 1989-12-25 1999-06-28 株式会社日立製作所 集合ディスク装置
JPH03242745A (ja) 1990-02-21 1991-10-29 Koufu Nippon Denki Kk 情報処理装置
US5291498A (en) * 1991-01-29 1994-03-01 Convex Computer Corporation Error detecting method and apparatus for computer memory having multi-bit output memory circuits
US5313624A (en) * 1991-05-14 1994-05-17 Next Computer, Inc. DRAM multiplexer
JPH04370579A (ja) * 1991-06-18 1992-12-22 Mitsubishi Electric Corp 磁気記録装置における符号化書込み方式
US5537423A (en) * 1991-08-21 1996-07-16 International Business Machines Corporation Modular multiple error correcting code system
JP3242745B2 (ja) 1993-04-05 2001-12-25 富士フォレスト株式会社 法 枠
KR100425386B1 (ko) * 1995-03-30 2004-07-23 소니 가부시끼 가이샤 원반상기록매체의구동장치,구동방법,및원반상기록매체
JPH08335370A (ja) * 1995-06-07 1996-12-17 Sony Corp データ記録方法及び再生方法
US5734664A (en) 1995-06-23 1998-03-31 Fujitsu Limited Method and apparatus to efficiently store error codes
US5875477A (en) * 1995-12-22 1999-02-23 Intel Corporation Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers
US6070262A (en) * 1997-04-04 2000-05-30 International Business Machines Corporation Reconfigurable I/O DRAM
US5896404A (en) * 1997-04-04 1999-04-20 International Business Machines Corporation Programmable burst length DRAM

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7458004B2 (en) 2004-04-12 2008-11-25 Nec Electronics Corporation Semiconductor storage device
US7568146B2 (en) 2005-01-07 2009-07-28 Nec Electronics Corporation Semiconductor storage device and pseudo SRAM
US7810016B2 (en) 2005-11-11 2010-10-05 Nec Electronics Corporation Semiconductor storage device equipped with ECC function
JP2014093092A (ja) * 2012-11-01 2014-05-19 Samsung Electronics Co Ltd メモリモジュール、それを含むメモリシステム、それの駆動方法
JP2018530034A (ja) * 2015-07-28 2018-10-11 ホアウェイ・テクノロジーズ・カンパニー・リミテッド メモリのためのインテリジェントコード装置、方法およびコンピュータプログラム
US10437480B2 (en) 2015-12-01 2019-10-08 Futurewei Technologies, Inc. Intelligent coded memory architecture with enhanced access scheduler

Also Published As

Publication number Publication date
CA2248731C (en) 2002-07-09
AU757596B2 (en) 2003-02-27
EP0907127B1 (en) 2004-02-18
EP0907127A1 (en) 1999-04-07
AU8715498A (en) 1999-04-15
US6526537B2 (en) 2003-02-25
CA2248731A1 (en) 1999-03-29
US20020007476A1 (en) 2002-01-17
JP3184129B2 (ja) 2001-07-09
DE69821698D1 (de) 2004-03-25
DE69821698T2 (de) 2005-01-13

Similar Documents

Publication Publication Date Title
JP3184129B2 (ja) 記憶装置
US8245109B2 (en) Error checking and correction (ECC) system and method
JP5132687B2 (ja) メモリにおけるキャッシュを利用した誤り検出及び訂正方法及び装置
JP2005202957A (ja) エラー訂正のためのデータの分割
US6493843B1 (en) Chipkill for a low end server or workstation
JP2006190425A (ja) 半導体記憶装置
US9627092B2 (en) Semiconductor device performing error correction operation
EP1153395A1 (en) Memory array organization
KR20100111680A (ko) 메모리 어레이의 에러 수정 방법
JPH0713786A (ja) エラー訂正方法及びエラー訂正装置
JPH04290144A (ja) メモリ拡張方式
US20050028057A1 (en) Systems and methods of partitioning data to facilitate error correction
US6802040B1 (en) Error correction device
KR100566162B1 (ko) 버스트 동작에 의해 데이터 및 패리티 데이터를입출력하는 반도체 기억 장치
US6697921B1 (en) Signal processor providing an increased memory access rate
US11437114B1 (en) Reduced error correction code for dual channel DDR dynamic random-access memory
US20050028056A1 (en) Systems and methods of routing data to facilitate error correction
US11360853B2 (en) Access method
JP4921216B2 (ja) メモリ制御回路、記憶システム、情報処理装置、および、メモリ制御方法
JP5217570B2 (ja) メモリ装置及びメモリ制御方法
JPH04337857A (ja) マイクロプロセッサ装置
JP2000207290A (ja) メモリ装置
JP2962282B2 (ja) エラスティック・ストア・メモリの障害検出装置
JP2002149501A (ja) データ記憶制御装置
JPH05341920A (ja) パラレルディスク装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010403

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees