JPS61177559A

JPS61177559A - 記憶デ−タの誤り制御方式

Info

Publication number: JPS61177559A
Application number: JP60018534A
Authority: JP
Inventors: Tetsuo Sato; 哲雄佐藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-02-04
Filing date: 1985-02-04
Publication date: 1986-08-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔技術分野〕この発明は、記憶データの誤り制御技術さらには半導体
メモリを使用した記憶装置の誤り制御技術に適用して特
に有効な技術に関する。

〔背景技術〕

例えばＩＭビット以上の大容量半導体メモリでは、アル
ファ線などによるエラー発生が問題となってくる。この
ため、この種のメモリを使用する記憶装置あるいはシス
テムでは、その記憶データに生じた誤りを訂正する誤り
制御手段が必要となってくる。

しかしながら、一般に誤り制御手段によって訂正できる
誤りは、ビット単位で散発的に生じるような誤り（エラ
ー）であって、例えば２ビット以上の連続したビットデ
ータに誤りが生じたような場合には、訂正のしようがな
い、なお、理論的には、２ビット以上の連続した誤りが生じ
ても訂正できるようにすることは一応可能であるが、こ
れを行なうためには、データの冗良度な著しく大きくシ
ナければならず、現実的ではない。

他方、ＩＭビット以上の大容量ＲＡＭでは、その記憶密
度が非常に高くなるため、例えば１発のアルファ線でも
、複数ビットのセルに跨がって広がる面状の物理領域に
てバースト的に記憶データの破壊が生じるようになる。

ここで、第５図は、大容量ＲＡＭＫ従来の方式によって
記憶させられた記憶データの物理的配置状態の一例を示
す。

同図に示すように、記憶データａｏ＝ａ７゜ｂ　Ｏ〜ｂ
　Ｌ　　ｃ　□〜ｃ　７．　　ｄ　Ｏ”−ｄ　７．　”
’−”。

ｚＯ〜ｚ７ｋＺ、ワード単位あるいはバイト単位でもっ
て、そのデータのソフトウェア的な配列に従ってＲＡＭ
内の物理的記憶位置に規則的に配列されている。例えば
、ソフトウェア的忙１つのワード単位をなすデータ部ｄ
Ｏ−ｄ７に着目してみると、そのデータ部ｄｏ−ｄ７の
ソフトウェア的な配列（ｄＯ，ｄｉ、ｄ２．ｄ３．ｄ４
．ｄ５゜ｄ６．ｄ７）は、ＲＡＭ上の物理的な配列（ｄ
Ｏｌｄｌ、ｄ２．ｄ３．ｄ４．ｄ５．ｄ６．ｄ７）と対
応している。

このため、同図において、仮にそのデータ部（ｄｏ〜ｄ
７）のところに、例えばアルファ線が当たるなどして面
状に広がるソフトエラー個所Ｅが生じると、そのデータ
部（ｄＯ−ｄ７）内に３ビツト（ｄｏ、ｄｉ、ｄ２）も
のエラーが連続して生じてしまう。このように、同じ単
位データ部（ｄｏ〜ｄ７）内にて複数ビットのデータｄ
Ｏ１ｄｉ、ｄ２１ｃエラーが生じてしまうと、誤り制御
手段のエラー訂正能力を大きく越えてしまい、結局、そ
の誤りの訂正は不可能となってしま５、という問題点が
生ずるということが本発明者によって明らかとされた。

なお、大容量ＲＡＭにおける誤り制御に関しては、例え
ば日経マグロウヒル社刊行の「日経エレクトロニクス　
１９８４年２月２７日号」１４０頁などに記載されてい
る。

〔発明の目的〕

この発明の目的は、記憶データの冗長度を増すことなく
、物理的な空間にてバースト的に生じる誤りの訂正能力
を５！質的に複数ビットまで拡大できるようにした記憶
データの誤り制御技術を提供するものである。

この発明の前記ならびＫそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
７ｊるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりであトすなわち、太容ｆｔＲＡＭなどの高密度記憶媒体に記憶
されるデータの配列を物理的に分散させることより、記
憶データの冗長度を増すことなく、物理的な空間にてバ
ースト的に生じる誤りの訂正能力を実質的忙複数ビット
まで拡大できるようにする、という目的を達成するもの
である。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照１−なが
ら説明する。

なお、図面において同一符号は同一あるいは相半部分を
示す。

第１図はこの発明による記憶データの誤り制御方式の一
実施例を示す、同図に示す誤り制御方式では、データ配列拡散手段４、
データ配列再生手段５、ＥＣＣ（誤り訂正符号）発生手
段６、およびＥＣＣ解読手段７を備えた誤り制御回路１
０を使用する。

ＥＣＣ発生手段６は、記憶媒体としてのダイナミック・
ＲＡＭ１．２への書込記憶データにＦＣＣ（誤り訂正符
号）を付加する。他方、ＥＣＣ解読手段７は、上記ＲＡ
ＭＩ、２からの読出記憶データの誤りを検出・訂正する
、また、データ配列拡散手段（データ・インターリーブ回
路）４は、上記ＲＡＭＩ、２に書込まれる記憶データの
該ＲＡＭ１．２上での物理的書込位置をビット単位で分
散させるように構成されている。他方、データ配列再生
手段（データ・デ・インターリーブ回路）５は、上記デ
ータ配列拡散手段４とは逆に、上記ＲＡＭ１．２からン
フトウエア的に分散して読出される記憶データを元のデ
ータ配列に編成しなおすよ５に構成されている、記憶媒
体としてのＲＡＭＩ、２はそれぞれがＩＭビット以上の
大容量ダイナミック−ＲＡＭであって、信号バス（デー
タバスおよびアドレスバス）Ｂｌを介してデータ配列拡
散手段４およびデータ配列再生手段５に接続されている
。また、ＥＣＣ発生手段６およびＥＣＣ解読手段７は、
別の信号ハス（データバスおよびアドレスバス）Ｂ２な
介してキャッシュ−メモリ３１に接続されている。

ここで、キャッシュ・メモリ３は大容量のＲＡＭ３を用
いて構成され、その読出出力はバスＢ２からＥＣＣ発生
手段６およびデータ配列拡散手段４を順次経てバスＢｌ
に乗せられ、ここからＲＡＭ１．２に入力されるよう４
Ｃ７ｊっている。他方、ＲＡＭＩ、２からの読出出力は
バスＢ１からデータ配列再生手段５およびＥＣＣ解読手
段７を順次経てバスＢ２に乗せられ、ここからキャッシ
ュ・メモリ３に入力されるよう罠なっている。

第２図は上記データ配列拡散手段４の構成の一例を示す
。

データ配列拡散手段４は、同図に示すように、データの
記憶位置を指定するアドレスデータをテーブル式に記憶
したＲＯＭによって構成される。

Ｂａはアドレスバス、Ｂｄはデータバスをそれぞれ示す
が、そのアドレスバスＢａＫ乗せられるアドレスデータ
が上記データ配列拡散手段４によってテーブル変換され
るよう釦なっている。このデータ配列拡散手段４では、
ソフトウェア的に連続して配列されたデータのアドレス
を１ビツトデータごとにテーブル変換することにより、
例えば１００番地（１６進数）置きの飛々のアドレスに
変換する。これにより、ソフトウェア的に連続した記憶
データの各ビットデータは、ＲＡＭ１．２上の物理的記
憶位置に互いに分散されて記憶されるようＫなる。

第３図は上記データ配列再生手段５の構成の一例を示す
。

データ配列再生手段５も、同図に示すように、上記デー
タ配列拡散手段４と同様、データの記憶位置を指定する
アドレスデータをテーブル式に記憶したＲＯＭによって
構成される。Ｂａはアドレスバス、Ｂｄはデータバスを
それぞれ示すが、そのアドレスバスＢａに乗せられるア
ドレスデータが上記データ配列再生手段５によってテー
ブル変換されるようＫＴＬっている。この場合、そのテ
ーブル変換は、上記データ配列拡散手段４のそれとは全
く逆に行なわれるようＫなっている。すなわち、このデ
ータ配列再生手段５では、上記ＲＡＭ１．２に物理的に
分散されて記憶させられたデータのアドレスを１ビツト
データごとにテーブル変換することＫより、例えば１０
０番地（１６進数）置きの飛々のアドレスから１番地ず
つ連続して並ぶアドレスに変換する。これにより、ＲＡ
Ｍ１゜２上の物理的記憶位置に１ビツトずつ互いに分散
されて記憶させられたデータが、ソフトウェア的Ｋｌｋ
’ットずつ連続した元の記憶データの配列に再生される
ようＫなる。

第４図は、上述した方式によってＲＡＭ１あるいは２に
記憶させられた記憶データの物理的配置状態の一例を示
す。

同図に示すように、１ワードあるいは１バイトごとの各
単位記憶データａ　Ｏ〜ａ　７．　　ｂ　Ｏ”ｂ　７゜
ｃ　Ｏ〜ｃ　７．　　ｄ　□〜ｄ　７．　・川−、ｚ　
Ｏ〜ｚ　７は、前述したデータ配列拡散手段４によって
、ＲＡＭ内の物理的記憶位置に１ピツトずつ互いに分散
され【配列されている。例えば、ソフトウェア的に１つ
のワード（あるいはバイト）をなす単位データ部ｄｏＳ
ｄ７に着目してみると、そのデータ部をなす各ビットデ
ータｄＯ，ｄｉ、ｄ２．ｄ３゜・・・、ｄ７は、そのソ
フトウェア的な配列から離れて、ＲＡＭ上の物理的な記
憶位置に互いに分散された状態でもって記憶されている
。

ここで、同図において、仮にそのデータ部（ｄ。

〜ｄ７）の１ビツト分（ｄｉ、）が記憶されている物理
的位置に例えばアルファ線が当たるなどして、その周辺
に面状に広がるソフトエラー個所Ｅが生じたとする。そ
して、このソフトエラー個所ＥＫよってとなり合う３ピ
ツトの記憶データｃｌ、、ｄｌｅ１が破壊されたとする
。ところが、物理的に並んだ３ビツトもの記憶データｃ
１．ｄｉ、ｅｌが同時に破壊されたの罠も拘らず、ソフ
トウェア的には、３つの単位データ部ＣＯ〜ｃ７．ｄｏ
〜ｄ７．ｅｏ−ｅ７がそれぞれに１ビツト分（Ｃ１゜ｄ
、１．ｅｌ）だけのデータを破壊されたのに止まってい
る。このため、それら３つの単位データ部ｃ　Ｏ−ｃ　
７．ｄＯ〜ｄ　７．ｅＯｚｅ　７は、それぞれに１ビツ
ト分ずつのデータの誤り制御だけでもって容易に訂正を
行なうことができる。

以上のようにして、物理的に生じた複数ビットのバース
ト状エラーが、１ビツト分の誤り訂正能力でもって簡単
に訂正することができるようになる。つまり、記憶デー
タの冗長度を増すことなく、物理的な空間にてバースト
的に生じる誤りの訂正能力を実質的に複数ビットあるい
はそれ以上に拡大することができるのである。

〔効果〕

（１）　　大容量ＲＡＭなどの高密度記憶媒体に記憶さ
れるデータの配列を物理的忙分散させる０とより、記憶
データの冗長度を増すことなく、物理的な空間にてバー
スト的に生じる誤りの訂正能力を実質的に複数ビットあ
るいはそれ以上に拡大させることができるようＫなる、
という効果が得られる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記データ
配列拡散手段４′ｊ６よび上記データ配列再生手段５を
上記ＲＡＭ１．２内にそれぞれ形成するようにしてもよ
い、〔利用分野〕以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である大容量ＲＡＭ、特に
ダイナミックＲＡＭＫおける誤り制御技術に適用した場
合について説明したが、それに限定されるものではなく
、例えば、大容量ＲＯＭあるいはフロッピーディスクの
ごとき高記憶密度の磁気記憶装置などＫおける誤り制御
技術など忙も適用できる、

【図面の簡単な説明】

第１図（工この発明による記憶情報の誤り制御方式の一
実施例を示すブロック図、第２図はデータ配列拡散手段の一実施例を示す図、第３図はデータ配列再生手段の一実施例を示す図、第４図はこの発明の方式によりて記憶させられた記憶デ
ータの物理的配置状態の一例を示す図、第５図は従来の
方式によって記憶させられた記憶データの物理的配置状
態の一例を示す図である。１．２・・・記憶媒体としてのダイナミック・ＲＡＭ（
ランダムアクセス・メモリ）、３・・・キャッシュ・メ
モリ、４・・・データ配列拡散手段、５・・・データ配
列再生手段、６・・・ＥＣＣ（ｉＡり訂正符号）発生手
段、７・・・ＥＣＣ解読手段、１０・・・誤り制御回Ｍ
、Ｂｌ、Ｂ２・・・信号パス、Ｂａ・・・アドレスバス
、Ｂｄ・・・データバス、Ｅ・・・エラー個所。第　　１　　図第　　２　　図第　　３　　図第　　４　　図７ど第　　５　　図、７Ｅ

Claims

【特許請求の範囲】１、記憶媒体への書込記憶データにＥＣＣ（誤り訂正符
号）を付加するＥＣＣ発生手段と、上記記憶媒体からの
読出記憶データの誤りを検出・訂正するＥＣＣ解読手段
とを備えた記憶データの誤り制御方式であって、上記記
憶媒体に書込まれる記憶データの該記憶媒体上での物理
的書込位置をビット単位で分散させるデータ配列拡散手
段と、上記記憶媒体からソフトウェア的に分散して読出
される記憶データを元のデータ配列に編成しなおすデー
タ配列再生手段とを備えたことを特徴とする記憶データ
の誤り制御方式。２、上記データ配列拡散手段および上記データ配列再生
手段はそれぞれ、データの物理的記憶位置を指定するア
ドレスデータをテーブル式に記憶したＲＯＭによって構
成されていることを特徴とする特許請求の範囲第１項記
載の記憶データの誤り制御方式。