JPH1091570A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリのバスサイクル数を超えるバスサイク
ル数を要する外部装置への１バスサイクル転送が行える
データ転送装置を得る。 【解決手段】 外部アクセスサイクル数レジスタＡに外
部装置のアクセスに必要なサイクル数を格納し、メモリ
アクセスサイクル数レジスタＢにメモリのアクセスに必
要なサイクル数を格納し、比較器Ｃに両レジスタＡ，Ｂ
の出力を入力し二つの入力のうち大きいサイクル数を選
択し、外部装置へのデータ転送開始時に、比較器Ｃの出
力がセレクタＤにより選択されて残レジスタＦへ格納さ
れ、外部装置への応答信号Ｊを有効にし、残レジスタＦ
の出力が減算器Ｇに入力され、データ転送のサイクル毎
に残りサイクル数を減算し、外部装置へのデータ転送開
始以外は、減算器Ｇの出力がセレクタＤにより選択され
て残レジスタＦへ格納され、残レジスタＦがゼロになる
時に外部装置への応答信号Ｊを無効にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、外部装置とメモ
リとの間のデータ転送を行うデータ転送装置に関するも
のである。

【０００２】

【従来の技術】従来より、図４に示すようなデータ転送
装置（ＤＭＡ装置）１１がある。データ転送装置１１
は、外部装置１２より転送要求信号が入力され、外部装
置１２へ応答信号を出力する。外部装置１２とメモリ１
３との転送を行う際に、メモリ１３のバスサイクルに同
期して応答信号を出力することによって、メモリ１３の
読出し／書込みと同時に、外部装置１２へ書込み／読出
しを行う。

【０００３】図５に、従来例のデータ転送装置のブロッ
ク図を示す。図５において、Ｂはメモリのアクセスに必
要なサイクル数を格納したメモリアクセスサイクル数レ
ジスタであり、メモリアクセスサイクル数レジスタＢの
出力と減算器Ｇの出力が、セレクタＤに入力される。外
部装置へのデータ転送開始の際には、セレクタＤに入力
されているデータ転送開始信号Ｅが有効となり、メモリ
アクセスサイクル数レジスタＢの出力がセレクタＤによ
り選択されて残レジスタＦへ格納されると同時に、外部
装置への応答信号Ｊを有効にする。

【０００４】そして、残レジスタＦの出力が減算器Ｇに
入力され、データ転送のサイクル毎に残りサイクル数を
減算する。また、外部装置へのデータ転送開始以外は、
データ転送開始信号Ｅが無効となり、減算器Ｇの出力が
セレクタＤにより選択されて残レジスタＦへ格納され、
残レジスタＦがゼロになる時に外部装置への応答信号Ｊ
を無効にする。

【０００５】すなわち、応答信号Ｊは、応答信号生成器
Ｑ（例えばＲＳフリップフロップ）を介して外部装置へ
のデータ転送開始信号Ｅでセットされ、バスサイクルが
ゼロの際にゼロデコーダＨにより生成されるゼロ信号Ｉ
でリセットされる。応答信号Ｊとメモリの読出し信号Ｋ
を用いて外部装置への書込み信号Ｌを出力し、外部装置
の書込みを行う。また、応答信号Ｊとメモリへの書込み
信号Ｍを用いて外部装置の読出し信号Ｎを出力し、外部
装置の読出しを行う。このように、メモリの読出しと同
時に外部装置への書込み、または外部装置の読出しと同
時にメモリへの書込みを行う（以下、このような転送を
１バスサイクル転送と称する）。

【０００６】

【発明が解決しようとする課題】しかしながら上記従来
のデータ転送装置１１では、外部装置１２のバスサイク
ル数が、メモリ１３のバスサイクル数より大きい場合、
外部装置１２とメモリ１３間の転送ができなくなるとい
う問題があった。また、バスサイクル数の異なる複数の
外部装置１２への１バスサイクル転送ができなかった。

【０００７】この発明の目的は、メモリのバスサイクル
数を超えるバスサイクル数を要する外部装置への１バス
サイクル転送が行えるデータ転送装置と、バスサイクル
数の異なる複数の外部装置への１バスサイクル転送が行
えるデータ転送装置を提供することである。

【０００８】

【課題を解決するための手段】請求項１記載のデータ転
送装置は、外部装置のアクセスに必要なサイクル数を格
納した外部アクセスサイクル数レジスタと、メモリのア
クセスに必要なサイクル数を格納したメモリアクセスサ
イクル数レジスタと、外部アクセスサイクル数レジスタ
の出力とメモリアクセスサイクル数レジスタの出力を入
力し二つの入力のうち大きいサイクル数を選択する比較
器と、この比較器の出力ならびにデータ転送開始信号を
入力するセレクタと、このセレクタの出力を入力し転送
完了までの残りサイクル数を格納する残レジスタと、こ
の残レジスタの出力を入力しセレクタに出力する減算器
とを備え、外部装置へのデータ転送開始の際に、データ
転送開始信号が有効となり、比較器の出力がセレクタに
より選択されて残レジスタへ格納されると同時に、外部
装置への応答信号を有効にし、残レジスタの出力が減算
器に入力され、データ転送のサイクル毎に残りサイクル
数を減算し、外部装置へのデータ転送開始以外は、デー
タ転送開始信号が無効となり、減算器の出力がセレクタ
により選択されて残レジスタへ格納され、残レジスタが
ゼロになる時に外部装置への応答信号を無効にすること
を特徴とするものである。

【０００９】請求項１記載のデータ転送装置によると、
外部アクセスサイクル数レジスタに格納した外部装置の
アクセスに必要なサイクル数と、メモリアクセスサイク
ル数レジスタに格納したメモリのアクセスに必要なサイ
クル数を、比較器にて比較して大きい方のサイクル数を
選択するので、メモリのバスサイクル数を超えるバスサ
イクル数を要する外部装置への１バスサイクル転送が行
える。

【００１０】請求項２記載のデータ転送装置は、転送要
求信号の有効期間の長さにしたがって外部装置のアクセ
スに必要なサイクル数を生成する外部アクセスサイクル
数生成器と、この外部アクセスサイクル数生成器の出力
を入力する外部アクセスサイクル数レジスタと、この外
部アクセスサイクル数レジスタの出力ならびにデータ転
送開始信号を入力するセレクタと、このセレクタの出力
を入力し転送完了までの残りサイクル数を格納する残レ
ジスタと、この残レジスタの出力を入力しセレクタに出
力する減算器とを備え、外部装置へのデータ転送開始の
際に、データ転送開始信号が有効となり、外部アクセス
サイクル数レジスタの出力がセレクタにより選択されて
残レジスタへ格納されると同時に、外部装置への応答信
号を有効にし、残レジスタの出力が減算器に入力され、
データ転送のサイクル毎に残りサイクル数を減算し、外
部装置へのデータ転送開始以外は、データ転送開始信号
が無効となり、減算器の出力がセレクタにより選択され
て残レジスタへ格納され、残レジスタがゼロになる時に
外部装置への応答信号を無効にすることを特徴とするも
のである。

【００１１】請求項２記載のデータ転送装置によると、
外部アクセスサイクル数生成器にて、転送要求信号の有
効期間の長さにしたがって外部装置のアクセスに必要な
サイクル数を生成し、外部アクセスサイクル数レジスタ
に格納するので、バスサイクル数の異なる複数の外部装
置への１バスサイクル転送が行える。請求項３記載のデ
ータ転送装置は、転送要求信号の有効期間の長さにした
がって外部装置のアクセスに必要なサイクル数を生成す
る外部アクセスサイクル数生成器と、この外部アクセス
サイクル数生成器の出力を入力する外部アクセスサイク
ル数レジスタと、メモリのアクセスに必要なサイクル数
を格納したメモリアクセスサイクル数レジスタと、外部
アクセスサイクル数レジスタの出力とメモリアクセスサ
イクル数レジスタの出力を入力し二つの入力のうち大き
いサイクル数を選択する比較器と、この比較器の出力な
らびにデータ転送開始信号を入力するセレクタと、この
セレクタの出力を入力し転送完了までの残りサイクル数
を格納する残レジスタと、この残レジスタの出力を入力
しセレクタに出力する減算器とを備え、外部装置へのデ
ータ転送開始の際に、データ転送開始信号が有効とな
り、比較器の出力がセレクタにより選択されて残レジス
タへ格納されると同時に、外部装置への応答信号を有効
にし、残レジスタの出力が減算器に入力され、データ転
送のサイクル毎に残りサイクル数を減算し、外部装置へ
のデータ転送開始以外は、データ転送開始信号が無効と
なり、減算器の出力がセレクタにより選択されて残レジ
スタへ格納され、残レジスタがゼロになる時に外部装置
への応答信号を無効にすることを特徴とするものであ
る。

【００１２】請求項３記載のデータ転送装置によると、
外部アクセスサイクル数レジスタに格納した外部装置の
アクセスに必要なサイクル数と、メモリアクセスサイク
ル数レジスタに格納したメモリのアクセスに必要なサイ
クル数を、比較器にて比較して大きい方のサイクル数を
選択するので、メモリのバスサイクル数を超えるバスサ
イクル数を要する外部装置への１バスサイクル転送が行
える。また、外部アクセスサイクル数生成器にて、転送
要求信号の有効期間の長さにしたがって外部装置のアク
セスに必要なサイクル数を生成し、外部アクセスサイク
ル数レジスタに格納するので、バスサイクル数の異なる
複数の外部装置への１バスサイクル転送が行える。

【００１３】

【発明の実施の形態】

第１の実施の形態 この発明の第１の実施の形態について、図１を用いて説
明する。図１において、Ａは外部装置のアクセスに必要
なサイクル数を格納した外部アクセスサイクル数レジス
タであり、Ｂはメモリのアクセスに必要なサイクル数を
格納したメモリアクセスサイクル数レジスタであり、外
部アクセスサイクル数レジスタＡの出力とメモリアクセ
スサイクル数レジスタＢの出力が比較器Ｃの入力に接続
されている。比較器Ｃでは、外部アクセスサイクル数レ
ジスタＡ，メモリアクセスサイクル数レジスタＢの二つ
の入力のうち大きいサイクル数を選択する。比較器Ｃの
出力と減算器Ｇの出力が、セレクタＤに入力される。外
部装置へのデータ転送開始の際には、セレクタＤに入力
されているデータ転送開始信号Ｅが有効となり、比較器
Ｃの出力がセレクタＤにより選択されて残レジスタＦへ
格納されると同時に、外部装置への応答信号Ｊを有効に
する。

【００１４】さらに、残レジスタＦの出力が減算器Ｇに
入力され、データ転送のサイクル毎に残りサイクル数を
減算する。また、外部装置へのデータ転送開始以外は、
データ転送開始信号Ｅが無効となり、減算器Ｇの出力が
セレクタＤにより選択されて残レジスタＦへ格納され、
残レジスタＦがゼロになる時に外部装置への応答信号Ｊ
を無効にする。

【００１５】すなわち、応答信号Ｊは、応答信号生成器
Ｑを介して外部装置へのデータ転送開始信号Ｅでセット
され、バスサイクルがゼロの際にゼロデコーダＨにより
生成されるゼロ信号Ｉでリセットされる。応答信号Ｊと
メモリの読出し信号Ｋを用いて外部装置への書込み信号
Ｌを出力し、外部装置への書込みを行う。また、応答信
号Ｊとメモリへの書込み信号Ｍを用いて外部装置の読出
し信号Ｎを出力し、外部装置の読出しを行う。このよう
にして、１バスサイクル転送を行う。

【００１６】このように構成されたデータ転送装置によ
ると、外部アクセスサイクル数レジスタＡに格納した外
部装置のアクセスに必要なサイクル数と、メモリアクセ
スサイクル数レジスタＢに格納したメモリのアクセスに
必要なサイクル数を、比較器Ｃにて比較して大きい方の
サイクル数を選択するので、メモリのバスサイクル数を
超えるバスサイクル数を要する外部装置への１バスサイ
クル転送が行える。

【００１７】第２の実施の形態 この発明の第２の実施の形態について図２に基づいて説
明する。図２において、Ｐは、転送要求信号Ｏの有効期
間（ハイレベルアクティブ期間）の長さをカウントする
カウンタからなり、外部装置のアクセスに必要なバスサ
イクル数を生成する外部アクセスサイクル数生成器であ
り、外部アクセスサイクル数生成器Ｐの出力が外部アク
セスサイクル数レジスタＡに入力される。

【００１８】外部装置へのデータ転送開始の際には、セ
レクタＤに入力されているデータ転送開始信号Ｅが有効
となり、外部アクセスサイクル数レジスタＡの出力がセ
レクタＤにより選択されて残レジスタＦへ格納されると
同時に、外部装置への応答信号Ｊを有効にする。さら
に、残レジスタＦの出力が減算器Ｇに入力され、データ
転送のサイクル毎に残りサイクル数を減算する。また、
外部装置へのデータ転送開始以外は、データ転送開始信
号Ｅが無効となり、減算器Ｇの出力がセレクタＤにより
選択されて残レジスタＦへ格納され、残レジスタＦがゼ
ロになる時に外部装置への応答信号Ｊを無効にし、１バ
スサイクル転送を行う。

【００１９】このように構成されたデータ転送装置によ
ると、外部アクセスサイクル数生成器Ｐにて、転送要求
信号の有効期間の長さにしたがって外部装置のアクセス
に必要なサイクル数を生成し、外部アクセスサイクル数
レジスタＡに格納するので、バスサイクル数の異なる複
数の外部装置への１バスサイクル転送が行える。なお、
外部アクセスサイクル数生成器Ｐはカウンタを用いて構
成したが、デコード回路によって構成してもよい。

【００２０】第３の実施の形態 この発明の第３の実施の形態を図３を用いて説明する。
この実施の形態は、第１の実施の形態と第２の実施の形
態の両方の構成からなるものである。図３において、転
送要求信号Ｏの有効期間の長さにしたがい、外部装置の
アクセスに必要なバスサイクル数を生成する外部アクセ
スサイクル数生成器Ｐの出力が外部アクセスサイクル数
レジスタＡに入力される。外部アクセスサイクル数レジ
スタＡの出力と、メモリのアクセスに必要なサイクル数
を格納したメモリアクセスサイクル数レジスタＢの出力
が比較器Ｃの入力に接続され、外部アクセスサイクル数
レジスタＡ，メモリアクセスサイクル数レジスタＢの二
つの入力のうち大きいサイクル数を選択する。

【００２１】外部装置へのデータ転送開始の際には、セ
レクタＤに入力されているデータ転送開始信号Ｅが有効
となり、外部アクセスサイクル数レジスタＡの出力がセ
レクタＤにより選択されて残レジスタＦへ格納されると
同時に、外部装置への応答信号Ｊを有効にする。さら
に、残レジスタＦの出力が減算器Ｇに入力され、データ
転送のサイクル毎に残りサイクル数を減算する。また、
外部装置へのデータ転送開始以外は、データ転送開始信
号Ｅが無効となり、減算器Ｇの出力がセレクタＤにより
選択されて残レジスタＦへ格納され、残レジスタＦがゼ
ロになる時に外部装置への応答信号Ｊを無効にし、１バ
スサイクル転送を行う。

【００２２】このように構成されたデータ転送装置によ
ると、外部アクセスサイクル数レジスタＡに格納した外
部装置のアクセスに必要なサイクル数と、メモリアクセ
スサイクル数レジスタＢに格納したメモリのアクセスに
必要なサイクル数を、比較器Ｃにて比較して大きい方の
サイクル数を選択するので、メモリのバスサイクル数を
超えるバスサイクル数を要する外部装置への１バスサイ
クル転送が行える。

【００２３】また、外部アクセスサイクル数生成器Ｐに
て、転送要求信号の有効期間の長さにしたがって外部装
置のアクセスに必要なサイクル数を生成し、外部アクセ
スサイクル数レジスタＡに格納するので、バスサイクル
数の異なる複数の外部装置への１バスサイクル転送が行
える。

【００２４】

【発明の効果】請求項１記載のデータ転送装置による
と、外部アクセスサイクル数レジスタに格納した外部装
置のアクセスに必要なサイクル数と、メモリアクセスサ
イクル数レジスタに格納したメモリのアクセスに必要な
サイクル数を、比較器にて比較して大きい方のサイクル
数を選択するので、メモリのバスサイクル数を超えるバ
スサイクル数を要する外部装置への１バスサイクル転送
が行えるという効果が得られる。

【００２５】請求項２記載のデータ転送装置によると、
外部アクセスサイクル数生成器にて、転送要求信号の有
効期間の長さにしたがって外部装置のアクセスに必要な
サイクル数を生成し、外部アクセスサイクル数レジスタ
に格納するので、バスサイクル数の異なる複数の外部装
置への１バスサイクル転送が行えるという効果が得られ
る。

【００２６】請求項３記載のデータ転送装置によると、
外部アクセスサイクル数レジスタに格納した外部装置の
アクセスに必要なサイクル数と、メモリアクセスサイク
ル数レジスタに格納したメモリのアクセスに必要なサイ
クル数を、比較器にて比較して大きい方のサイクル数を
選択するので、メモリのバスサイクル数を超えるバスサ
イクル数を要する外部装置への１バスサイクル転送が行
える。また、外部アクセスサイクル数生成器にて、転送
要求信号の有効期間の長さにしたがって外部装置のアク
セスに必要なサイクル数を生成し、外部アクセスサイク
ル数レジスタに格納するので、バスサイクル数の異なる
複数の外部装置への１バスサイクル転送が行えるという
効果が得られる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態のデータ転送装置
のブロック図である。

【図２】この発明の第２の実施の形態のデータ転送装置
のブロック図である。

【図３】この発明の第３の実施の形態のデータ転送装置
のブロック図である。

【図４】データ転送装置によるデータ転送の様子を示す
ブロック図である。。

【図５】従来例のデータ転送装置のブロック図である。

【符号の説明】

Ａ 外部アクセスサイクル数レジスタ Ｂ メモリアクセスサイクル数レジスタ Ｃ 比較器 Ｄ セレクタ Ｅ データ転送開始信号 Ｆ 残レジスタ Ｇ 減算器 Ｈ ゼロデコーダ Ｉ ゼロ信号 Ｊ 応答信号 Ｋ メモリ読出し信号 Ｌ 外部装置書込み信号 Ｍ メモリ書込み信号 Ｎ 外部装置読出し信号 Ｏ 転送要求信号 Ｐ 外部アクセスサイクル数生成器 Ｑ 応答信号生成器 １１ データ転送装置 １２ 外部装置 １３ メモリ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 外部装置のアクセスに必要なサイクル数
   を格納した外部アクセスサイクル数レジスタと、メモリ
   のアクセスに必要なサイクル数を格納したメモリアクセ
   スサイクル数レジスタと、前記外部アクセスサイクル数
   レジスタの出力と前記メモリアクセスサイクル数レジス
   タの出力を入力し二つの入力のうち大きいサイクル数を
   選択する比較器と、この比較器の出力ならびにデータ転
   送開始信号を入力するセレクタと、このセレクタの出力
   を入力し転送完了までの残りサイクル数を格納する残レ
   ジスタと、この残レジスタの出力を入力し前記セレクタ
   に出力する減算器とを備え、 外部装置へのデータ転送開始の際に、前記データ転送開
   始信号が有効となり、前記比較器の出力が前記セレクタ
   により選択されて前記残レジスタへ格納されると同時
   に、外部装置への応答信号を有効にし、前記残レジスタ
   の出力が前記減算器に入力され、データ転送のサイクル
   毎に残りサイクル数を減算し、外部装置へのデータ転送
   開始以外は、前記データ転送開始信号が無効となり、前
   記減算器の出力が前記セレクタにより選択されて前記残
   レジスタへ格納され、前記残レジスタがゼロになる時に
   外部装置への前記応答信号を無効にすることを特徴とす
   るデータ転送装置。
2. 【請求項２】 転送要求信号の有効期間の長さにしたが
   って外部装置のアクセスに必要なサイクル数を生成する
   外部アクセスサイクル数生成器と、この外部アクセスサ
   イクル数生成器の出力を入力する外部アクセスサイクル
   数レジスタと、この外部アクセスサイクル数レジスタの
   出力ならびにデータ転送開始信号を入力するセレクタ
   と、このセレクタの出力を入力し転送完了までの残りサ
   イクル数を格納する残レジスタと、この残レジスタの出
   力を入力し前記セレクタに出力する減算器とを備え、 外部装置へのデータ転送開始の際に、前記データ転送開
   始信号が有効となり、前記外部アクセスサイクル数レジ
   スタの出力が前記セレクタにより選択されて前記残レジ
   スタへ格納されると同時に、外部装置への応答信号を有
   効にし、前記残レジスタの出力が前記減算器に入力さ
   れ、データ転送のサイクル毎に残りサイクル数を減算
   し、外部装置へのデータ転送開始以外は、前記データ転
   送開始信号が無効となり、前記減算器の出力が前記セレ
   クタにより選択されて前記残レジスタへ格納され、前記
   残レジスタがゼロになる時に外部装置への前記応答信号
   を無効にすることを特徴とするデータ転送装置。
3. 【請求項３】 転送要求信号の有効期間の長さにしたが
   って外部装置のアクセスに必要なサイクル数を生成する
   外部アクセスサイクル数生成器と、この外部アクセスサ
   イクル数生成器の出力を入力する外部アクセスサイクル
   数レジスタと、メモリのアクセスに必要なサイクル数を
   格納したメモリアクセスサイクル数レジスタと、前記外
   部アクセスサイクル数レジスタの出力と前記メモリアク
   セスサイクル数レジスタの出力を入力し二つの入力のう
   ち大きいサイクル数を選択する比較器と、この比較器の
   出力ならびにデータ転送開始信号を入力するセレクタ
   と、このセレクタの出力を入力し転送完了までの残りサ
   イクル数を格納する残レジスタと、この残レジスタの出
   力を入力し前記セレクタに出力する減算器とを備え、 外部装置へのデータ転送開始の際に、前記データ転送開
   始信号が有効となり、前記比較器の出力が前記セレクタ
   により選択されて前記残レジスタへ格納されると同時
   に、外部装置への応答信号を有効にし、前記残レジスタ
   の出力が前記減算器に入力され、データ転送のサイクル
   毎に残りサイクル数を減算し、外部装置へのデータ転送
   開始以外は、前記データ転送開始信号が無効となり、前
   記減算器の出力が前記セレクタにより選択されて前記残
   レジスタへ格納され、前記残レジスタがゼロになる時に
   外部装置への前記応答信号を無効にすることを特徴とす
   るデータ転送装置。