JPH1050829A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】絶縁膜スペーサを介して中間配線層のわきを通
過するマージンレス化されたコンタクト孔を有する配線
接続構造において、コンタクト孔を充填する上層配線層
と中間配線層との絶縁性を高め，寄生容量を低減する。 【解決手段】層間絶縁膜４に設けられた下層コンタクト
孔７は、配線層５の側面の一部に自己整合的になってい
る。配線層５の上面はシリコン窒化膜キャップ６により
覆われ、下層コンタクト孔７および配線層５の側面はシ
リコン酸化膜サペーサ８により覆われている。下層コン
タクト孔７を充填するシリコン膜パッド９はシリコン窒
化膜キャップ６を介して配線層５の上面上に延在してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
特にマージンレス化されたコンタクト孔を有する半導体
装置の配線接続構造に関する。

【０００２】

【従来の技術】半導体素子の微細化による集積密度の向
上は依然として精力的に進められ、現在では０．１５μ
ｍ程度の寸法基準で設計された１ギガビット（Ｇｂ）Ｄ
ＲＡＭ等の超高集積の半導体装置が開発試作されてい
る。このような半導体装置の高集積化に伴ない、半導体
素子の形成に必須となっているリソグラフィ工程におけ
るマスク合せマージンの不要化が強く要求されている。
通常、半導体装置の製造では、半導体基板の表面上に金
属膜，半導体膜，絶縁膜等の各種材料で形成された膜
（もしくは層）パターンを順次積層する。この場合、リ
ソグラフィ工程において、前工程で形成した下層膜パタ
ーンにマスク合せを行ない、次の上層膜パターンを形成
する。このとき、このリソグラフィ工程での上層膜パタ
ーンと下層膜パターンとの間には位置ずれが生じる。そ
こで、この位置ずれを見込んでマスク上のパターン間隔
にマージンを設定することが必要である。しかしなが
ら、このようなマージンはパターンの高密度化の阻害要
因となる。

【０００３】そこで、上述のようなマージンを不要とす
るマージンレス化の技術手法が種々検討されている。そ
の中で特に重要なものに、コンタクト孔の形成における
マージンレス化がある。コンタクト孔は絶縁膜を介して
半導体基板や配線層を接続するもので、これをマージン
レス化することは半導体装置の高密度化，高集積化に最
も有効な手段である。このようなコンタクト孔のマージ
ンレス化技術の中で有力な方法に自己整合型コンタクト
孔があり、その具体的な構造，製法が種々検討されてい
る。例えば、特開平４−１５９７２５号公報には、ＭＯ
Ｓトランジスタのゲート電極の側面に絶縁膜スペーサを
設け、ソース・ドレインとなる拡散層に達するコンタク
ト孔をゲート電極に自己整合的に形成する製造方法（第
１の従来例と記す）が開示されている。

【０００４】半導体装置の製造工程の断面図である図３
を参照すると、上記第１の従来例による半導体装置の製
造方法は、以下のとおりになっている。

【０００５】まず、Ｐ型シリコン基板１０１の表面の所
定領域にそれぞれにフィールド酸化膜１０２，ゲート酸
化膜１０３が形成された後、それぞれ化学気相成長法
（ＣＶＤ）により全面に多結晶シリコン膜１１０，（第
１の）シリコン窒化膜１０５が順次形成される〔図３
（ａ）〕。次に、通常のフォトレジスト膜を使用したリ
ソグラフィ技術を利用して、シリコン窒化膜１０５，多
結晶シリコン膜１１０がそれぞれ反応性イオンエッチン
グ（ＲＩＥ）により順次パターニングされる。その後、
これら等をマスクにした砒素（Ａｓ）のイオン注入等に
より、ソース・ドレインとなるＮ型拡散層１０６が形成
される。この一連の工程により、Ｎ型の多結晶シリコン
膜からなるゲート電極１０４と、ゲート電極１０４の上
面を覆うシリコン窒化膜キャップ１０５ａとが形成され
る〔図３（ｂ）〕。

【０００６】次に、シリコン窒化膜キャップ１０５ａ
（およびゲート電極１０４）をマスクにして、ゲート酸
化膜１０３が除去（この工程は必ずしも必要ではない）
される。続いて、ＣＶＤにより全面に（第２の）シリコ
ン窒化膜１０７が堆積される〔図３（ｃ）〕。さらにこ
のシリコン窒化膜１０７に対してエッチバックが行なわ
れて、シリコン窒化膜キャップ１０５ａの側面およびゲ
ート電極１０４の側面を覆うシリコン窒化膜スペーサ１
０７ａが形成される〔図３（ｄ）〕。

【０００７】続いて、シリコン酸化膜からなる層間絶縁
膜１０８がＣＶＤ法により全面に堆積される。次に、フ
ォトレジスト膜１１１をマスクにして、層間絶縁膜１０
８に対するバッファード弗酸によるウェットエッチング
が行なわれて、Ｎ型拡散層１０６に達するコンタクト孔
１１２が形成される〔図３（ｅ）〕。その後、通常の配
線形成工程により、配線層１０９が形成される。配線層
１０９とゲート電極１０４とは、シリコン窒化膜キャッ
プ１０５ａおよびシリコン窒化膜スペーサ１０７ａによ
り電気的に絶縁されている〔図３（ｆ）〕。

【０００８】例えば、１９８９年インターナショナル・
エレクトロン・デバイシズ・ミーティング・テクニカル
・ダイジェスト（Ｉｎｔｅｒｎａｔｉｏｎａｌ−Ｅｌｅ
ｃｔｒｏｎ−Ｄｅｖｉｃｅｓ−Ｍｅｅｔｉｎｇ−Ｔｅｃ
ｈｎｉｃａｌ−Ｄｉｇｅｓｔ）誌，第３５頁−第３８頁
に掲載されたの論文には、上記第１の従来例とは相違す
るコンタクト孔のマージンレス化技術が報告されてい
る。この論文では、ゲート電極の周りに形成された絶縁
膜を利用して、導電体膜を拡散層に自己整合的にゲート
電極の上部に達するまで選択成長した後、これらの導電
体膜等を覆う層間絶縁膜にこれらの導電体膜に達するコ
ンタクト孔を開口している（第２の従来例と記す）。

【０００９】半導体装置の断面図である図４を参照し
て、上記第２の従来例について説明する。

【００１０】Ｐ型シリコン基板１２１の表面に設けられ
たフィールド酸化膜１２２によって分離されたＰ型シリ
コン基板１２１の表面上には、ゲート酸化膜１２３を介
してゲート電極１２４が設けられている。ゲート電極１
２４の上面はシリコン酸化膜キャップ１２５により覆わ
れ、シリコン酸化膜キャップ１２５の側面およびゲート
電極１２４の側面はシリコン酸化膜スペーサ１２６によ
り覆われている。フィールド酸化膜１２２およびゲート
電極１２４に自己整合的にＰ型シリコン基板１２１の表
面に設けられたＮ型拡散層１２７は、ＭＯＳトランジス
タのソース・ドレイン領域となる。シリコン層の露出し
たＮ型拡散層１２７の表面上には、選択シリコン成長層
１２８が設けられている。これらの選択シリコン成長層
１２８は、イオン注入により不純物の導入が行なわれて
抵抗が減少されており、フィールド酸化膜１２２の表面
上に延在し、さらにシリコン酸化膜スペーサ１２６の表
面の一部を覆ってシリコン酸化膜キャップ１２５の上面
に延在している。表面を覆う層間絶縁膜１２９には選択
シリコン成長層１２８に達するコンタクト孔が設けら
れ、これらコンタクト孔を介して選択シリコン成長層１
２８に接続される配線層１３０は層間絶縁膜１２９の表
面上に設けられている。

【００１１】

【発明が解決しようとする課題】上記第１の従来例で
は、ゲート電極１０４の上面および側面をそれぞれシリ
コン窒膜キャップ１０５ａおよびシリコン窒化膜スペー
サ１０７ａにより覆うことにより、ソース・ドレイン領
域となるＮ型拡散層１０６に達するコンタクト孔１１２
は、ゲート電極１０４に対してマージンレス化され，自
己整合的になっている。しかしながらこの第１の従来例
には、２つの問題点がある。まず第１の問題点は、寄生
容量が大きいという点である。コンタクト孔１１２にお
いて、ゲート電極１０４と配線層１０９とを隔てるのが
シリコン窒化膜スペーサ１０７ａであることから、特に
これらのコンタクト孔１１２の部分におけるゲート電極
１０４と配線層１０９と間の寄生容量が大きくなり、高
速動作が要求される半導体装置には好ましくない。

【００１２】上記第１の従来例の第２の問題点は、この
ような構造のコンタクト孔をＭＯＳトランジスタに採用
すると、ホットキャリア耐性の劣化が生じてこれらのＭ
ＯＳトランジスタの長期信頼性が損なわれるという点で
ある。例えば１９８８年インターナショナル・エレクト
ロン・デバイシズ・ミーティング・テクニカル・ダイジ
ェスト（Ｉｎｔｅｒｎａｔｉｏｎａｌ−Ｅｌｅｃｔｒｏ
ｎ−Ｄｅｖｉｃｅｓ−Ｍｅｅｔｉｎｇ−Ｔｅｃｈｎｉｃ
ａｌ−Ｄｉｇｅｓｔ）誌，第２３４頁−第２３７頁に報
告されているように、第１の従来例の構造では、シリコ
ン窒化膜スペーサ１０７ａの底面がＮ型拡散層１０６の
表面に直接に接触しているため、ドレイン領域となるＮ
型拡散層１０６側から発生するホットキャリアがこれら
のシリコン窒化膜スペーサ１０６ａにトラップされやす
くなる。その結果として、ＭＯＳトランジスタの（しき
い値電圧等の）電気特性の経時変化が起りやすくなる。

【００１３】上記第２の従来例では、ゲート電極１２４
の上面および側面がそれぞれシリコン窒膜キャップ１２
５およびシリコン窒化膜スペーサ１２６により覆われて
いるため、上記第１の従来例の上述した２つの問題点は
解消される。しかしながらこの第２の従来例には、シリ
コン酸化膜キャップ１２５と選択シリコン成長層１２８
とに関連して、別の問題点が発生する。

【００１４】この問題点について図４を参照して説明す
る。選択シリコン成長層１２８に達するコンタクト孔を
層間絶縁膜１２９に設けるとき、これらのコンタクト孔
が（ゲート電極１２４の上面を覆う）シリコン酸化膜キ
ャップ１２５に直接に達すると、配線層１３０とゲート
電極１２４との間では、リーク電流の増加，さらには短
絡が発生しやするなる。これを回避するためには、これ
らのコンタクト孔がシリコン酸化膜キャップ１２５に直
接に達しないようにすることが必要であり、（これらの
選択シリコン成長層１２８がシリコン酸化膜キャップ１
２５の上面に延在する長さである）選択シリコン成長層
拡張長さ１３１の値は（コンタクト孔を形成するための
マスクの目合せに必要な）アライメントマージン１３３
の値より大きな値でなければならない。このようにする
と、（隣接する２つの選択シリコン成長層１２８の間
の）選択シリコン成長層間隔１３２が狭くなり、隣接す
る２つの選択シリコン成長層１２８の間のリーク電流の
増加，さらには短絡が発生しやするなる。すなわち、配
線層１３０およびゲート電極１２４の間の絶縁性と選択
シリコン成長層１２８（配線層１３０）の間の絶縁性と
はトレードオフの関係にあり、このような構造では半導
体装置の微細化，高集積化は困難になる。例えば、０．
１５μｍ設計基準の１ＧｂＤＲＡＭでは、ゲート電極の
幅（ゲート電極長）が０．１５μｍ（１５０ｎｍ），コ
ンタクト孔形成時のアライメントマージンが０．０５μ
ｍ（５０ｎｍ）程度であることから、配線層１３０とゲ
ート電極１２４との間の絶縁性を優先するならば、選択
シリコン成長層間隔１３２は０．０５μｍ（５０ｎｍ）
より狭くなる。

【００１５】したがって本発明の目的は、微細化が容易
であり、寄生容量が少なく，絶縁特性に優れた半導体装
置の実現に則した構造を有する半導体装置を、提供する
ことにある。さらにＭＯＳトランジスタを含んでなる半
導体装置においては、これらに加えて、長期信頼性に優
れた構造の半導体装置を提供することにある。

【００１６】

【課題を解決するための手段】本発明の半導体装置の第
１の態様は、半導体基板の表面もしくは表面上に設けら
れた第１層の配線層と、上記第１層の配線層を含めて上
記半導体基板の表面を覆う第１の層間絶縁膜と、上記第
１の層間絶縁膜の表面上に設けられた第２層の配線層
と、上記第２層の配線層の上面を覆うシリコン窒化膜キ
ャップと、上記第２層の配線層の側面に自己整合的に上
記第１の層間絶縁膜に設けられた上記第１層の配線層に
達する下層コンタクト孔と、上記シリコン窒化膜キャッ
プ並びに第２層の配線層の側面を含めて上記下層コンタ
クト孔の側面を覆うシリコン酸化膜スペーサと、上記下
層コンタクト孔を充填し、上記シリコン酸化膜スペーサ
の表面の一部を覆って上記シリコン窒化膜キャップの上
面に延在して上記第１層の配線層に直接に接続し、上記
第１の層間絶縁膜の表面上に延在する導電体膜パッド
と、上記導電体膜パッド，シリコン窒化膜キャップおよ
び第２層の配線層を含めて、上記第１の層間絶縁膜の表
面を覆う第２の層間絶縁膜と、上記第２の層間絶縁膜に
設けられた上記導電体膜パッドに達する上層コンタクト
孔と、上記上層コンタクト孔を介して上記導電体膜パッ
ドに接続する上記第２の層間絶縁膜の表面上に設けられ
た第３層の配線層とを有することを特徴とする。好まし
くは、上記導電体膜パッドがシリコン膜もしくはタング
ステン膜からなる。

【００１７】本発明の半導体装置の第２の態様は、一導
電型のシリコン基板の表面の素子分離領域および素子領
域に設けられらフィールド酸化膜およびゲート酸化膜を
介して、このシリコン基板の表面上に設けらてたゲート
電極と、上記ゲート電極の上面を覆うシリコン窒化膜キ
ャップと、上記ゲート電極の側面およびフィールド酸化
膜に自己整合的に上記シリコン基板の表面に設けられた
逆導電型の拡散層と、上記シリコン窒化膜キャップ並び
にゲート電極の側面を覆うシリコン酸化膜スペーサと、
これらのシリコン酸化膜スペーサ並びに上記フィールド
酸化膜に自己整合的に上記ゲート酸化膜に設けられた開
口部と、上記開口部を介して上記拡散層に直接に接続
し、上記フィールド酸化膜の表面上に延在し、さらに上
記シリコン酸化膜スペーサの表面の一部を覆って上記シ
リコン窒化膜キャップの上面に延在する導電体膜パッド
と、上記導電体膜パッド，シリコン酸化膜スペーサおよ
びシリコン窒化膜キャップを含めてフィールド酸化膜の
表面を覆う層間絶縁膜と、上記層間絶縁膜に設けられた
上記導電体膜パッドに達するコンタクト孔と、上記コン
タクト孔を介し上記導電体膜パッドに接続する上記層間
絶縁膜の表面上に設けられた配線層とを有することを特
徴とする。好ましくは、上記導電体膜パッドがシリコン
膜もしくはタングステン膜からなる。

【００１８】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。

【００１９】半導体装置の平面図である図１（ａ）と図
１（ａ）のＡＡ線，ＢＢ線での断面図である図１
（ｂ），（ｃ）とを参照すると、本発明の第１の実施の
形態による半導体装置は、拡散層を第１層の配線層とす
る３層からなる多層配線とマージンレス化されたコンタ
クト孔とを有しており、以下のとおりに構成されてい
る。

【００２０】半導体基板であるＰ型シリコン基板１の表
面の素子分離領域にはフィールド酸化膜２が設けられ、
Ｐ型シリコン基板１の表面の素子領域（の一部）には第
１層の配線層であるＮ型拡散層３が設けられている。フ
ィールド酸化膜２，Ｎ型拡散層３を含めてＰ型シリコン
基板１の表面は（第１の）層間絶縁膜４により覆われて
いる。この層間絶縁膜４はＣＶＤにより形成される。好
ましくは、この層間絶縁膜４はシリコン酸化膜からな
る。層間絶縁膜４の表面上には（第２層の）配線層５が
設けられている。配線層５の最小線幅および最小間隔は
それぞれが最小加工寸法（＝Ｆ）に等しい。配線層５の
上面は所要膜厚を有したシリコン窒化膜キャップ６によ
り覆われている。これらのシリコン窒化膜キャップ６，
配線層５は、層間絶縁膜４の表面上に順次成膜された導
電体膜，シリコン窒化膜が例えばＲＩＥにより順次パタ
ーニングされて形成される。

【００２１】層間絶縁膜４には、少なくとも１つの配線
層５の側面に自己整合的に、Ｎ型拡散層３に達する下層
コンタクト孔７が設けられている。下層コンタクト孔７
の最小口径は、Ｆより短かくなることもある。これらの
下層コンタクト孔７は例えば次のように形成される。所
要の箇所に開口部（最小口径はＦ）を有したフォトレジ
スト膜が層間絶縁膜４の表面上に形成される。このフォ
トレジスト膜をマスクにして、例えばテトラフルオロメ
タン（ＣＦ₄ ）とジフルオロメタン（ＣＨ₂ Ｆ₂ ）との
混合ガスを用いた層間絶縁膜４に対するＲＩＥにより形
成される。この混合ガスによるＲＩＥでは、シリコン窒
化膜キャップ６はほとんどエッチングされない。このこ
とから、このＲＩＥにおいては、シリコン窒化膜キャッ
プ６もエッチングマスクとして機能していることにな
る。シリコン窒化膜キャップ６並びに配線層５の側面と
下層コンタクト孔７の側面とは、それぞれ所要膜厚を有
したシリコン酸化膜スペーサ８により直接に覆われてい
る。

【００２２】下層コンタクト孔７は、シリコン酸化膜ス
ペーサ８を介して、Ｎ型拡散層３に直接に接続される
（導電体膜パッドである）シリコン膜パッド９により充
填されている。これらのシリコン膜パッド９は、Ｎ型に
なっている。これらのシリコン膜パッド９は、下層コン
タクト孔７上端の周辺の層間絶縁膜４の上面に延在し、
下層コンタクト孔７上端近傍において配線層５の側面を
直接に覆う部分のシリコン酸化膜スペーサ８の表面を直
接に覆い，さらにこれらの部分に接続されたシリコン窒
化膜キャップ６の上面に延在している。シリコン窒化膜
キャップ６を介してこれらのシリコン膜パッド９が配線
層５上にオーバーラップする幅は、アライメントマージ
ンおよび上記第２の従来例（図４参照）の選択シリコン
成長層拡張幅１３１より短かくてよい。したがって、本
第１の実施の形態では、シリコン膜パッド９の間隔を上
記第２の従来例の選択シリコン成長層間隔１３２より充
分に広くすることができる。また、配線層５とシリコン
膜パッド９との間には上記第１の従来例とは相違してシ
リコン酸化膜スペーサ８が介在するため、本第１の実施
の形態による配線層５とシリコン膜パッド９との間の寄
生容量は上記第１の従来例より低減される。これらのシ
リコン膜パッド９は、単結晶シリコン膜もしくは多結晶
シリコン膜の選択成長法により形成される。シリコン膜
パッド９へのＮ型不純物の導入は、成膜時もしくは成膜
後に行なわれる。なお、本第１の実施の形態における導
電体膜パッドとしては、選択成長法によるタングステン
膜を用いることもできる。

【００２３】シリコン膜パッド９，シリコン窒化膜キャ
ップ６およびシリコン酸化膜スペーサ８を含めて、層間
絶縁膜４の表面は（第２の）層間絶縁膜１０により覆わ
れている。この層間絶縁膜１０もＣＶＤにより形成さ
れ、この層間絶縁膜１０はシリコン酸化膜，ＰＳＧ膜あ
るいはＢＰＳＧ膜からなる。この層間絶縁膜１０には、
シリコン膜パッド９に達する上層コンタクト孔１１が設
けられている。これらの上層コンタクト孔１１の最小口
径，最小間隔はそれぞれＦである。シリコン膜パッド９
が配線層５上にオーバーラップする幅がアライメントマ
ージンより狭く，配線層５の最小間隔がＦであることか
ら、上層コンタクト孔１１の下端は直接にシリコン窒化
膜キャップ６の上面に達する部分が生じることもあり、
上層コンタクト孔外抜き部１２が形成されることもあ
る。これらの上層コンタクト孔１１の形成方法は、上記
下層コンタクト孔７の形成方法と同じである。層間絶縁
膜１０の表面上には、上層コンタクト孔１１を介してシ
リコン膜パッド９に接続される（第３層の）配線層１３
が設けられている。

【００２４】本第１の実施の形態では、上層コンタクト
孔外抜き部１２がシリコン窒化膜キャップ６の上面に形
成されても、上記第２の従来例と相違して、これらの部
分でのシリコン窒化膜キャップ６の膜厚の減少はほとん
ど発生しない。このため、本第１の実施の形態では、配
線層１３および配線層５の間の絶縁性とシリコン膜パッ
ド９（配線層１０）の間の絶縁性とを同時に確保するこ
とが容易である。

【００２５】なお、上記第１の実施の形態では下層コン
タクト孔が第１の層間絶縁膜に設けられている。本第１
の実施と形態の応用例として、（本第１の実施の形態に
おける）第１の層間絶縁膜と（本第１の実施の形態にお
ける）第２の層間絶縁膜との間にさらに別の層間絶縁膜
を設けることにより、さらに別の構造の半導体装置が得
られる。この場合、（上面がシリコン窒化膜キャップに
覆われた）第２層の配線層は第１の層間絶縁膜の表面上
に設けられ、これらの第２層の配線層を含めて第１の層
間絶縁膜の表面は、シリコン酸化膜からなる別の層間絶
縁膜による覆われる。この別の層間絶縁膜の上面は、例
えばＣＭＰ等により平坦化されている。下層コンタクト
孔はこの別の層間絶縁膜と第１の層間絶縁膜との貫通し
て、第１層の配線層に達している。これらの下層コンタ
クト孔により露出されたシリコン窒化膜キャップ並びに
第２層の配線層の側面を含めて、下層コンタクト孔の側
面はシリコン酸化膜スペーサにより覆われている。さら
に、シリコン窒化膜キャップの上面がこの別の層間絶縁
膜の上面と一致しているもよい。さらにまた、素子分離
領域に設けられたフィールド酸化膜が、これらの素子分
離領域に設けられた溝に形成されていてもよい。

【００２６】半導体装置の平面図である図２（ａ）と図
２（ａ）のＡＡ線での断面図である図２（ｂ）とを参照
すると、本発明の第２の実施の形態による半導体装置
は、マージンレス化されたコンタクト孔を有するＭＯＳ
トランジスタであり、以下のとおりに構成されている。

【００２７】Ｐ型シリコン基板２１の表面の素子分離領
域にはフィールド酸化膜２２が設けられ、Ｐ型シリコン
基板２１の表面の素子領域２３にはゲート酸化膜２４が
設けられ、さらに素子領域２３の表面上にはゲート酸化
膜２４を介してゲート電極２５が設けられている。ゲー
ト電極２５の線幅（ゲート長）および最小間隔はそれぞ
れ０．１５μｍ（最小加工寸法Ｆ）である。ゲート電極
２５の上面は、１００ｎｍ程度の膜厚を有したシリコン
窒化膜キャップ２６により直接に覆われている。Ｐ型シ
リコン基板２１の表面の素子領域２３には、ゲート電極
２５およびフィールド酸化膜２２に自己整合的に、ＭＯ
Ｓトランジスタのソース・ドレイン領域であるＮ型拡散
層２８が設けられている。シリコン窒化膜キャップ２６
並びにゲート電極２５の側面は、１００ｎｍ程度の膜厚
を有したシリコン酸化膜スペーサ２７により直接に覆わ
れている。Ｎ型拡散層２５の表面を直接に覆うゲート酸
化膜２４には、シリコン酸化膜スペーサ２７およびフィ
ールド酸化膜２２に自己整合的な開口部が設けられてい
る。これらの開口部の最小口径は０．１５μｍより短か
いこともある。これらの開口部は、シリコン酸化膜スペ
ーサ２７の形成時に形成される。

【００２８】これらの開口部を介してＮ型拡散層２８の
表面に直接に接続されるシリコン膜パッド２９が設けら
れている。これらのシリコン膜パッド２９は、Ｎ型にド
ープされており、開口部周辺のフィールド酸化膜２２の
表面上に延在し、さらに開口部近傍のシリコン酸化膜ス
ペーサ２７の表面を直接に覆ってシリコン窒化膜キャッ
プ２６の上面にまで延在している。これらのシリコン膜
パッド２９がシリコン窒化膜キャップ２６を介してゲー
ト電極２５の上面とオーバーラップする幅は、本第２の
実施の形態では０．０１μｍ（１０ｎｍ）程度あれば充
分であり、アライメントマージン（０．０５μｍ）およ
び上記第２の従来例における上記第２の従来例（図４参
照）の選択シリコン成長層拡張幅１３１より短かくでき
る。したがって本第２の実施の形態でも、シリコン膜パ
ッド２９の間隔を上記第２の従来例の選択シリコン成長
層間隔１３２より充分に広くすることができる。また、
ゲート電極２４とシリコン膜パッド２９との間にはシリ
コン酸化膜スペーサ２７が介在するため、本第２の実施
の形態によるゲート電極２４とシリコン膜パッド２９と
の間の寄生容量も、上記第１の実施の形態と同様に、上
記第１の従来例より低減される。これらのシリコン膜パ
ッド２９の形成方法は、上記第１の実施の形態と同様
に、単結晶シリコン膜もしくは多結晶シリコン膜の選択
成長法による。なお、本第２の実施の形態における導電
体膜パッドとしても、上記第１の実施の形態と同様に、
選択択成長法によるタングステン膜を用いることもでき
る。

【００２９】シリコン膜パッド２９，シリコン窒化膜キ
ャップ２６およびシリコン酸化膜スペーサ２７を含め
て、フィールド酸化膜２２の表面は層間絶縁膜３０によ
り覆われている。この層間絶縁膜３０はＣＶＤにより形
成され、この層間絶縁膜３０はシリコン酸化膜，ＰＳＧ
膜あるいはＢＰＳＧ膜からなる。この層間絶縁膜３０に
は、シリコン膜パッド２９に達するコンタクト孔３１が
設けられている。これらのコンタクト孔３１の最小口
径，最小間隔はそれぞれ０．１５μｍ（＝Ｆ）である。
シリコン膜パッド２９がゲート電極２４上にオーバーラ
ップする幅がアライメントマージンより狭く，ゲート電
極２４の最小間隔が０．１５μｍ（＝Ｆ）であることか
ら、コンタクト孔３１の下端にも直接にシリコン窒化膜
キャップ２６の上面に達する部分が生じることもあり、
コンタクト孔外抜き部３３が形成されることもある。こ
れらのコンタクト孔３１の形成方法は、上記第１の実施
の形態の下層コンタクト孔７，上層コンタクト孔１２の
形成方法と同じである。層間絶縁膜３０の表面上には、
コンタクト孔３１を介してシリコン膜パッド２９に接続
される配線層３２が設けられている。

【００３０】本第２の実施の形態では、上記第１の従来
例と相違して、ゲート電極２５の側面を直接に覆うのは
シリコン酸化膜スペーサ２７である。このため、本第２
の実施の形態によるＭＯＳトランジスタは、上記第１の
従来例より、ホットキャリア耐性が向上し，長期信頼性
に優れたＭＯＳトランジスタが得られる。具体的には、
次のような結果になっている。本第２の実施の形態で
は、ゲート酸化膜２４の膜厚が７．５ｎｍの場合、ドレ
イン電圧として２．４Ｖ印加したときのＭＯＳトランジ
スタの寿命が１０年である。これに対してシリコン窒化
膜スペーサ１０７ａによりゲート電極１０４の側面が覆
われている上記第１の従来例では、ゲート酸化膜１０３
の膜厚が７．５ｎｍの場合、ドレイン電圧として２．０
Ｖ印加したときのＭＯＳトランジスタの寿命が１０年で
ある。

【００３１】なお、上記第２の実施の形態では開口部が
ゲート酸化膜に設けられているが、本第２の実施と形態
の応用例として、シリコン窒化膜キャップに覆われたゲ
ート電極を含めてフィールド酸化膜の表面を覆う層間絶
縁膜の下に別の（平坦な上面を有する）層間絶縁膜を設
けるならば、さらに別の構造の半導体装置が得られる。
この場合、上記開口部の代りに、この別の層間絶縁膜に
Ｎ型拡散層に達する下層コンタクト孔を設けることにな
る。さらに、下層コンタクト孔の側面を覆うようにシリ
コン酸化膜スペーサを設けることになる。

【００３２】

【発明の効果】以上説明したように本発明によるマージ
ンレス化技術を採用した配線接続構造を有する半導体装
置は、微細化が容易になり、寄生容量が少なく，絶縁特
性に優れた半導体装置となる。さらに、ＭＯＳトランジ
スタを含んでなる半導体装置に本発明を適用するなら
ば、これらに加えて、長期信頼性に優れた構造の半導体
装置が得られることになる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の平面図および断面
図である。

【図２】本発明の第２の実施の形態の平面図および断面
図である。

【図３】従来の半導体装置の製造工程の断面図である。

【図４】別の従来の半導体装置の製造工程の断面図であ
る。

【符号の説明】 １，２１，１０１，１２１ Ｐ型シリコン基板 ２，２２，１０２，１２２ フィールド酸化膜 ３，２８，１０６，１２７ Ｎ型拡散層 ４，１０，３０，１０８，１２９ 層間絶縁膜 ５，１３，３２，１０９，１３０ 配線層 ６，２６，１０５ａ シリコン窒化膜キャップ ７ 下層コンタクト孔 ８，２７，１２６ シリコン酸化膜スペーサ ９，２９ シリコン膜パッド １１ 上層コンタクト孔 １２ 上層コンタクト孔外抜き部 ２３ 素子領域 ２４，１０３，１２３ ゲート酸化膜 ２５，１０４，１２４ ゲート電極 ３１，１１２ コンタクト孔 ３３ コンタクト孔外抜き部 １０５，１０７ シリコン窒化膜 １０７ａ シリコン窒化膜スペーサ １１０ 多結晶シリコン膜 １１１ フォトレジスト膜 １２５ シリコン酸化膜キャップ １２８ 選択シリコン成長層 １３１ 選択シリコン成長層拡張長さ １３２ 選択シリコン成長層間隔 １３３ アライメントマージン

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板の表面もしくは表面上に設け
   られた第１層の配線層と、 前記第１層の配線層を含めて前記半導体基板の表面を覆
   う第１の層間絶縁膜と、 前記第１の層間絶縁膜の表面上に設けられた第２層の配
   線層と、 前記第２層の配線層の上面を覆うシリコン窒化膜キャッ
   プと、 前記第２層の配線層の側面に自己整合的に前記第１の層
   間絶縁膜に設けられた前記第１層の配線層に達する下層
   コンタクト孔と、 前記シリコン窒化膜キャップ並びに第２層の配線層の側
   面を含めて前記下層コンタクト孔の側面を覆うシリコン
   酸化膜スペーサと、 前記下層コンタクト孔を充填して前記第１層の配線層に
   直接に接続し、前記シリコン酸化膜スペーサの表面の一
   部を覆って前記シリコン窒化膜キャップの上面に延在
   し、前記第１の層間絶縁膜の表面上に延在する導電体膜
   パッドと、 前記導電体膜パッド，シリコン窒化膜キャップおよび第
   ２層の配線層を含めて、前記第１の層間絶縁膜の表面を
   覆う第２の層間絶縁膜と、 前記第２の層間絶縁膜に設けられた前記導電体膜パッド
   に達する上層コンタクト孔と、 前記上層コンタクト孔を介して前記導電体膜パッドに接
   続する前記第２の層間絶縁膜の表面上に設けられた第３
   層の配線層とを有することを特徴とする半導体装置。
2. 【請求項２】 前記導電体膜パッドがシリコン膜もしく
   はタングステン膜からなることを特徴とする請求項１記
   載の半導体装置。
3. 【請求項３】 一導電型のシリコン基板の表面の素子分
   離領域および素子領域に設けられらフィールド酸化膜お
   よびゲート酸化膜を介して、該シリコン基板の表面上に
   設けらてたゲート電極と、 前記ゲート電極の上面を覆うシリコン窒化膜キャップ
   と、 前記ゲート電極の側面およびフィールド酸化膜に自己整
   合的に前記シリコン基板の表面に設けられた逆導電型の
   拡散層と、 前記シリコン窒化膜キャップ並びにゲート電極の側面を
   覆うシリコン酸化膜スペーサと、該シリコン酸化膜スペ
   ーサ並びに前記フィールド酸化膜に自己整合的に前記ゲ
   ート酸化膜に設けられた開口部と、 前記開口部を介して前記拡散層に直接に接続し、前記フ
   ィールド酸化膜の表面上に延在し、さらに前記シリコン
   酸化膜スペーサの表面の一部を覆って前記シリコン窒化
   膜キャップの上面に延在する導電体膜パッドと、 前記導電体膜パッド，シリコン酸化膜スペーサおよびシ
   リコン窒化膜キャップを含めてフィールド酸化膜の表面
   を覆う層間絶縁膜と、 前記層間絶縁膜に設けられた前記導電体膜パッドに達す
   るコンタクト孔と、 前記コンタクト孔を介し前記導電体膜パッドに接続する
   前記層間絶縁膜の表面上に設けられた配線層とを有する
   ことを特徴とする半導体装置。
4. 【請求項４】 前記導電体膜パッドがシリコン膜もしく
   はタングステン膜からなることを特徴とする請求項３記
   載の半導体装置。