JPH10507017A

JPH10507017A - 揮発性メモリ用の電力バックアップ・システム

Info

Publication number: JPH10507017A
Application number: JP8511839A
Authority: JP
Inventors: ハーパー，ジェームズ・ドナルド，ジュニアー; コール，ラリー・ジョー
Original assignee: エスシーアイ・システムズ・インコーポレーテッド
Priority date: 1994-09-28
Filing date: 1995-09-15
Publication date: 1998-07-07
Also published as: GB2308480B; US5519663A; WO1996010257A1; CA2200982A1; CA2200982C; AU3997895A; GB2308480A; GB9706503D0; TW289826B; HK1010805A1

Abstract

(57)【要約】不揮発性メモリ（１７１）に関連する揮発性メモリ（１７２）のための保護システムにおいて、エネルギー蓄積部は、電力が正常に提供されている間、エネルギーを累積する。電力故障が起こると、蓄積されたエネルギーは揮発性メモリに供給される。電力の不意の中断の大部分を累積するように、十分なバックアップ電力が蓄積される。結局、外部電力の除去後、バックアップ電力が所定の量まで減少すると、揮発性メモリのデータは不揮発性メモリへ転送される。この保護システムの好ましい使用は、電力の供給に影響する振動及び／又は電力切り換え過渡現象を伴う環境、例えば航空機である。

Description

【発明の詳細な説明】揮発性メモリ用の電力バックアップ・システム発明の背景本発明は、不揮発性メモリを用いた揮発性メモリの電力保持に関し、より特定すれば、外部から供給されている電力の不意の故障の間の一時的電力供給のためのシステムに関する。軍用の航空機においては、ホストコンピュータのような電子的装置に電力が供給されている。航空機の電力システムはそのエンジンによって駆動される航空機発電機から得られる主電源と、電池のような非常電源と、電力変換装置と、内部接続網、その他を含む。電力システムが電源を切り換える時、故障や過渡現象が起り得る。実際、振動のために故障や過渡現象は非常に頻繁に起る。これは重大な問題を生ずる。特別な予防処置をしない場合の問題の１つは、そのような故障によって航空機のコンピュータのメモリに記憶されたデータが失われることである。このようなデータは、航空機の飛行や武器の操作などに重要なものなので、このデータの信頼性の維持は重大な問題である。航空機での電力故障によるデータの消失を防止する１つの従来の技術は、コンピュータのメモリとして磁気コア・メモリを用いることであった。コア・メモリの利点は、電力故障に対して鈍感なこと、苛酷な環境に対して強いこと、広い温度範囲で動作可能なこと、摩耗・疲労などが無いこと（長寿命であること）、そして１マイクロ秒位の比較的早いアクセス時間である。コア・メモリの欠点は、２５６キロバイトで６インチ×９インチ×1.4インチという比較的大きな物理的サイズと、アクセス時に４０ワットという比較的大きな電力消費量と、破壊読み出し（航空機で用いる全てのコア・メモリはこのタイプである）と、小形のフェライトコアの利用可能性が低いことと、現代の航空機に求められるより高速のアクセスの難しさである。もう１つの、代表的には宇宙船で用いられる従来の技術は、プレーテッド・ワイヤ・メモリを用いることである。この構成においては、磁性材料でコートされたワイヤが平行に配置され、ワード線として働く広い平面的な導体がこれらのワイヤに垂直に存在する。プレーテッド・ワイヤ・メモリの欠点は、非常に高価なこと、非常に大きな物理的サイズ（実質的にコア・メモリより大きい）であること、商業的に得にくいことである。いくつかの軍用航空機では電池でバックアップされた揮発性ランダム・アクセス・メモリ（ＲＡＭ）を用いている。しかしながら電池は信頼性が無いことが解っており、受け入れ難いほど貧弱な航空機利用可能性がない。もう１つの従来の技術は、ホスト・コンピュータの作業メモリとしてスタティックRAMを用い、電力故障の発生時にスタティックＲＡＭからデータを電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）チップへ転送し、電力故障が終わった後にデータをスタティックＲＡＭへ戻すことである。この技術には少なくとも２つの問題がある。第１に、データ転送が生じている時、作業メモリはホスト・コンピュータから使えない。転送は航空機の飛行任務の重大な局面で起り得、しかも実質的な長さの時間を要し得るので、そのような使用不可能な事態は受け入れることは出来ない。第２に、ＥＥＰＲＯＭは限定された回数の記憶サイクルを有する。即ちＥＥＰＲＯＭは所与の回数の記憶サイクルの後に寿命が来る。航空機の電力故障が頻発することによって、この制限は簡単に航空機の寿命の間に越えてしまう。更に、特定のＥＥＰＲＯＭの記憶サイクルが実際にどの程度生じたかを検査する便利な手段が存在しない。従って、それらが必要な時に動作することを保証するために、ＥＥＰＲＯＭを頻繁に交換することが必要である。これは、航空機の予想される使用状況において適正に実行することが難しい微妙な維持管理を要求する。発明の開示本発明の目的は、従来技術の上述の欠点を防止するメモリ・システムを提供することである。本発明のもう１つの目的は、システムで用いられる外部コンピュータ・メモリの損耗を最小にするシステムを提供することである。本発明の更にもう１つの目的は、航空機における大部分の不意の電力故障の間、コンピュータ・メモリの利用可能性を維持するシステムを提供することである。本発明の更なる目的は、比較的長寿命であり、頑健かつ信頼できると同時に比較的高速かつ小形のメモリ・システムを提供することである。上記の目的は、通常の動作中に電気的エネルギーが蓄積される移動体コンピュータ・メモリ保護システムを提供する事によって満たされる。電力故障が起ると、蓄積されたエネルギーは限られた時間だけ揮発性メモリに供給される。この時間はほとんど全ての電力故障の期間より長い。揮発性メモリ内のデータが不揮発性メモリに転送されるのは、比較的少数の例外的に長期間の電力故障の時だけである。バックアップ電力がほとんど全ての電力故障の間供給されるので、揮発性メモリはほとんどの電力故障期間中ホストコンピュータから利用可能に維持される。即ち、従来技術のアクセス時間の遅延の問題は非常に緩和される。不揮発性メモリへの転送の回数が、例えば以前の値の１％に劇的に減少するので、ＥＥＰＲＯＭのような典型的な不揮発性メモリによって提供される記憶サイクルの数でも航空機の寿命に対して十分である。即ち、従来技術で用いられている不揮発性メモリによって経験された損耗寿命の問題が非常に緩和され、所与の航空機のＥＥＰＲＯＭを交換する必要が無くなった。本発明の上記および他の目的、特徴、利点は、関連する図面と共に以下の好適な実施の形態の詳細な説明を読むことによって明らかになるであろう。なお図面において同一の参照番号は対応する部分を示す。図面の簡単な説明図１は、本発明による装置のブロック図である。図２Ａ乃至図２Ｊは、図１の装置の動作を説明するために参照するタイミング図である。全体的な記述図１は、移動体、特に航空機や宇宙航空機において用いられる揮発性メモリのためのデータ保護システムのブロック図である。本記載及び請求の範囲において用いられているように、用語「航空機」は、振動、電気的スイッチング及び電力系統の機能不全に起因する電力故障状態にある宇宙船や他の航空機を含む。図１のシステムは、ホストコンピュータ（図示せず）による使用のため少なくとも１つの回路ボードの形態を取ることが好ましい。図１に示されるシステムは、外部電源を監視し、かつ外部電力が不満足であるとき、即ち外部電力故障のとき一時的な内部電力をコンピュータ・メモリへ供給するよう構成されている。例えば、１９９１年５月付けのＭＩＬ−ＳＴＤ−７０４Ｅ「航空機電力特性」のような国防総省により制定された航空機仕様は、故障の最大持続時間は５０ミリ秒であり、過渡状態が故障終了時に許されるとしている。大きな電圧偏位が５０ミリ秒以下のような短い持続過渡時間に対して許され、より小さい電圧偏位は２００ミリ秒のような長い持続過渡時間に対して許される。一時的な内部電力を供給し得る持続時間は、航空機において予測される実質的な全ての外部電力故障より長い。従って、コンピュータ・メモリは、電力故障のほぼ全期間にわたって使用可能の状態にあり、不揮発性バックアップ・メモリの使用は著しく低減される。図１のシステムは、入力端子１０２、１０４、１０６、電力インターフェース・ユニット１２０、電力モニタ１５０、記憶コントローラ１６０、補助メモリ・バンク１７０及び出力端子１０８、１１０を含む。電力インターフェース・ユニット定遅延時間後に良好である場合を示す。本実施の形態においては、所定遅延時間れると新しいメモリ・サイクル（読出し又は書込み）の開始が禁止されねばならないことにある。本発明は外部電力が良好であるか否かを独立的に決定する。第１及び第２のレベルの外部電力が入力端子１０４及び１０６のそれぞれに印加される。本実施の形態においては、第１の電力レベルは５ボルト（５Ｖ）であり、第２の電力レベルは１５ボルト（１５Ｖ）である。第１の電力レベルは、その実際の値が５Ｖ±７．５％、即ち４．６２５Ｖから５．３７５Ｖの範囲内であるとき良好とされ、この範囲外であるとき不良とされる。第２の電力レベルは、その実際の値が１５Ｖ±６％、即ち１４．１Ｖから１５．９Ｖの範囲内にあるとき良好とされ、この範囲外であるとき不良とされる。入力端子１０４は第１のレベルの電力を電力モニタ１５０へ供給する。入力端子１０６は、第２のレベルの電力を電力インターフェース・ユニット１２０と電力モニタ１５０とに供給する。第１の外部電力レベル（５Ｖ）がバッファ回路（図示せず）により用いられ、該バッファ回路はホストコンピュータからのアドレス情報、入力／出力データ及び制御情報をバッファ処理するよう機能する。外部から給電されるインターフェース回路の存在により、外部から給電されるロジックと内部で給電されるロジックとの間の該インターフェースを介した制御が可能となり、そのため電力ホールドアップ時間を低減する漏洩経路を排除することができる。即ち、バッファ回路は、本発明のシステムとホストコンピュータとの間の電力インターフェースを管理するための境界を確立する。調整された電力を内部電力バスに供給しかつバックアップ電力として蓄えられる電力を供給するため、第２のレベルの外部電力（１５Ｖ）が本発明のシステムにより用いられる。電力インターフェース・ユニット１２０は、第２のレベルの電力を第３のレベルに変換し、調整された内部電力を第４のレベルで供給し、バックアップ電力を蓄え、該バックアップ電力から該調整された内部電力を外部電力の故障の間供給するよう構成されている。電力インターフェース・ユニット１２０は、ダイオード１２２、１２４、１２６、電流リミッタ１３０、電力蓄積コンデンサ１３１、１３２、１３３、１３４、及び調整器１４０を備える。第２のレベルの外部電力（１５Ｖ）がダイオード１２２に与えられ、該ダイオード１２２は第３のレベルの電力信号ＩＮＴ１４を出力する。第２のレベルの外部電力は、１４．１ボルトの最小値を有するよう規定され、そのためＩＮＴ１４信号は、外部電力により駆動されているとき１４．１ボルトの最小値からダイオード１２２の両端間の降下分である０．４５ボルトを引いた値、即ち、１３．６５ボルトを有する。外部電力故障のとき、ダイオード１２２は電力インターフェース・ユニット１２０が発生するバックアップ電力の漏洩を阻止するよう機能する。第２のレベルの外部電力はまた突入電流リミッタ１３０に与えられ、該突入電流リミッタ１３０は電力蓄積キャパシタ１３１〜１３４の充電速度を制御するよう機能し、そのため外部電源は、図１の保護システムがバックアップ電力を蓄積するときの急な大電流要求により悪影響を及ぼされない。本実施の形態において、突入電流リミッタ１３０は電流消費を１アンペアに制限する。従って、ほぼ５０〜６０ｍｓｅｃが、キャパシタ・バンクを或るレベル例えば１１．１ボルトまで充電するのに必要とされる。なお、この或るレベルは、ホストコンピュータによりコンピュータ・メモリに最後の電力故障以降に書き込まれたデータが次の電力故障の間保存されるのを保証するのに十分であるレベルである。ダイオード１２４は、電力蓄積コンデンサを外部電力に対して電流隔離をするよう機能する。電力蓄積コンデンサ１３１、１３２、１３３、１３４はまたコンデンサＣ１、Ｃ２、…、Ｃｎ−１、Ｃｎと呼称されるが、これらは、一時的なバックアップ電力ＶＳＴＯＲＥを蓄積し、外部電力故障時にこのバックアップ電力ＶＳＴＯＲＥを供給するよう機能する。数ｎ及びコンデンサのキャパシタンスは、一時的なバックアップ電力に、コンピュータＲＡＭからバックアップ・メモリへのデータ転送のための十分な電力を加えた電力の所望の持続時間を与えるよう選定される。例えば、軍規格ＭＩＬ−Ｃ−３９００６スタイルＣＬＲ８１に従った、ＳｐｒａｇｕｅＭ３９００６／２５−０２３２Ｈタンタル・コンデンサのような湿式タンタル・コンデンサが用いられ、その各々は３３０マイクロファラッドのキャパシタンスを有し、バックアップ電力を供給する所望の最小持続時間は２００ｍｓｅｃであり、コンピュータ・メモリ及び内部ロジックが必要とするスタンバイ電流は７０ミリアンペアであり、この期間に必要とされる電圧の大きさは５ボルト（メモリ・バンクが２００ｍｓｅｃ動作して記憶しその後穏やかに停止するのに必要とされる電圧）であるとすると、ほぼ１６個のコンデンサ（ｎ＝１６）が用いられ得る。この数はのように求められる。各３３０μＦのコンデンサをその製造公差及び温度係数だけ定格を下げると最悪ケースで１コンデンサ当たり１７５μＦとなる。従って、コンデンサの数（ｎ）＝Ｃ_total / Ｃ_{per capacitor} ＝２８００／１７５＝１６である。コンデンサＣ１，・・・・Ｃｎは（３３０）（１６）＝略々５２００マイクロファラッドの公称キャパシタンス及び２８００マイクロファラッドの最悪の場合のキャパシタンスを供給するように作用する。一般的な状態下で、本実施の形態の保護システムは４秒までのバックアップ電力及び最悪の場合の状態下で２００ミリ秒までのバックアップ電力を供給することができる。上述のコンデンサの代替物として、オハイオ州、クリーブランドのＴｅｃｈｎａｕｔｉｃ株式会社のＨＹＰＥＲＣＡＰコンデンサは、本発明での使用に適している。これらの再充電可能な固体コンデンサはカーボン・カソードと固体電解質と銀でドープされたアノードとで構成されている。これらのコンデンサは、小形で広い温度領域に渡って高精度であるものと期待される。ダイオード１２６は、外部電力故障期間に電力蓄積即ちバックアップ・コンデンサＣ１・・・・・Ｃｎから一時的な電力を供給するように機能する。即ち、ＩＮＴ１４信号に対する外部電力が有効なバックアップ電力のレベルより小さくなると、ＩＮＴ１４信号がバックアップ・コンデンサから発生される。第２の外部電力レベルは、例えば、１４．１ボルトの最低値を有するものとして特定され、その結果、ＩＮＴ１４信号は、１４．１ボルトの最低値から、各々のダイオード１２４、１２６の両端間の電圧降下である０．４５ボルト及び電流リミッタの飽和電圧を引いた値、即ち、内部バックアップ電力による駆動時の１４．１Ｖ−（２）（０．４５Ｖ）−（０．１Ｖ）＝１３．１ボルトを持つ。バックアップ電力レベルは時間と共に変わるので、ＩＮＴ１４信号のレベルは時間と共に変化するものと認識される。ＩＮＴ１４信号はレギュレータ１４０に供給され、レギュレータ１４０は、時間変動するＩＮＴ１４信号を、第４のレベルの調整された内部電力信号ＩＮＴ５（ここでは、メモリ・バンク１７０や、電力モニタ１５０および記憶コントローラ１６０の如き、保護システム内に含まれる他の論理回路により使用される５Ｖ）に変換する。ＩＮＴ５信号が分配されるラインは、補足電力バス（ｃａｐｔｉｖｅｐｏｗｅｒｂｕｓ）を形成する。即ち、外部的に供給された電圧から実質的に独立している。電力モニタ電力モニタ１５０は、５Ｖおよび１５Ｖの二つの外部電力レベル、ＩＮＴ１４信号、ＶＳＴＯＲＥ信号、及び調整された内部電力ＩＮＴ５を受信し、以下に述べる、電力モニタ信号ＥＸＴＭＯＮ、ＩＮＴ５ＭＯＮ，ＶＳＴＭＯＮおよびＶＳＴＥＮＭＯＮを発生し、電力モニタ信号を記憶コントローラ１６０に供給するようになされている。各々の電力モニタ信号は、例えば比較回路でスレッショルドをチェックすることにより発生できる。ＩＮＴ１４信号は電力モニタ１５０の論理回路の電力として使用され、そのレベルは監視されない。記憶コントローラＮＴ５と、電力モニタ１５０からの電力モニタ信号とを受信し、ＲＥＡＤＹ信号、ハードウエア記憶ビジーＨＳＢ信号及びＮＳＴＣＹＣ信号を発生する。記憶コントローラ１６０は、特定用途集積回路から構成された単純状態マシンである。代わりに、記憶コントローラ１６０はマイクロプロセツサであってもよい。ＲＥＡＤＹ信号は、メモリ・バンク１７０がアクセスされ得ること、及び、メモリ・バンクがアクセスできない時、即ち、記憶サイクルが生じている時を示す。保護システムは、外部電力が良好であることをホストコンピュータからの調整誤り信号が示すとき、用意完了（レディー）であることを要する。ＨＳＢ信号は、メモリ・バンク１７０内のメモリに記憶サイクルを行わせる。即ち、スタティックＲＡＭからデータをＥＥＰＲＯＭバックアップ・メモリにロードさせる。ＮＳＴＣＹＣ信号は、行われた記憶動作の回数を示す。記憶コントローラ１６０はＨＳＢ信号の発生を計数し、ＮＳＴＣＹＣ信号として計数結果を出力するカウンタを含む。ＮＳＴＣＹＣ信号は、不揮発性メモリの残存寿命を容易にアクセスするために使用される。メモリ・バンクメモリ・バンク１７０は、バックアップ・メモリ１７１ｂ，１７２ｂ，・・・・・・１７４ｂに各々関連した複数のスタティックＲＡＭ１７１ａ，１７２ａ，・・・１７４ａを含む。スタティックＲＡＭ及び関連したＥＥＰＲＯＭと協働する商業的に入手可能なメモリ・チップとしては、ＳｉｍｔｅｃＳＴＫ１２Ｃ６８−ＭＣＭＯＳ８Ｋ×８高性能ＡＵＴＯＳＴＯＲＥ不揮発性スタティックＲＡＭ、またはＸｉｃｏｒＸ２０Ｃ１６高速ＡＵＴＯＳＴＯＲＥＮＯＶＲＡＭ等が好適である。明瞭のために、一つの電源と、メモリ・バンク１７０内の各々のメモリの強制記憶リード線とが図示されているが、各々のメモリはアドレス・リード線、入力／出力リード線及び制御リード線を有する。各々のメモリの電源リード線は、調整された内部電力ＩＮＴ５信号と結合される。各々のメモリの強制記憶リード線は記憶コントローラ１６０からのＨＳＢ信号に結合される。コロラド州コロラドスプリングスのＳｉｍｔｅｋにより製造されたＳＴＫ１２Ｃ６８−Ｍチップは、アクセス時間が３５ナノ秒の高速スタティックＲＡＭであり、それぞれのスタティックＲＡＭに、「シャドウＲＡＭ」と呼ばれることがある不揮発性ＥＥＰＲＯＭが組み込まれている。スタティックＲＡＭは、独立の不揮発性データがＥＥＰＲＯＭに１０年間も常駐する間、限りない回数だけ読出し、書込み可能である。ＥＥＰＲＯＭは約１００，０００記憶サイクルに限定される。スタティックＲＡＭからＥＥＰＲＯＭへの記憶は、各々のスタティックＲＡＭチップ（図１には示していないが、各々のスタティックＲＡＭチップのＩＮＴ５リード線に位置される）に設けられた外部コンデンサに蓄積された電荷を使用する。記憶は、ソフトウエアによって初期化され、またはＨＳＢ信号によりハードウエアによって強制実行される。ＥＥＰＲＯＭからスタティックＲＡＭへの呼び戻しは、入力電圧が４ボルトより大きくなったとき、またはソフトウエアにより初期化された時に自動的に生じる。動作図１に示された保護システムの動作について、図２Ａ〜２Ｊのタイミング図を参照して説明する。３つのタイプの電力故障が図２Ａ〜２Ｊのタイミング図に示されている。時点Ｅと時点Ｈとの間の期間は、メモリ・バンクが最初にターンオンしたときに故障が生じており、しかも保護システムが十分なバックアップ電力を生成する前の状態である。時点Ｍと時点Ｏとの間の期間には、本発明の保護システムが、ホストコンピュータ用のスタティックＲＡＭを使用可能状態に維持しながら記憶動作の要求を如何にして排除するかを証明する典型的な故障が存在する。時点Ｒ以後、外部電力が遮断されるときのような極めて長時間の電力故障が存在し、記憶動作は行われる。図２Ａは、図１のターミナル１０１へ供給される第１のレベルの外部電圧（５Ｖ）を示している。図２Ｂにおいては、実線により図１のターミナル１０６へ供給される第２のレベルの外部電圧（１５Ｖ）を示し、点線により図１のダイオード１２２の出力に生成されるＩＮＴ１４信号を示している。図２Ａ及び２Ｂにおける曲線は互いに同期して変動するように表されているが、必ずしも同期して変動する必要はない。本発明は、複数の外部電圧のいずれかに故障が生じた期間中、メモリの読み出し／書き込みの新しいサイクルの開始を受け付けないように構成されている。ただし、１５Ｖの外部電圧の故障は、図１のキャパシタＣ１〜Ｃｎから供給されるバックアップ電力を必要としている。ている該信号の高レベルは電力が正常であることを示しており、低レベルは電力ルになり、電力が正常に戻った後も２ミリ秒の所定時間、低レベルに保持される。電力が異常であるとき、保護システムは、ホストコンピュータからメモリ・バンク１７０への読み出し／書き込み動作を許容すべきではない。図２Ｄは、図１の記憶コントローラ１６０によって発生されてメモリ・バンク１７０のメモリに供給されるハードウェア記憶ビジー（ＨＳＢ）信号を表しており、該ＨＳＢ信号により、スタティックＲＡＭから不揮発性ＥＥＰＲＯＭであるバックアップ・メモリへの記憶が実行される。該信号の高レベルは記憶動作が実行されないことを表し、低レベルにより記憶動作が強制実行される。ＨＳＢ信号は、記憶動作の期間中、低レベルに保持される。図２Ｅは、ＶＳＴＯＲＥ信号、すなわち、図１のコンデンサＣ１〜Ｃｎから得られるバックアップ電力のレベルを表している。ＶＳＴＯＲＥ信号のレベルは、時間とともに変動する。この実施の形態においては、ＶＳＴＯＲＥ信号は、外部電力で駆動されるとき、０Ｖの最小レベルから少なくとも１３．６Ｖである最大レベルまで変動する。最小レベルと最大レベルとの間に存在するスレッショルドが重要である。第１のスレッショルドは、例えば６．５Ｖであり、調整された内部電力として十分なＶＳＴＯＲＥのレベルである。第２のスレッショルドは、例えば８．０Ｖであり、スタティックＲＡＭからバックアップ用のメモリへのデータ転送を行うに足るエネルギーを表し、ゆるやかに遮断（シャット・ダウン）するＶＳＴＯＲＥのレベルである。第３のスレッショルドは、例えば１１．１Ｖであり、最後の電力故障後にホスト・コンピュータによってメモリ・バンクに書き込まれたデータが、電力の次の故障の期間中に保持されることを保証するに十分なＶＳＴＯＲＥのレベルである。図２ＦはＥＸＴＭＯＮ信号を示しており、該ＥＸＴＭＯＮ信号は、外部電力が正常であるかどうか、または外部電力故障があるかどうかを示している。ＥＸＴ時間遅延が存在する。図２Ｇは、ＩＮＴ５ＭＯＮ信号を表しており、該ＩＮＴ５ＭＯＮ信号は、ＶＳＴＯＲＥ信号が第１のスレッショルドである６．５Ｖ以上であるか、すなわち、レギュレータ１４０によって調整された内部電力が十分なレベルにあるかどうかを示している。図２ＨはＶＳＴＥＮＭＯＮ信号を示しており、該ＶＳＴＥＮＭＯＮ信号は、ＶＳＴＭＯＮ信号を無視すべきとき、すなわち無効であると推定できる場合、または、ＶＳＴＭＯＮ信号がイネーブルされるべきであると推定される場合を表している。電力が保護システムに供給されたとき、ＶＳＴＥＮＭＯＮ信号は高レベルとなるが、あたかも低レベルであるかのように取り扱われる。最初の高レベルから低レベルへの変化により、ＶＳＴＥＮフリップ・フロップ（不図示）はセットされる。このセット状態は、揮発性メモリから不揮発性メモリへの記憶動作の後まで、継続して維持される。ＶＳＴＥＮフリップ・フロップがセットされると、ＶＳＴＭＯＮ信号はイネーブル状態となり、ＶＳＴＥＮＭＯＮ信号は有効でなくなる。記憶動作の後にＶＳＴＥＮフリップ・フロップがクリアされ、ＶＳＴＥＮＭＯＮ信号は、次の高レベルから低レベルへの変化が生じるまで、非イネーブル状態となる。図２ＪはＶＳＴＭＯＮ信号を示しており、該信号は、スタティックＲＡＭからバックアップ用のメモリへの記憶を実行すべき場合を表している。図１の保護システムが最初にアクティブ状態にされたとき、ＶＳＴＭＯＮ信号は無視され、それにより、ホストコンピュータがメモリ・バンクに対して書き込みをする可能性が無いときの記憶回数を低減させることができる。図２Ａ及び２Ｂに示されているように、０ミリ秒の時点を表している時点Ａにおいて、外部電源の両方がターンオンされる。すると、図２Ｂに示されているように、ＩＮＴ１４信号もターンオンする。さらに、図２ＦのＥＸＴＭＯＮ信号により、外部電力が正常であることが示され、図２ＧのＩＮＴ５ＭＯＮ信号により、調整された内部電力ＩＮＴ５が正常であることが示される。図２Ｅに示されるように、コンデンサＣ１〜Ｃｎへの電荷蓄積が開始され、それにより、ＶＳＴＯＲＥが立ち上がり始める。メモリ・バンクに供給された電圧が約４Ｖ以上になると、ＥＥＰＲＯＭの内容が自動的にスタティックＲＡＭに転送される。この転送は、記憶サイクルを構成するものではない。したがって、ＶＳＴＯＲＥ信号が第３のスレッショルドに到達する前、及び、外部電力が開始する直後に、種々の故障が生じたとしても、不揮発性ＥＥＰＲＯＭの記憶サイクルは回避される。あることを表しており、メモリ・バンク１７０はホストコンピュータからの読み出し／書き込み動作を受容すべきである。２ミリ秒の期間中、保護システムは、ＮＳＴＣＹＣ信号カウンタのリセット、及び種々のラッチ回路（不図示）の初期化等の、内部ハウスキーピング機能を実行する。時点Ｄにおいて、図２ＥのＶＳＴＯＲＥ信号が第２のスレッショルドに到達しており、ＶＳＴＭＯＮ信号は、記憶を実行すべきであることを示している状態から、記憶してゆるやかに遮断するに十分なエネルギが利用可能であることを示す状態に変化する。しかしながら、最初の高レベルから低レベルへの変化が生じていないので、図２ＨのＶＳＴＥＮＭＯＮ信号がイネーブル状態とはならず、したがって、図２ＪのＶＳＴＭＯＮ信号は無視される。この間、コンデンサＣ１〜Ｃｎへの充電は継続されている。時点Ｂから時点Ｅまでの間、ホストコンピュータはメモリ・バンク１７０との間でデータの読み出し／書き込みを実行している。外部電力が有効になってから約４０ミリ秒後の時点Ｅにおいて、最初の外部電力故障が生じる。例えば、故障は、外部電力調整許容レベルを超過する電力過渡現象である。特に、図２Ａ及び図２Ｂに示されるように、ターミナル１０４及び１０６に供給される外部電圧レベルが低下し、また図２Ｃ及び図２Ｆに示される信号が低レベルのとき、図１に示されたシステムは、ホストコンピュータからの読み出し／書き込み動作を拒否することになっている。例えば、航空機環境では、直流電力がオンになると、４００Ｈｚのリンギングの電力過渡現象が生じる可能性がある。記憶が、このリンギング過渡現象又は５０Ｈｚの過渡的な電力ドロップアウトによって開始されないことを保証するのが望ましい。本発明では、この機能は、図２ＨのＶＳＴＥＮＭＯＮ信号が、ハイ・レベルからロー・レベルへの最初の変化が生じるまで、非イネーブル状態であると考えることによって実行される。また、電力がオンになった直後に、例えば、６０ミリ秒以内に、クリティカルなミッション・データが記憶される必要はないことが予想されるので、電力がオンになった直後のメモリの内容を保持することは重要ではない。図２Ｅに示されているように、点Ｅで、コンデンサＣ１、・・・、Ｃｎからのバックアップ電力の供給が開始され、ＶＳＴＯＲＥ信号は減少し始める。これに対応して、図１のダイオード１２６を介して供給されるバックアップ電力を表すＩＮＴ１４信号もまた、減少を開始する。点Ｆでは、ＶＳＴＯＲＥ信号は、第２のスレショルドより小さくなり、図２ＪのＶＳＴＭＯＮ信号は、記憶が開始されるべきであることを示す。しかし、図２ＨのＶＳＴＥＮＭＯＮ信号は依然として非イネーブル状態なので、ＶＳＴＭＯＮ信号は無視される。点Ｇでは、ＶＳＴＯＲＥ信号は第１のスレショルドより小さくなり、図２ＧのＩＮＴ５ＭＯＮ信号はハイになり、調整された内部電力ＩＮＴ５信号が異常であることを示す。ＩＮＴ５信号が第１のスレショルドよりも小さいがメモリ・バンク１７０のスタティックＲＡＭチップに印加された電圧が依然として例えば４ボルトよりも大きければ、このスタティックＲＡＭの内容は保存される。それぞれのスタティックＲＡＭチップの電圧供給リード線にコンデンサ（図示せず）が存在することに注意すべきである。スタティックＲＡＭチップに印加された電圧が４ボルトよりも低くなる場合には、このスタティックＲＡＭの内容は失われる。しかし、電圧が４ボルトよりも高くなると、ＥＥＰＲＯＭの内容は、メモリ・チップによって、自動的にスタティックＲＡＭに転送される。点Ｈでは、図２Ａ及び図２Ｂに示されるように、外部電力が正常になり、第１の外部電力故障が終了する。図２ＦのＥＸＴＭＯＮ信号は極性が反転し、外部電力が正常であることを示す。図１のダイオード１２２を介して供給される外部電力を表す図２ＢのＩＮＴ１４信号は、その予想されるレベルまで上昇し、図２ＧのＩＮＴ５ＭＯＮ信号は極性が反転して、調整された内部電力ＩＮＴ５信号が正常であることを示す。電荷がコンデンサＣ１、・・・、Ｃｎの上に集積し始めることによって、図２Ｅに示されるように、ＶＳＴＯＲＥが上昇を始める。示されるように、外部電力は正常であることを示す。点Ｋでは、図２ＥのＶＳＴＯＲＥ信号は第２のスレショルドに達し、それによって、図２ＪのＶＳＴＭＯＮ信号は極性が反転し、記憶が必要ではないことを示す。この時点では、メモリに対してどのようなアクションも取られない。点Ｌでは、図２ＥのＶＳＴＯＲＥ信号は第３のスレショルドに到達するが、これは、最後の電力故障（この例では、点Ｉにおけるもの）の後にホストコンピュータによってメモリ・バンクに書き込まれたデータが次の電力故障の間に保存されることを保証するのに十分なＶＳＴＯＲＥのレベルである。第１の故障が生じなかった場合には、ＶＳＴＯＲＥ信号は、点Ａの約５０から６０ミリ秒後で、第３のスレショルドに到達する。点Ｌでは、図２ＨのＶＳＴＥＮＭＯＮ信号は、ハイからローへの最初の変化を示しており、図２ＪのＶＳＴＭＯＮ信号をイネーブルするＶＳＴＥＮフリップフロップをセットする。ＶＳＴＥＮフリップフロップがセットされた後、ＶＳＴＥＮＭＯＮ信号のすべての変化は、ハードウェア記憶サイクルが実行されるまで無視され、その時点で、ＶＳＴＥＮフリップフロップがクリアされる。図２ＥのＶＳＴＯＲＥ信号は、コンデンサＣ１、・・・、Ｃｎ上に電荷が集積されるにつれて、約２２０ミリ秒で最小の１３．６ボルトである調整されたレベルに達するまで、連続的に増加する。この時点で、保護システムは、その典型的な状態にある。第２の外部電力故障は、約３００ミリ秒の点Ｍにおいて生じるが、これは、本発明による保護システムがそのために設計されている典型的な故障を表す。上述のように、この故障は、少なくとも１つの外部電力レベルがその特定の許容差の範囲外の高い側か低い側かのどちらかにあることを含む。ただし、図２Ａ及び図２Ｂでは、共に、外部電力のレベルは、低くなっている。び図２Ｆに示されるように、極性が反転する。バックアップ電力がコンデンサＣ１、・・・、ＣｎからＩＮＴ１４信号として供給され、これらのコンデンサ上の電荷は減少し始め、それによって、ＶＳＴＯＲＥ信号とＩＮＴ１４信号とは、図２Ｅ及び２Ｂに示されているように、減少し始める。重要なことに、図２ＧのＩＮＴ５ＭＯＮ信号は、内部電力ＩＮＴ５信号は正常であることを示し続け、それによって、メモリ・バンク１７０の動作は、中断なしに継続する。電力故障が生じたにもかかわらず、記憶サイクルは必要ではなく、それによって、メモリ・バンク１７０の不揮発性ＥＥＰＲＯＭ部分の寿命が保存される。点Ｎにおいては、図２ＥのＶＳＴＯＲＥ信号は、第３のスレショルドより小さくなり、図２ＨのＶＳＴＥＮＭＯＮ信号は極性が反転し、図２ＪのＶＳＴＭＯＮ信号がもはやイネーブルされていないことを示す。しかし、記憶動作がまだ生じていないので、ＶＳＴＥＮフリップフロップはイネーブル状態に保持されたままである。点Ｏでは、図２Ａ及び図２Ｂに示されるように、第２の外部電力故障が終了する。この第２の外部電力故障の時間的な長さは、約１９０ミリ秒である。図２ＦのＥＸＴＭＯＮ信号は極性が反転し、外部電力が正常であることを示す。ＩＮＴ１４信号は、図２Ｂにおいて示されるように、この時点では外部電力によって駆動されているので、上昇する。電荷がバックアップ・コンデンサＣ１、・・・、Ｃｎの上に集積し、それによって、図２Ｅに示すように、ＶＳＴＯＲＥは上昇し始める。力が正常であることを示す。点Ｑでは、図２ＥのＶＳＴＯＲＥ信号は、第３のスレショルドの上まで上昇し、それによって、図２ＨのＶＳＴＥＮＭＯＮ信号は極性が反転し、図２ＪのＶＳＴＭＯＮ信号がイネーブルされていることを示すが、これは、点Ｌにおいて先にセットされたＶＳＴＥＮフリップフロップの状態に影響しない。第２の外部電力故障は全体で約１９０ミリ秒の継続時間を有していたが、メモリ・バンクは、その故障の全体に亘って使用可能であり、記憶サイクルは要求されなかった。外部電力がシャット・オフされる際に生じる非常に長い故障のような第３の外部電力故障が、点Ｒで生じる。図２Ａ及び図２Ｂの外部電力信号は低下し、図２Ｃ及び図２ＦのＲＦ信号とＥＸＴＭＯＮ信号とは、極性を反転させる。コンデンサＣ１、・・・、Ｃｎからのバックアップ電力の供給が始まり、それによって、図２ＥのＶＳＴＯＲＥ信号と図２ＢのＩＮＴ１４信号が減少し始める。点Ｓにおいて、ＶＳＴＯＲＥ信号が第３のスレショルドより小さくなり、それによって、図２ＨのＶＳＴＥＮＭＯＮ信号はハイになり、これは、ＶＳＴＭＯＮ信号がイネーブルされていないことを示す。しかし、ＶＳＴＥＮフリップフロップは、イネーブルされた状態に留まる。点Ｔにおいて、ＶＳＴＯＲＥ信号は、第２のスレショルドより小さくなり、それによって、図２ＪのＶＳＴＭＯＮ信号はオンになり、図２ＤのＨＳＢ信号の極性は反転し、スタティックＲＡＭからＥＥＰＲＯＭへの記憶をメモリ・バンク１７０において強制的に行わせる。ＮＳＴＣＹＣ信号は増加され、記憶サイクルが生じることを示す。点Ｕにおいて、記憶サイクルが完了し、それによって、図２ＤのＨＳＢ信号は極性が反転する。メモリ・バンク１７０のスタティックＲＡＭ部分の中にあったすべてのデータは、不揮発性バックアップ・メモリに安全にセーブされ、このメモリは、データを、例えば１０年程度まで保持する。ＶＳＴＥＮフリップフロップは、クリアされる。点Ｖでは、図２ＥのＶＳＴＯＲＥ信号は第３のスレショルドより小さくなり、図２ＧのＩＮＴ５ＭＯＮ信号は極性が反転して、調整された内部電力ＩＮＴ５信号が不良であることを示す。その後で、電荷が、コンデンサＣ１、・・・、Ｃｎから、電荷が全くなくなるまで、放電する。以上では、本発明を航空機の環境に即して説明してきたが、データ・アクセスがクリティカルであり電力が例えば電気的なスイッチングによって頻繁に故障を生じるような任意の環境にも、本発明が適していることは明らかであろう。本発明の例示的な実施の形態とその種々の修正例とを添付の図面を参照して詳細に説明したが、本発明は、この正確な実施の形態とその修正例とに限定されるものではなく、当業者は、請求の範囲において定義される本発明の技術思想及び範囲から離れることなく、種々の変更及び更なる修正を行い得ることを理解すべきである。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ０６Ｆ 1/00 ３４１Ｖ (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＴ，ＵＡ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．メモリ電力を提供するための装置であって、外部電力を受け取るための手段と、少なくとも第１のレベルの電力が提供されている期間にデータを記憶するための揮発性メモリ手段と、データを記憶するための不揮発性メモリ手段と、前記外部電力を蓄積するための、及び、前記外部電力の故障期間に前記第１のレベルよりも高いレベルのバックアップ電力を前記揮発性メモリ手段に提供するためのバックアップ電力蓄積手段と、前記外部電力の故障の検出に応答して前記揮発性メモリ手段から前記不揮発性メモリ手段へデータを転送するための、及び、前記バックアップ電力が前記第１の電力レベルよりも小さくなるまで前記転送を遅延させるための制御手段と、を具備する装置。２．前記転送が、前記外部電力の一時的故障の実質的部分においてデータの前記転送を阻止するに足る所定の時間の間遅延される、請求項１記載の装置。３．前記不揮発性メモリ手段が少なくとも１つの半導体ＥＥＰＲＯＭである、請求項１記載の装置。４．前記バックアップ電力蓄積手段が、前記外部電力の供給から充電されるように接続された複数のコンデンサを含む、請求項１記載の装置。５．前記転送が、大部分の前記一時的故障において前記転送を阻止するに足る所定の時間の間遅延される、請求項２記載の装置。６．外部電力を受け取るための前記手段が、航空機電源システムから電力を受け取るようになされた、請求項１記載の装置。７．前記揮発性メモリ手段及び前記不揮発性メモリ手段が固体である、請求項１記載の装置。８．メモリ電力を提供するための装置であって、外部電力を受け取るための手段と、第１のレベルの電力が提供されている間、データを記憶するための揮発性メモリ手段と、電力が提供されていない期間、データを記憶するための不揮発性メモリ手段と、前記外部電力を蓄積するための、及び、蓄積された外部電力を前記外部電力の故障の期間バックアップ電力として前記揮発性メモリ手段へ供給するためのバックアップ電力蓄積手段と、前記外部電力が前記第１のレベルの電力よりも小さくなったときに、前記揮発性メモリ手段に記憶されたデータの前記揮発性メモリ手段から前記不揮発性メモリ手段への転送を制御するための、及び、前記揮発性メモリ手段から前記不揮発性メモリ手段へのデータ転送の回数の計数を提供するための制御手段と、を具備する装置。９．スタートアップ時に、前記制御手段が、前記バックアップ電力が第２のレベルの電力へ上昇するまで、前記揮発性メモリ手段から前記不揮発性メモリ手段への前記転送を阻止するよう動作する、請求項１記載の装置。１０．第１のレベルの外部電力が提供される間データを記憶するよう航空機において使用される揮発性メモリ手段のための保護システムであって、電力が提供されない間、データを記憶するための不揮発性メモリ手段と、前記外部電力を蓄積するための、及び、前記外部電力の故障の期間に、蓄積された外部電力を前記不揮発性メモリ手段へ提供するためのバックアップ電力蓄積手段と、前記バックアップ電力が前記第１のレベルの電力よりも小さくなったときに前記揮発性メモリ手段から前記不揮発性メモリ手段へのデータ転送を制御するための、及び、前記揮発性メモリ手段から前記不揮発性メモリ手段へのデータ転送の回数の計数を提供するための制御手段と、を具備する保護システム。１１．メモリ電力を提供するための装置であって、データを記憶することができ、データが記憶されるとき又はデータ保存のために不揮発性メモリとの間でデータを転送しているときを除いてコンピュータがデータを検索することができる揮発性メモリと、前記揮発性メモリから転送されたデータを記憶するための不揮発性メモリと、外部電源から電力を伝えるための手段と、前記外部電源の電力故障の期間、前記不揮発性メモリへ電力を供給するためのバックアップ電源と、前記電力故障を検出し、バックアップ電力を前記揮発性メモリへ供給し、それぞれの前記電力故障の期間、所定の長さの時間にわたって前記揮発性メモリから前記不揮発性メモリへのデータ転送を阻止するための、及び、前記所定の長さの時間よりも長く故障が継続した後、前記データ転送を行わせるためのデータ転送制御装置と、を具備し、前記所定の長さの時間が、前記外部電源の一時的故障の実質的部分の間、前記データ転送を阻止するに足るものである装置。１２．前記バックアップ電源が、前記外部電源からの電力を蓄積するための、及び、前記故障の１つの検出時にその蓄積された電力を分配するための蓄積装置を備える、請求項１１記載の装置。１３．前記装置が航空機コンピュータ・システムに設けられている、請求項１１記載の装置。１４．前記実質的な部分が前記一時的故障の大部分である、請求項１１記載の装置。１５．メモリ電力を提供するための装置であって、データを記憶するための揮発性メモリと、前記揮発性メモリから転送されたデータを記憶するための不揮発性メモリであって、制限された回数の読み出し／書き込みサイクルを摩耗前に実行する不揮発性メモリと、外部電源から前記揮発性メモリへ電力を伝えるための手段と、前記外部電源の故障期間に、前記揮発性メモリへ電力を供給するためのバックアップ電源と、前記電力故障を検出し、前記揮発性メモリへ電力を供給し、それぞれの前記電力故障の期間、所定の長さの時間にわたって前記揮発性メモリから前記不揮発性メモリへのデータ転送を阻止するための、及び、前記所定の長さの時間よりも長く故障が継続した後、前記データ転送を行わせるためのデータ転送制御装置と、を具備し、前記所定の長さの時間が、前記外部電源の実質的な数の一時的故障の間、前記データ転送を阻止するに足るものであり、前記メモリの所与の長さの動作時間の間の読み出し／書き込みサイクルの前記回数が制限される装置。１６．前記装置が、航空機コンピュータ・システムに設けられ、前記外部電源が航空機電源システムである、請求項１５記載の装置。１７．揮発性メモリと電源とを備える航空機コンピュータ・システムにおいてデーのタ記憶と検索とを制御する方法であって、前記電源が比較的頻繁に一時的電力故障を起こす方法であって、（ａ）前記一時的故障の大部分の持続時間を決定するステップと、（ｂ）バックアップ電源からバックアップ電力を提供するステップと、（ｃ）前記揮発性メモリから転送されたデータを記憶してデータの消失を阻止するために不揮発性メモリを設けるステップと、（ｄ）それぞれの前記一時的電力故障の開始を検出するステップと、（ｅ）それぞれの前記故障の期間、バックアップ電力を前記揮発性メモリに供給するステップと、（ｆ）前記故障の持続時間が前記一時的故障の大部分の持続時間よりも長くなった後のみ、それぞれの故障の期間、データを前記揮発性メモリから前記不揮発性メモリへ転送するステップと、を備える方法。１８．前記不揮発性メモリの実行可能な読み出し／書き込みサイクルの全回数が制限される、請求項１７記載の方法。１９．全体バックアップ電源が、前記電源から電荷蓄積装置を充電し、この蓄積された電荷を故障の検出時に放出することにより生成される、請求項１７記載の方法。２０．前記コンピュータ・システムが、データが前記揮発性メモリから転送されるときにディスエーブルされる、請求項１７記載の方法。２１．前記サイクルを計数して、前記不揮発性メモリの残存寿命に関する情報を与えるステップを含む、請求項１８記載の方法。２２．コンピュータ・システムにおいてコンピュータ・ダウン時間とデータ転送動作とを制限する方法であって、該コンピュータ・システムが電源と、該コンピュータ・システムの動作に使用するための揮発性メモリと、前記揮発性メモリからのデータを記憶し、データが一時的電力故障に起因して破壊されないようにする方法において、（ａ）それぞれの前記故障の開始を検出し、それに応答して、前記揮発性メモリへバックアップ電力を供給するステップと、（ｂ）それぞれの故障期間に、前記電力故障の大部分の持続時間よりも長い所定の時間の間、前記バックアップ電力を維持するステップと、（ｃ）前記故障が前記所定の時間よりも長く続くときのみ、前記揮発性メモリから前記不揮発性メモリへデータを転送するステップと、を含む方法。