JPH10336279A - 多重クロック断検出回路 - Google Patents
多重クロック断検出回路Info
- Publication number
- JPH10336279A JPH10336279A JP9159246A JP15924697A JPH10336279A JP H10336279 A JPH10336279 A JP H10336279A JP 9159246 A JP9159246 A JP 9159246A JP 15924697 A JP15924697 A JP 15924697A JP H10336279 A JPH10336279 A JP H10336279A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- violation
- output
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】多重クロックであるバイポーラ信号（６４ｋ＋
８ｋ−０．４ｋ）から３種類のクロックを生成するにあ
たって、一つの断検出回路で６４ｋクロック、８ｋクロ
ック及び０．４ｋクロックの３種類の断監視を可能とす
る。 【解決手段】多重クロックであるバイポーラ信号、例え
ば（６４ｋ＋８ｋ−０．４ｋ）より６４ｋクロックを生
成する６４ｋクロック抽出部１と、同じく受信クロック
から８ｋバイオレーションのタイミングを検出する８ｋ
バイオレーション検出部２と、同じく受信クロックから
８ｋバイオレーション抜けのタイミングを検出する８ｋ
バイオレーション抜け検出部３と、前記６４ｋクロック
抽出部１からの出力と８ｋバイオレーション検出部２か
らの出力とを入力することで８ｋクロックを生成する分
周回路９と、前記分周回路９からの出力と８ｋバイオレ
ーション抜け検出部３からの出力とを入力することで
０．４kクロックを生成する分周回路１０と、０．４ｋ
クロック出力の断検出をおこなうクロック断検出部１１
とで構成する。
８ｋ−０．４ｋ）から３種類のクロックを生成するにあ
たって、一つの断検出回路で６４ｋクロック、８ｋクロ
ック及び０．４ｋクロックの３種類の断監視を可能とす
る。 【解決手段】多重クロックであるバイポーラ信号、例え
ば（６４ｋ＋８ｋ−０．４ｋ）より６４ｋクロックを生
成する６４ｋクロック抽出部１と、同じく受信クロック
から８ｋバイオレーションのタイミングを検出する８ｋ
バイオレーション検出部２と、同じく受信クロックから
８ｋバイオレーション抜けのタイミングを検出する８ｋ
バイオレーション抜け検出部３と、前記６４ｋクロック
抽出部１からの出力と８ｋバイオレーション検出部２か
らの出力とを入力することで８ｋクロックを生成する分
周回路９と、前記分周回路９からの出力と８ｋバイオレ
ーション抜け検出部３からの出力とを入力することで
０．４kクロックを生成する分周回路１０と、０．４ｋ
クロック出力の断検出をおこなうクロック断検出部１１
とで構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、多重クロック断検
出回路に関し、詳しくはディジタル通信において伝送さ
れた複数のクロック位相情報に基づいて端局装置に供給
すべき各種クロックを生成する装置内クロック供給装置
における多重クロック断検出回路に関する。
出回路に関し、詳しくはディジタル通信において伝送さ
れた複数のクロック位相情報に基づいて端局装置に供給
すべき各種クロックを生成する装置内クロック供給装置
における多重クロック断検出回路に関する。
【０００２】
【従来の技術】ディジタル通信では、情報伝送装置とそ
れを受ける端局装置との間の同期の確立が必須の技術で
ある。すなわち、同期を確立するためには、ディジタル
網内の各装置に入出力される信号のすべてのビット同
期、即ちクロック周波数の一致と、フレーム位相同期と
をとる必要がある。そこで網同期装置により網内のクロ
ックを一致させ、各局局内では局内クロック供給装置か
ら各種クロックを統一的に分配し、各装置間のフレーム
の位相を一致させている。
れを受ける端局装置との間の同期の確立が必須の技術で
ある。すなわち、同期を確立するためには、ディジタル
網内の各装置に入出力される信号のすべてのビット同
期、即ちクロック周波数の一致と、フレーム位相同期と
をとる必要がある。そこで網同期装置により網内のクロ
ックを一致させ、各局局内では局内クロック供給装置か
ら各種クロックを統一的に分配し、各装置間のフレーム
の位相を一致させている。
【０００３】図３に従来の装置内クロック供給装置の構
成例を示す。同図において、局内クロック供給装置より
送られてきた多重クロックであるバイポーラ信号、例え
ば、（６４ｋ＋８ｋ−０．４ｋ）は、６４ｋクロック抽
出部１と、８ｋバイオレーション検出部２及び８ｋバイ
オレーション抜け検出部３の各検出部に入力し、６４ｋ
クロック抽出部１の出力は６４ｋクロック出力として出
力するとともに、６４ｋクロック断検出部４、分周回路
５、７に供給される。６４ｋクロック抽出部１からの６
４ｋクロックは分周回路５において分周され、且つ８ｋ
バイオレーション検出部２からの出力である８ｋクロッ
クの位相情報信号に基づき局内クロック供給装置より送
られたバイポーラ信号に含まれる８ｋの信号と位相を合
わせて８ｋクロックとして出力される。即ち、８ｋバイ
オレーション検出部２において、８ｋの位相情報を検出
した際に分周回路５をリセット或いは一定周期にロード
し、分周により生成する８ｋクロックの位相を合わせて
いる。また、同様に分周回路７に供給された６４ｋクロ
ックを分周することにより０．４ｋクロックを生成する
とともに、８ｋバイオレーション抜け検出部からの位相
情報信号に基づき、バイポーラ信号に含まれる０．４ｋ
クロックの位相に合わせた信号を生成している。尚、６
４ｋクロック、８ｋクロック、０．４ｋクロックの信号
断は、６４ｋクロック断検出部４、８ｋクロック断検出
部６、０．４ｋクロック断検出部８が夫々検出する。
成例を示す。同図において、局内クロック供給装置より
送られてきた多重クロックであるバイポーラ信号、例え
ば、（６４ｋ＋８ｋ−０．４ｋ）は、６４ｋクロック抽
出部１と、８ｋバイオレーション検出部２及び８ｋバイ
オレーション抜け検出部３の各検出部に入力し、６４ｋ
クロック抽出部１の出力は６４ｋクロック出力として出
力するとともに、６４ｋクロック断検出部４、分周回路
５、７に供給される。６４ｋクロック抽出部１からの６
４ｋクロックは分周回路５において分周され、且つ８ｋ
バイオレーション検出部２からの出力である８ｋクロッ
クの位相情報信号に基づき局内クロック供給装置より送
られたバイポーラ信号に含まれる８ｋの信号と位相を合
わせて８ｋクロックとして出力される。即ち、８ｋバイ
オレーション検出部２において、８ｋの位相情報を検出
した際に分周回路５をリセット或いは一定周期にロード
し、分周により生成する８ｋクロックの位相を合わせて
いる。また、同様に分周回路７に供給された６４ｋクロ
ックを分周することにより０．４ｋクロックを生成する
とともに、８ｋバイオレーション抜け検出部からの位相
情報信号に基づき、バイポーラ信号に含まれる０．４ｋ
クロックの位相に合わせた信号を生成している。尚、６
４ｋクロック、８ｋクロック、０．４ｋクロックの信号
断は、６４ｋクロック断検出部４、８ｋクロック断検出
部６、０．４ｋクロック断検出部８が夫々検出する。
【０００４】このように構成した装置内クロック供給装
置の動作を更に詳しく説明する。図４は各出力波形を示
すタイムチャートである。局内クロック供給装置より送
られてきた多重クロックであるバイポーラ信号は、（６
４ｋ＋８ｋ−０．４ｋ）で示すように３種類のクロック
が多重されている。基本となるバイポーラ信号は６４ｋ
ｂ／ｓで、その波形に８ビットおきにバイポーラ符号則
違反、即ちバイオレーションをおこすことで、８ｋｂ／
ｓの信号を重畳している。その重畳波形を図４の（イ）
に示す。さらに、前記信号のバイオレーションの発生を
２０バイオレーション毎に一回排除することによって、
０．４ｋｂ／ｓの信号を重畳している。その重畳波形を
図４の（ロ）に示す。
置の動作を更に詳しく説明する。図４は各出力波形を示
すタイムチャートである。局内クロック供給装置より送
られてきた多重クロックであるバイポーラ信号は、（６
４ｋ＋８ｋ−０．４ｋ）で示すように３種類のクロック
が多重されている。基本となるバイポーラ信号は６４ｋ
ｂ／ｓで、その波形に８ビットおきにバイポーラ符号則
違反、即ちバイオレーションをおこすことで、８ｋｂ／
ｓの信号を重畳している。その重畳波形を図４の（イ）
に示す。さらに、前記信号のバイオレーションの発生を
２０バイオレーション毎に一回排除することによって、
０．４ｋｂ／ｓの信号を重畳している。その重畳波形を
図４の（ロ）に示す。
【０００５】以上のような多重クロックより６４ｋクロ
ック抽出部１は、６４ｋＨｚのクロックを生成し出力す
る。該クロックはさらに分周回路５に入力し８分周する
ことで８ｋＨｚのクロックを生成する。一方、８ｋバイ
オレーション検出部２では、６４ｋｂ／ｓの８ビットお
きに発生するバイオレーションのタイミングを検出し、
その出力を前記分周回路５のリセット端子に入力し、６
４ｋクロックと８kクロックとの間の位相関係を合わせ
る。前記６４ｋクロックは、分周回路７に入力し１６０
分周することで０．４ｋＨｚのクロックを生成する。一
方、８ｋバイオレーション抜け検出部３では、６４ｋｂ
／ｓの８ビット×２０周期で１６０ビットおきに発生す
るバイオレーション抜けのタイミングを検出し、その出
力を前記分周回路７のリセット端子に入力し、６４ｋク
ロックや８ｋクロックと０，４ｋクロックとの間の位相
関係を合わせる。図４の（ハ）に６４ｋクロックを、
（ニ）及び（ホ）に８ｋクロックを、さらに、（へ）に
０．４ｋクロックの夫々の波形を示す。
ック抽出部１は、６４ｋＨｚのクロックを生成し出力す
る。該クロックはさらに分周回路５に入力し８分周する
ことで８ｋＨｚのクロックを生成する。一方、８ｋバイ
オレーション検出部２では、６４ｋｂ／ｓの８ビットお
きに発生するバイオレーションのタイミングを検出し、
その出力を前記分周回路５のリセット端子に入力し、６
４ｋクロックと８kクロックとの間の位相関係を合わせ
る。前記６４ｋクロックは、分周回路７に入力し１６０
分周することで０．４ｋＨｚのクロックを生成する。一
方、８ｋバイオレーション抜け検出部３では、６４ｋｂ
／ｓの８ビット×２０周期で１６０ビットおきに発生す
るバイオレーション抜けのタイミングを検出し、その出
力を前記分周回路７のリセット端子に入力し、６４ｋク
ロックや８ｋクロックと０，４ｋクロックとの間の位相
関係を合わせる。図４の（ハ）に６４ｋクロックを、
（ニ）及び（ホ）に８ｋクロックを、さらに、（へ）に
０．４ｋクロックの夫々の波形を示す。
【０００６】次に、６４ｋクロック断検出部４は、６４
ｋクロック抽出部１の出力を監視し、その出力が断とな
ると警報を出力する。又、８ｋクロック断検出部６は、
８ｋバイオレーション検出部２の出力を監視し、そのバ
イオレーション検出出力の周期が２周期以上断となると
警報を出力する。ここで２周期以上としたのは、２０周
期に１回バイオレーション抜けが発生し、クロック断と
間違えることを避けるためである。さらに、０．４ｋク
ロック断検出部８は、８ｋバイオレーション抜け検出部
３の出力を監視し、その出力が断となると警報を出力す
る。網同期におけるクロック供給装置の位置づけは非常
に高く、該装置の動作は全て異常監視を行っている。そ
の中にクロック断の監視があり、６４ｋクロック、８ｋ
クロック及び０．４ｋクロックの全てを監視している。
ｋクロック抽出部１の出力を監視し、その出力が断とな
ると警報を出力する。又、８ｋクロック断検出部６は、
８ｋバイオレーション検出部２の出力を監視し、そのバ
イオレーション検出出力の周期が２周期以上断となると
警報を出力する。ここで２周期以上としたのは、２０周
期に１回バイオレーション抜けが発生し、クロック断と
間違えることを避けるためである。さらに、０．４ｋク
ロック断検出部８は、８ｋバイオレーション抜け検出部
３の出力を監視し、その出力が断となると警報を出力す
る。網同期におけるクロック供給装置の位置づけは非常
に高く、該装置の動作は全て異常監視を行っている。そ
の中にクロック断の監視があり、６４ｋクロック、８ｋ
クロック及び０．４ｋクロックの全てを監視している。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
たような従来の断監視方法では、６４ｋクロックが存在
すると８ｋバイオレーション検出出力が断になったり、
８ｋバイオレーション抜け検出出力が断になっても位相
関係の一致はないものの、８ｋクロック及び０．４ｋク
ロックは生成され、前記クロックの各出力を監視しても
異常は検出できない。そこで、個別に６４ｋクロックの
断検出とともに、８ｋバイオレーション検出出力の断監
視と８ｋバイオレーション抜け検出出力の断監視が必要
であって、各クロックに対応した３種類の断監視が必要
となり回路が複雑となるという問題点を有す。本発明
は、上述した従来の多重クロックの断検出方法の問題点
を解決するためになされたものであって、一つの断検出
回路で６４ｋクロック、８ｋクロック及び０．４ｋクロ
ック等、整数倍の関係にある複数の多重クロックの断監
視を可能とした多重クロック断検出回路を提供すること
を課題とする。
たような従来の断監視方法では、６４ｋクロックが存在
すると８ｋバイオレーション検出出力が断になったり、
８ｋバイオレーション抜け検出出力が断になっても位相
関係の一致はないものの、８ｋクロック及び０．４ｋク
ロックは生成され、前記クロックの各出力を監視しても
異常は検出できない。そこで、個別に６４ｋクロックの
断検出とともに、８ｋバイオレーション検出出力の断監
視と８ｋバイオレーション抜け検出出力の断監視が必要
であって、各クロックに対応した３種類の断監視が必要
となり回路が複雑となるという問題点を有す。本発明
は、上述した従来の多重クロックの断検出方法の問題点
を解決するためになされたものであって、一つの断検出
回路で６４ｋクロック、８ｋクロック及び０．４ｋクロ
ック等、整数倍の関係にある複数の多重クロックの断監
視を可能とした多重クロック断検出回路を提供すること
を課題とする。
【０００８】
【課題を解決するための手段】上記課題を達成するため
に本発明による多重クロック断検出回路の請求項１記載
の発明は、整数倍の関係を有する複数のクロック信号を
多重化したバイポーラ信号を受信し、各クロック信号を
分離精製するクロック生成装置に用いるクロック断検出
回路において、受信信号から最高周波数のクロックを生
成する第１のクロック抽出部と、受信クロックから次に
高い周波数のバイオレーションを検出する第１のバイオ
レーション検出部及び前記バイオレーション抜けを検出
する第１のバイオレーション抜け検出部と、前記第１の
クロック抽出部出力と第１バイオレーション検出部出力
とを入力し、該バイオレーション出力が発生した後２周
期分分周動作を行いクロック信号を生成する第１の分周
回路と、前記第１の分周回路出力と前記第１のバイオレ
ーション抜け検出部の出力を入力し、該バイオレーショ
ン出力が発生した後、１周期分分周動作を行いクロック
信号を生成する第２の分周回路と、以下同様に、全段に
て生成したクロック信号とバイオレーション信号又はバ
イオレーション抜け信号とに基づいて順次低次周波数の
クロック信号を生成する分周回路と、最低周波数のクロ
ック信号の有無を検出するクロック検出部を備えたこと
を特徴とする。本発明による多重クロック断検出回路の
請求項２記載の発明は、６４ｋＨｚ、８ｋＨｚ、０．４
ｋＨｚの複数のクロック信号を含むバイポーラ信号を受
信し、各クロック信号を生成するクロック生成装置に用
いるクロック断検出回路において、受信クロックから６
４ｋクロックを生成する６４ｋクロック抽出部と、受信
クロックから８ｋバイオレーションを検出する８ｋバイ
オレーション検出部と、受信クロックから８ｋバイオレ
ーション抜けを検出する８ｋバイオレーション抜け検出
部と、前記６４ｋクロックと８ｋバイオレーション検出
出力とを入力し、該８ｋバイオレーション検出出力が入
力した際に２周期分の分周動作を行い８ｋクロックを生
成する第１の分周回路と、前記第１の分周回路出力と８
ｋバイオレーション抜け検出出力とを入力し、該８ｋバ
イオレーション抜け検出出力が入力した際に１周期分の
分周動作を行い０．４ｋクロックを生成する第２の分周
回路と、０．４kクロックの断検出を行うクロック断検
出部とを備えることにより、０．４ｋクロックの断検出
のみを行って、６４ｋＨｚ、８ｋＨｚ、０．４ｋＨｚの
全ての信号の断を検出する。
に本発明による多重クロック断検出回路の請求項１記載
の発明は、整数倍の関係を有する複数のクロック信号を
多重化したバイポーラ信号を受信し、各クロック信号を
分離精製するクロック生成装置に用いるクロック断検出
回路において、受信信号から最高周波数のクロックを生
成する第１のクロック抽出部と、受信クロックから次に
高い周波数のバイオレーションを検出する第１のバイオ
レーション検出部及び前記バイオレーション抜けを検出
する第１のバイオレーション抜け検出部と、前記第１の
クロック抽出部出力と第１バイオレーション検出部出力
とを入力し、該バイオレーション出力が発生した後２周
期分分周動作を行いクロック信号を生成する第１の分周
回路と、前記第１の分周回路出力と前記第１のバイオレ
ーション抜け検出部の出力を入力し、該バイオレーショ
ン出力が発生した後、１周期分分周動作を行いクロック
信号を生成する第２の分周回路と、以下同様に、全段に
て生成したクロック信号とバイオレーション信号又はバ
イオレーション抜け信号とに基づいて順次低次周波数の
クロック信号を生成する分周回路と、最低周波数のクロ
ック信号の有無を検出するクロック検出部を備えたこと
を特徴とする。本発明による多重クロック断検出回路の
請求項２記載の発明は、６４ｋＨｚ、８ｋＨｚ、０．４
ｋＨｚの複数のクロック信号を含むバイポーラ信号を受
信し、各クロック信号を生成するクロック生成装置に用
いるクロック断検出回路において、受信クロックから６
４ｋクロックを生成する６４ｋクロック抽出部と、受信
クロックから８ｋバイオレーションを検出する８ｋバイ
オレーション検出部と、受信クロックから８ｋバイオレ
ーション抜けを検出する８ｋバイオレーション抜け検出
部と、前記６４ｋクロックと８ｋバイオレーション検出
出力とを入力し、該８ｋバイオレーション検出出力が入
力した際に２周期分の分周動作を行い８ｋクロックを生
成する第１の分周回路と、前記第１の分周回路出力と８
ｋバイオレーション抜け検出出力とを入力し、該８ｋバ
イオレーション抜け検出出力が入力した際に１周期分の
分周動作を行い０．４ｋクロックを生成する第２の分周
回路と、０．４kクロックの断検出を行うクロック断検
出部とを備えることにより、０．４ｋクロックの断検出
のみを行って、６４ｋＨｚ、８ｋＨｚ、０．４ｋＨｚの
全ての信号の断を検出する。
【０００９】
【発明の実施の形態】以下、本発明を図面に示した実施
の形態例に基づいて詳細に説明する。図１は６４ｋＨ
ｚ、８ｋＨｚ。０．４ｋＨｚの３つのクロック信号を多
重化した場合の本発明による多重クロックの断検出回路
の位置実施例を示す概略構成図である。同図において本
多重クロックの断検出回路は、送られてきた多重クロッ
クであるバイポーラ信号（６４ｋ＋８ｋ−０．４ｋ）よ
り６４ｋクロックを生成する６４ｋクロック抽出部１
と、同じく受信クロックから８ｋバイオレーションのタ
イミングを検出する８ｋバイオレーション検出部２と、
同じく受信クロックから８ｋバイオレーション抜けのタ
イミングを検出する８ｋバイオレーション抜け検出部３
と、前記６４ｋクロック抽出部１からの出力と８ｋバイ
オレーション検出部２からの出力とを入力することで８
ｋクロックを生成する分周回路９と、前記分周回路９か
らの出力と８ｋバイオレーション抜け検出部３からの出
力とを入力することで０．４kクロックを生成する分周
回路１０と、０．４ｋクロック出力の断検出をおこなう
クロック断検出部１１とで構成する。
の形態例に基づいて詳細に説明する。図１は６４ｋＨ
ｚ、８ｋＨｚ。０．４ｋＨｚの３つのクロック信号を多
重化した場合の本発明による多重クロックの断検出回路
の位置実施例を示す概略構成図である。同図において本
多重クロックの断検出回路は、送られてきた多重クロッ
クであるバイポーラ信号（６４ｋ＋８ｋ−０．４ｋ）よ
り６４ｋクロックを生成する６４ｋクロック抽出部１
と、同じく受信クロックから８ｋバイオレーションのタ
イミングを検出する８ｋバイオレーション検出部２と、
同じく受信クロックから８ｋバイオレーション抜けのタ
イミングを検出する８ｋバイオレーション抜け検出部３
と、前記６４ｋクロック抽出部１からの出力と８ｋバイ
オレーション検出部２からの出力とを入力することで８
ｋクロックを生成する分周回路９と、前記分周回路９か
らの出力と８ｋバイオレーション抜け検出部３からの出
力とを入力することで０．４kクロックを生成する分周
回路１０と、０．４ｋクロック出力の断検出をおこなう
クロック断検出部１１とで構成する。
【００１０】以上のように構成した多重クロックの断検
出回路は次のように動作する。図２は各出力波形を示す
タイムチャートである。局内クロック供給装置より送ら
れてきた多重クロックであるバイポーラ信号は、（６４
ｋ＋８ｋ−０．４ｋ）で示すように３種類のクロックが
多重されている。基本となるバイポーラ信号は６４ｋｂ
／ｓで、その波形に８ビットおきにバイポーラ符号則違
反、即ちバイオレーションをおこすことで、８ｋｂ／ｓ
の信号を重畳している。その重畳波形を図２の（イ）に
示す。さらに、前記信号のバイオレーションの発生を２
０バイオレーションに一回止めることによって０．４ｋ
ｂ／ｓの信号を重畳している。その重畳波形を図２の
（ロ）に示す。
出回路は次のように動作する。図２は各出力波形を示す
タイムチャートである。局内クロック供給装置より送ら
れてきた多重クロックであるバイポーラ信号は、（６４
ｋ＋８ｋ−０．４ｋ）で示すように３種類のクロックが
多重されている。基本となるバイポーラ信号は６４ｋｂ
／ｓで、その波形に８ビットおきにバイポーラ符号則違
反、即ちバイオレーションをおこすことで、８ｋｂ／ｓ
の信号を重畳している。その重畳波形を図２の（イ）に
示す。さらに、前記信号のバイオレーションの発生を２
０バイオレーションに一回止めることによって０．４ｋ
ｂ／ｓの信号を重畳している。その重畳波形を図２の
（ロ）に示す。
【００１１】以上のような多重クロックより６４ｋクロ
ック抽出部１は６４ｋＨｚのクロックを生成し出力す
る。該クロックは、さらに分周回路９に入力し、８分周
することで８ｋＨｚのクロックを生成する。一方、８ｋ
バイオレーション検出部２では、６４ｋｂ／ｓの８ビッ
トおきに発生するバイオレーションのタイミングを検出
し、その出力を前記分周回路９のリセット端子に入力
し、分周回路９にて生成する８ｋクロック信号とバイポ
ーラクロックに含まれる８kクロックとの間の位相関係
を合わせる。また、分周回路９は、そのリセット端子に
８ｋバイオレーション検出出力であるパルスが１パルス
入力されると、１２５μｓｅｃ×２＝２５０μｓｅｃの
間セット状態となるよう動作し、６４ｋクロックの８分
周を２周期行う。以後同様にして分周回路９は連続して
８分周を行う。次に８ｋバイオレーション検出出力であ
るパルスの繰り返し周期が２５０μｓｅｃを超えて、即
ち２パルス以上なくなるとリセット端子はリセット状態
となり分周回路９は停止し、８ｋクロックも断となる。
ここでリセット端子の動作が１パルスの入力で２５０μ
ｓｅｃ間セット状態、即ち８ｋクロックの２周期分とし
たのは、０．４ｋクロック検出用の８ｋバイオレーショ
ン抜けが２０周期に１回発生するからであり、０．４ｋ
クロック検出のために８ｋバイオレーション抜けが生じ
ても、分周回路９が連続で動作し、８ｋクロックを連続
して出力させるためである。
ック抽出部１は６４ｋＨｚのクロックを生成し出力す
る。該クロックは、さらに分周回路９に入力し、８分周
することで８ｋＨｚのクロックを生成する。一方、８ｋ
バイオレーション検出部２では、６４ｋｂ／ｓの８ビッ
トおきに発生するバイオレーションのタイミングを検出
し、その出力を前記分周回路９のリセット端子に入力
し、分周回路９にて生成する８ｋクロック信号とバイポ
ーラクロックに含まれる８kクロックとの間の位相関係
を合わせる。また、分周回路９は、そのリセット端子に
８ｋバイオレーション検出出力であるパルスが１パルス
入力されると、１２５μｓｅｃ×２＝２５０μｓｅｃの
間セット状態となるよう動作し、６４ｋクロックの８分
周を２周期行う。以後同様にして分周回路９は連続して
８分周を行う。次に８ｋバイオレーション検出出力であ
るパルスの繰り返し周期が２５０μｓｅｃを超えて、即
ち２パルス以上なくなるとリセット端子はリセット状態
となり分周回路９は停止し、８ｋクロックも断となる。
ここでリセット端子の動作が１パルスの入力で２５０μ
ｓｅｃ間セット状態、即ち８ｋクロックの２周期分とし
たのは、０．４ｋクロック検出用の８ｋバイオレーショ
ン抜けが２０周期に１回発生するからであり、０．４ｋ
クロック検出のために８ｋバイオレーション抜けが生じ
ても、分周回路９が連続で動作し、８ｋクロックを連続
して出力させるためである。
【００１２】次に前記８ｋクロックは、さらに分周回路
１０に入力し２０分周することで０．４ｋＨｚのクロッ
クを生成する。一方、８ｋバイオレーション抜け検出部
３では６４ｋｂ／ｓの８ビット×２０周期で１６０ビッ
トおきに発生するバイオレーション抜けのタイミングを
検出し、その出力を前記分周回路１０のリセット端子に
入力し、６４ｋクロック及び８ｋクロックと０．４ｋク
ロックとの間の位相関係を合わせる。また、分周回路１
０は、そのリセット端子に８ｋバイオレーション抜け検
出出力が入力されると、１周期分の分周動作を行い以後
は停止する。そこで８ｋバイオレーション抜け検出出力
がなくなると、分周回路１０は停止し０．４ｋクロック
も断となる。
１０に入力し２０分周することで０．４ｋＨｚのクロッ
クを生成する。一方、８ｋバイオレーション抜け検出部
３では６４ｋｂ／ｓの８ビット×２０周期で１６０ビッ
トおきに発生するバイオレーション抜けのタイミングを
検出し、その出力を前記分周回路１０のリセット端子に
入力し、６４ｋクロック及び８ｋクロックと０．４ｋク
ロックとの間の位相関係を合わせる。また、分周回路１
０は、そのリセット端子に８ｋバイオレーション抜け検
出出力が入力されると、１周期分の分周動作を行い以後
は停止する。そこで８ｋバイオレーション抜け検出出力
がなくなると、分周回路１０は停止し０．４ｋクロック
も断となる。
【００１３】次に前記６４ｋクロックと８ｋクロック及
び０．４kクロックのクロック断監視は、この０．４ｋ
クロック出力をクロック断検出部１１により断監視する
ことで行う。先ず、６４ｋクロックが断となると分周回
路９が停止し８ｋクロックが断となり、さらに分周回路
１０が停止し０．４ｋクロックも断となる。又、８ｋバ
イオレーション検出出力が断となると分周回路９が停止
し８ｋクロックが断となり、さらに分周回路１０が停止
し０．４ｋクロックも断となる。８ｋバイオレーション
抜け検出出力が断となると分周回路１０が停止し、０．
４ｋクロックは断となる。以上説明したように、本発明
によれば、６４ｋバイポーラ信号の断はもとより、８ｋ
バイオレーション検出出力の断及び８ｋバイオレーショ
ン抜け検出出力の断が夫々発生しても０．４ｋクロック
出力は断となり、０．４ｋクロックを監視するだけで、
６４ｋクロックや８ｋクロック及び０．４ｋクロックの
すべてのクロック断監視が行える。以上の説明では、６
４ｋＨｚ、８ｋＨｚ、０．４ｋＨｚの３つのクロック多
重の場合を例示したが、同様の考え方に基づけば、この
零に限らず、整数倍の関係にある複数のクロック信号が
多重化された場合においても本発明を適用可能である。
び０．４kクロックのクロック断監視は、この０．４ｋ
クロック出力をクロック断検出部１１により断監視する
ことで行う。先ず、６４ｋクロックが断となると分周回
路９が停止し８ｋクロックが断となり、さらに分周回路
１０が停止し０．４ｋクロックも断となる。又、８ｋバ
イオレーション検出出力が断となると分周回路９が停止
し８ｋクロックが断となり、さらに分周回路１０が停止
し０．４ｋクロックも断となる。８ｋバイオレーション
抜け検出出力が断となると分周回路１０が停止し、０．
４ｋクロックは断となる。以上説明したように、本発明
によれば、６４ｋバイポーラ信号の断はもとより、８ｋ
バイオレーション検出出力の断及び８ｋバイオレーショ
ン抜け検出出力の断が夫々発生しても０．４ｋクロック
出力は断となり、０．４ｋクロックを監視するだけで、
６４ｋクロックや８ｋクロック及び０．４ｋクロックの
すべてのクロック断監視が行える。以上の説明では、６
４ｋＨｚ、８ｋＨｚ、０．４ｋＨｚの３つのクロック多
重の場合を例示したが、同様の考え方に基づけば、この
零に限らず、整数倍の関係にある複数のクロック信号が
多重化された場合においても本発明を適用可能である。
【００１４】
【発明の効果】本発明は上述したように、従来は３種類
のクロック出力を監視するのに各々に一つづつ、３つの
クロック断検出部が必要であったが、本回路の構成をと
れば一つのクロック断検出部で３種類すべての監視が行
え、回路規模が縮小し安価で信頼性の高い回路が実現で
きる。
のクロック出力を監視するのに各々に一つづつ、３つの
クロック断検出部が必要であったが、本回路の構成をと
れば一つのクロック断検出部で３種類すべての監視が行
え、回路規模が縮小し安価で信頼性の高い回路が実現で
きる。
【図１】本発明による多重クロックの断検出回路の一構
成例を示す概略図。
成例を示す概略図。
【図２】本発明による多重クロックの各出力波形例を示
す図。
す図。
【図３】従来の多重クロックの断検出回路の構成例を示
す概略図。
す概略図。
【図４】従来の多重クロックの各出力波形例を示す図。
１・・・６４ｋクロック抽出部、 ２・・・８ｋバイオレーション検出部 ３・・・８ｋバイオレーション抜け検出部、 ４・・・６４ｋクロック断検出部、 ５・・・分周回路、 ６・・・８ｋクロック断検出部、 ７・・・分周回路、 ８・・・０．４ｋクロック断検出部、 ９・・・分周回路、 １０・・・分周回路、 １１・・・クロック断検出部
Claims (2)
- 【請求項１】整数倍の関係を有する複数のクロック信号
を多重化したバイポーラ信号を受信し、各クロック信号
を分離精製するクロック生成装置に用いるクロック断検
出回路において、 受信信号から最高周波数のクロックを生成する第１のク
ロック抽出部と、受信クロックから次に高い周波数のバ
イオレーションを検出する第１のバイオレーション検出
部及び前記バイオレーション抜けを検出する第１のバイ
オレーション抜け検出部と、 前記第１のクロック抽出部出力と第１バイオレーション
検出部出力とを入力し、該バイオレーション出力が発生
した後２周期分分周動作を行いクロック信号を生成する
第１の分周回路と、 前記第１の分周回路出力と前記第１のバイオレーション
抜け検出部の出力を入力し、該バイオレーション出力が
発生した後、１周期分分周動作を行いクロック信号を生
成する第２の分周回路と、 以下同様に、全段にて生成したクロック信号とバイオレ
ーション信号又はバイオレーション抜け信号とに基づい
て順次低次周波数のクロック信号を生成する分周回路
と、 最低周波数のクロック信号の有無を検出するクロック検
出部を備えたことを特徴とする多重クロック断検出回
路。 - 【請求項２】６４ｋＨｚ、８ｋＨｚ、０．４ｋＨｚの複
数のクロック信号を含むバイポーラ信号を受信し、各ク
ロック信号を生成するクロック生成装置に用いるクロッ
ク断検出回路において、 受信クロックから６４ｋクロックを生成する６４ｋクロ
ック抽出部と、 受信クロックから８ｋバイオレーションを検出する８ｋ
バイオレーション検出部と、 受信クロックから８ｋバイオレーション抜けを検出する
８ｋバイオレーション抜け検出部と、 前記６４ｋクロックと８ｋバイオレーション検出出力と
を入力し、該８ｋバイオレーション検出出力が入力した
際に２周期分の分周動作を行い８ｋクロックを生成する
第１の分周回路と、 前記第１の分周回路出力と８ｋバイオレーション抜け検
出出力とを入力し、該８ｋバイオレーション抜け検出出
力が入力した際に１周期分の分周動作を行い０．４ｋク
ロックを生成する第２の分周回路と、 ０．４kクロックの断検出を行うクロック断検出部とを
備えることにより、０．４ｋクロックの断検出のみを行
って、６４ｋＨｚ、８ｋＨｚ、０．４ｋＨｚの全ての信
号の断を検出したことを特徴とする多重クロック断検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9159246A JPH10336279A (ja) | 1997-06-02 | 1997-06-02 | 多重クロック断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9159246A JPH10336279A (ja) | 1997-06-02 | 1997-06-02 | 多重クロック断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10336279A true JPH10336279A (ja) | 1998-12-18 |
Family
ID=15689554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9159246A Pending JPH10336279A (ja) | 1997-06-02 | 1997-06-02 | 多重クロック断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10336279A (ja) |
-
1997
- 1997-06-02 JP JP9159246A patent/JPH10336279A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0267033A (ja) | 網同期システム | |
| EP0503657B1 (en) | Pulse stuffing apparatus and method | |
| JP2861932B2 (ja) | バーストフレーム位相同期回路 | |
| JPH0624345B2 (ja) | 予備回線監視回路 | |
| JPH10336279A (ja) | 多重クロック断検出回路 | |
| US6763016B1 (en) | Method and system for distributing a synchronization signal in a telecommunications network | |
| KR0164110B1 (ko) | 시스템 클럭 분배 장치 | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| JPH04260238A (ja) | クロックの周波数ずれ検出装置 | |
| JP2671834B2 (ja) | 誤り検出回路 | |
| KR950007500B1 (ko) | 동기식 컨테이너에 포함된 동기/비동기 1.544Mbps 신호의 역사상기 | |
| KR100198785B1 (ko) | 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법 | |
| JP3407647B2 (ja) | 多重信号分離回路、伝送誤り測定回路および伝送誤り測定方法 | |
| JPH07235918A (ja) | シンクロナイゼーション・メッセージ受信方式 | |
| JPH10326198A (ja) | データ伝送装置の故障検出方式 | |
| JP2001333139A (ja) | Ｐｉａｆｓプロトコルモニタ装置およびｐｉａｆｓプロトコルモニタ方法 | |
| JP2953977B2 (ja) | 回線障害監視回路 | |
| JPH088979A (ja) | ディジタル伝送システム | |
| JPH01273446A (ja) | 時分割多重化装置のクロックインタフェイス回路 | |
| JPH02118800A (ja) | 警報検出回路 | |
| JP3990064B2 (ja) | パス監視方法およびパス監視回路 | |
| KR20010060690A (ko) | 광신호 전송 경로의 장애 감지 장치 | |
| JP2809202B2 (ja) | クロック切り替え回路及びこれを用いたクロック乗せ換え装置 | |
| JPH0537519A (ja) | フレーム同期方法および装置 | |
| JPS61171246A (ja) | 同期外れ検出回路 |