JPH0624345B2 - 予備回線監視回路 - Google Patents
予備回線監視回路Info
- Publication number
- JPH0624345B2 JPH0624345B2 JP61099254A JP9925486A JPH0624345B2 JP H0624345 B2 JPH0624345 B2 JP H0624345B2 JP 61099254 A JP61099254 A JP 61099254A JP 9925486 A JP9925486 A JP 9925486A JP H0624345 B2 JPH0624345 B2 JP H0624345B2
- Authority
- JP
- Japan
- Prior art keywords
- series
- circuit
- signal
- frequency
- bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディジタル通信回線に設定される予備回路の
使用不使用や障害発生の有無等を監視する予備回線監視
回路に関する。
使用不使用や障害発生の有無等を監視する予備回線監視
回路に関する。
（従来の技術） 従来の予備回線監視回路としては、例えば第４図に示す
ものが知られている。なお、第５図は各部の動作波形で
ある。
ものが知られている。なお、第５図は各部の動作波形で
ある。
この予備回線監視回路は送端側回路と受端側回路とから
なり、送端側回路は伝送信号速度のクロックパルスａ
（クロック周波数ｆ（Ｈz）：第５図（ａ））を発生す
るクロックパルス発生回路２００と、このクロックパル
スａを受けて周期がＬである擬似ランダム信号ｂ（第５
図（ｂ））を発生するＬ周期擬似ランダム信号発生回路
２０１と、この擬似ランダム信号ｂをｌ（ｌは２以上の
整数）系列のバイポーラ信号ｃ（ｃ：ｃ１〜ｃｌ）に変
換するユニポーラ／バイポーラ変換回路２０２とを備
え、このバイポーラ信号ｃが監視信号として例えば予備
の無線回線へ送出される。
なり、送端側回路は伝送信号速度のクロックパルスａ
（クロック周波数ｆ（Ｈz）：第５図（ａ））を発生す
るクロックパルス発生回路２００と、このクロックパル
スａを受けて周期がＬである擬似ランダム信号ｂ（第５
図（ｂ））を発生するＬ周期擬似ランダム信号発生回路
２０１と、この擬似ランダム信号ｂをｌ（ｌは２以上の
整数）系列のバイポーラ信号ｃ（ｃ：ｃ１〜ｃｌ）に変
換するユニポーラ／バイポーラ変換回路２０２とを備
え、このバイポーラ信号ｃが監視信号として例えば予備
の無線回線へ送出される。
受端側回路は受信復調された前記ｌ系列のバイポーラ信
号ｃのそれぞれを絶対値変換してＲＺ信号ｄ（ｄ：ｄ１
〜ｄｌ，第５図（ｄ））を形成するｌ系列の整流回路２
０３と、ｌ系列の整流回路２０３のｌ系列出力信号のそ
れぞれをＮＲＺ信号ｅ（ｅ：ｅ１〜ｅｌ，第５図
（ｅ））に変換するｌ系列の１／２分周回路２０５と、
ｌ系列のＲＺ信号ｄの任意の１系列のＲＺ信号（例えば
ｄ１）から伝送信号速度と等価な周波数をもつサンプリ
ングパルスｇ（第５図（ｇ））を抽出するサンプリング
パルス抽出回路２０４と、ｌ系列のＮＲＺ信号ｅのそれ
ぞれをサンプリングパルスｇに基づき１ビット分遅延さ
せｌ系列の遅延信号ｈ（ｈ：ｈ１〜ｈｌ，第５図
（ｈ））を出力するｌ系列の遅延回路２０７と、ｌ系列
の１／２分周回路２０５のｌ系列出力信号とｌ系列の遅
延回路２０６のｌ系列出力信号とをサンプリングパルス
ｇに基づきそれぞれ位相比較しｌ系列の出力信号ｉ
（ｉ：ｉ１〜ｉｌ，第５図（ｉ））を発生するｌ系列位
相比較回路２０７と、ｌ系列の位相比較回路２０７で発
生したｌ系列の出力信号ｉを各系列相互間の一致不一致
をサンプリングパルスｇに基づき比較し、判定信号ｊ
（第５図（ｊ））を出力する比較回路２０８と、比較回
路２０８の出力判定信号ｊにより予備回線の状態を判断
する回線状態判断回路２０９とを備える。
号ｃのそれぞれを絶対値変換してＲＺ信号ｄ（ｄ：ｄ１
〜ｄｌ，第５図（ｄ））を形成するｌ系列の整流回路２
０３と、ｌ系列の整流回路２０３のｌ系列出力信号のそ
れぞれをＮＲＺ信号ｅ（ｅ：ｅ１〜ｅｌ，第５図
（ｅ））に変換するｌ系列の１／２分周回路２０５と、
ｌ系列のＲＺ信号ｄの任意の１系列のＲＺ信号（例えば
ｄ１）から伝送信号速度と等価な周波数をもつサンプリ
ングパルスｇ（第５図（ｇ））を抽出するサンプリング
パルス抽出回路２０４と、ｌ系列のＮＲＺ信号ｅのそれ
ぞれをサンプリングパルスｇに基づき１ビット分遅延さ
せｌ系列の遅延信号ｈ（ｈ：ｈ１〜ｈｌ，第５図
（ｈ））を出力するｌ系列の遅延回路２０７と、ｌ系列
の１／２分周回路２０５のｌ系列出力信号とｌ系列の遅
延回路２０６のｌ系列出力信号とをサンプリングパルス
ｇに基づきそれぞれ位相比較しｌ系列の出力信号ｉ
（ｉ：ｉ１〜ｉｌ，第５図（ｉ））を発生するｌ系列位
相比較回路２０７と、ｌ系列の位相比較回路２０７で発
生したｌ系列の出力信号ｉを各系列相互間の一致不一致
をサンプリングパルスｇに基づき比較し、判定信号ｊ
（第５図（ｊ））を出力する比較回路２０８と、比較回
路２０８の出力判定信号ｊにより予備回線の状態を判断
する回線状態判断回路２０９とを備える。
この受端側回路においては、予備の無線回線伝送路を伝
送してきた入力バイポーラ信号ｃにおいて、各系列相互
に符号誤りがない場合、各部の動作波形は第５図（ｃ）
（イ）、第５図（ｄ）（イ）、第５図（ｅ）（イ）、第
５図（ｈ）（イ）、第５図（ｉ）（イ）の如くになり、
ｌ系列の出力信号ｉは相互に同一信号となる。その結
果、比較回路２０８からは誤り符号なし（第５図（ｊ）
（イ））の判定信号ｊが回線状態判断回路２０９へ出力
される。これにより回線状態判断回路２０９では、予備
回路は未使用の状態にあること、あるいは障害が発生し
ていないで健全であることが判定できることになる。一
方、予備の無線回線伝送路を伝送してきたｌ系列の入力
バイポーラ信号ｃのうちいずれか１系列のバイポーラ信
号ｃに符号誤りが発生すると（第５図（ｃ）（ロ））、
各部の動作波形は第５図（ｄ）（ロ）、第５図（ｅ）
（ロ）第５図（ｈ）（ロ）となり、出力信号ｉは、第５
図（ｉ）（ロ）に示す如く、その１系列信号のみが他系
列信号とは異なることになる。
送してきた入力バイポーラ信号ｃにおいて、各系列相互
に符号誤りがない場合、各部の動作波形は第５図（ｃ）
（イ）、第５図（ｄ）（イ）、第５図（ｅ）（イ）、第
５図（ｈ）（イ）、第５図（ｉ）（イ）の如くになり、
ｌ系列の出力信号ｉは相互に同一信号となる。その結
果、比較回路２０８からは誤り符号なし（第５図（ｊ）
（イ））の判定信号ｊが回線状態判断回路２０９へ出力
される。これにより回線状態判断回路２０９では、予備
回路は未使用の状態にあること、あるいは障害が発生し
ていないで健全であることが判定できることになる。一
方、予備の無線回線伝送路を伝送してきたｌ系列の入力
バイポーラ信号ｃのうちいずれか１系列のバイポーラ信
号ｃに符号誤りが発生すると（第５図（ｃ）（ロ））、
各部の動作波形は第５図（ｄ）（ロ）、第５図（ｅ）
（ロ）第５図（ｈ）（ロ）となり、出力信号ｉは、第５
図（ｉ）（ロ）に示す如く、その１系列信号のみが他系
列信号とは異なることになる。
その結果、比較回路２０８では第５図（ｊ）（ロ）に示
す如き符号誤りありの判定信号ｊが発生し、回線状態判
断回路２０９に送出される。
す如き符号誤りありの判定信号ｊが発生し、回線状態判
断回路２０９に送出される。
これにより、回線状態判断回路２０９では、予備回線は
使用中であること、あるいは障害が発生していることが
判定できるのである。
使用中であること、あるいは障害が発生していることが
判定できるのである。
（発明が解決しようとする問題点） しかしながら、このような従来の予備回線監視回路にあ
っては、受端側回路におけるＲＺ信号（第５図（ｅ）
（イ））とサンプリングパルス（第５図（ｇ））との関
係から推察できるように、遅延回路２０６と位相比較回
路２０７において、サンプリングパルスｇでサンプリン
グする際に、そのサンプリングてにおけるタイミングマ
ージンは、伝送信号符号の１ビット分となっている。
っては、受端側回路におけるＲＺ信号（第５図（ｅ）
（イ））とサンプリングパルス（第５図（ｇ））との関
係から推察できるように、遅延回路２０６と位相比較回
路２０７において、サンプリングパルスｇでサンプリン
グする際に、そのサンプリングてにおけるタイミングマ
ージンは、伝送信号符号の１ビット分となっている。
ところで、スタッフ，デスタッフ技術を使用しているデ
ィジタル伝送回線では、前記ｌ系列のＮＲＺ信号に無相
関なスタッフジッタが存在する。
ィジタル伝送回線では、前記ｌ系列のＮＲＺ信号に無相
関なスタッフジッタが存在する。
従って、このようなスタッフジッタが存在する場合に
は、従来の回路方式ではタイミングマージンが減少し、
その結果誤動作を起こす可能性があるという問題点があ
る。
は、従来の回路方式ではタイミングマージンが減少し、
その結果誤動作を起こす可能性があるという問題点があ
る。
本発明は、このような従来の問題点に鑑みなされたもの
で、その目的は受端側におけるサンプリングマージンの
増大が図れる予備回線監視回路を提供することにある。
で、その目的は受端側におけるサンプリングマージンの
増大が図れる予備回線監視回路を提供することにある。
（問題点を解決するための手段） 前記目的を達成するために、本発明の予備回線監視回路
は次の如き構成を有する。
は次の如き構成を有する。
即ち、本発明の予備回線監視回路は、伝送信号速度のク
ロックパルスを１／Ｎ（Ｎは２以上の整数）に文周する
１／Ｎ分周回路と； この１／Ｎ分周回路で得た１／Ｎ
分周クロックパルスによって駆動されＭ周期の擬似ラン
ダム信号を発生するＭ周期擬似ランダム信号発生回路
と； 前記Ｍ周期擬似ランダム信号のマーク信号および
スペース信号をそれぞれの信号に対応しＮビットで構成
される２種類のＮビット固定パターンに変換する変換回
路と； この変換回路の出力信号をｍ系列のバイポーラ
信号に変換するユニポーラ／バイポーラ変換回路と；
前記ｍ系列バイポーラ信号を絶対値変換するｍ系列の整
流回路と； このｍ系列の整流回路のｍ系列出力信号の
それぞれをＮＲＺ信号に変換するｍ系列の１／２分周回
路と； 前記ｍ系列の整流回路のｍ系列信号の任意の１
系列の出力信号から、１／Ｎの周波数をもつサンプリン
グパルスを抽出するサンプリングパルス抽出回路と；
前記ｍ系列の１／２分周回路が出力するｍ系列のＮＲＺ
信号のそれぞれをＮビット分遅延させるｍ系列の遅延回
路と； 前記ｍ系列の１／２分周回路のｍ系列出力信号
と前記ｍ系列の遅延回路のｍ系列出力信号とをそれぞれ
位相比較するｍ系列の位相比較回路と； この系列の位
相比較回路のｍ系列出力信号を受けて各系列相互間の一
致不一致を比較する比較回路と； を備えたことを特徴
とする。
ロックパルスを１／Ｎ（Ｎは２以上の整数）に文周する
１／Ｎ分周回路と； この１／Ｎ分周回路で得た１／Ｎ
分周クロックパルスによって駆動されＭ周期の擬似ラン
ダム信号を発生するＭ周期擬似ランダム信号発生回路
と； 前記Ｍ周期擬似ランダム信号のマーク信号および
スペース信号をそれぞれの信号に対応しＮビットで構成
される２種類のＮビット固定パターンに変換する変換回
路と； この変換回路の出力信号をｍ系列のバイポーラ
信号に変換するユニポーラ／バイポーラ変換回路と；
前記ｍ系列バイポーラ信号を絶対値変換するｍ系列の整
流回路と； このｍ系列の整流回路のｍ系列出力信号の
それぞれをＮＲＺ信号に変換するｍ系列の１／２分周回
路と； 前記ｍ系列の整流回路のｍ系列信号の任意の１
系列の出力信号から、１／Ｎの周波数をもつサンプリン
グパルスを抽出するサンプリングパルス抽出回路と；
前記ｍ系列の１／２分周回路が出力するｍ系列のＮＲＺ
信号のそれぞれをＮビット分遅延させるｍ系列の遅延回
路と； 前記ｍ系列の１／２分周回路のｍ系列出力信号
と前記ｍ系列の遅延回路のｍ系列出力信号とをそれぞれ
位相比較するｍ系列の位相比較回路と； この系列の位
相比較回路のｍ系列出力信号を受けて各系列相互間の一
致不一致を比較する比較回路と； を備えたことを特徴
とする。
（作 用） 次に、前記の如く構成される本発明の予備回線監視回路
の作用を説明する。
の作用を説明する。
まず、送端側においては、伝送信号速度のクロックパル
スを１／Ｎ（Ｎは２以上の整数）に分周し（１／Ｎ分周
回路）この１／Ｎ分周回路で得た１／Ｎ分周クロックパ
ルスによってＭ周期の擬似ランダム信号を発生し（Ｍ周
期擬似ランダム信号発生回路）、このＭ周期擬似ランダ
ム信号のマーク信号およびスペース信号をそれぞれの信
号に対応しＮビットで構成される２種類のＮビット固定
パターンに変換し（変換回路）、つまり、従来とは異な
り、擬似ランダム信号に一定の規則性を付与し、この変
換回路の出力信号をｍ系列のバイポーラ信号に変換し
（ユニポーラ／バイポーラ変換回路）これを監視信号と
して受端側へ送出する。
スを１／Ｎ（Ｎは２以上の整数）に分周し（１／Ｎ分周
回路）この１／Ｎ分周回路で得た１／Ｎ分周クロックパ
ルスによってＭ周期の擬似ランダム信号を発生し（Ｍ周
期擬似ランダム信号発生回路）、このＭ周期擬似ランダ
ム信号のマーク信号およびスペース信号をそれぞれの信
号に対応しＮビットで構成される２種類のＮビット固定
パターンに変換し（変換回路）、つまり、従来とは異な
り、擬似ランダム信号に一定の規則性を付与し、この変
換回路の出力信号をｍ系列のバイポーラ信号に変換し
（ユニポーラ／バイポーラ変換回路）これを監視信号と
して受端側へ送出する。
次いで、受端側においては、伝送されてきた前記ｍ系列
バイポーラ信号を絶対値変換し（ｍ系列の整流信号回
路）、このｍ系列の整流回路のｍ系列の出力信号のそれ
ぞれをＮＲＺ信号に変換する（ｍ系列の１／２分周回
路）。一方、前記ｍ系列の整流回路のｍ系列信号の任意
の１系列の出力信号から、１／Ｎの周波数をもつサンプ
リングパルスを抽出する（サンプリングパルス抽出回
路）。
バイポーラ信号を絶対値変換し（ｍ系列の整流信号回
路）、このｍ系列の整流回路のｍ系列の出力信号のそれ
ぞれをＮＲＺ信号に変換する（ｍ系列の１／２分周回
路）。一方、前記ｍ系列の整流回路のｍ系列信号の任意
の１系列の出力信号から、１／Ｎの周波数をもつサンプ
リングパルスを抽出する（サンプリングパルス抽出回
路）。
そして、前記ｍ系列の１／２分周回路が出力するｍ系列
のＮＲＺ信号のそれぞれを前記サンプリングパルスに基
づきＮビット分遅延し（ｍ系列の遅延回路）、次に前記
ｍ系列の１／２分周回路のｍ系列出力信号と前記ｍ系列
の遅延回路のｍ系列出力信号とを前記サンプリングパル
スに基づきそれぞれ位相比較し（ｍ系列の位相比較回
路）、最後にｍ系列の位相比較回路のｍ系列出力信号の
各系列相互間の一致不一致を前記サンプリングパルスに
基づき比較し（比較回路）、比較結果である判定信号を
出力する。
のＮＲＺ信号のそれぞれを前記サンプリングパルスに基
づきＮビット分遅延し（ｍ系列の遅延回路）、次に前記
ｍ系列の１／２分周回路のｍ系列出力信号と前記ｍ系列
の遅延回路のｍ系列出力信号とを前記サンプリングパル
スに基づきそれぞれ位相比較し（ｍ系列の位相比較回
路）、最後にｍ系列の位相比較回路のｍ系列出力信号の
各系列相互間の一致不一致を前記サンプリングパルスに
基づき比較し（比較回路）、比較結果である判定信号を
出力する。
ここで、ｍ系列の遅延回路とｍ系列の位相比較回路にお
いては、入力するｍ系列のＮＲＺ信号は２種類のＮビッ
ト固定パターンに対応したものとなり、これを繰り返し
周波数が１／Ｎであるサンプンリグパルスでサンプリン
グするのであるから、少なくとも２ビットあるいは３ビ
ットのタイミングマージンをもってサンプリングできる
ことになる。
いては、入力するｍ系列のＮＲＺ信号は２種類のＮビッ
ト固定パターンに対応したものとなり、これを繰り返し
周波数が１／Ｎであるサンプンリグパルスでサンプリン
グするのであるから、少なくとも２ビットあるいは３ビ
ットのタイミングマージンをもってサンプリングできる
ことになる。
このように、本発明の予備回線監視回路によれば、送端
側ではＭ周期擬似ランダム信号を２種類のＮビット固定
パターン信号に変換し、受端側では、伝送信号速度の１
／Ｎの周波数をもつサンプリングパルスでサンプリング
するようにしたので、ｍ系列のＮＲＺ信号をサンプリン
グする時、サンプリング点におけるタイミングマージン
を伝送信号速度の少なくとも２ビットあるいは３ビット
とることができ、各系列にスタッフジッタが存在して
も、従来よりもタイミングマージンが増大し、誤動作を
ひき起こさない安定な回路が得られるという効果があ
る。
側ではＭ周期擬似ランダム信号を２種類のＮビット固定
パターン信号に変換し、受端側では、伝送信号速度の１
／Ｎの周波数をもつサンプリングパルスでサンプリング
するようにしたので、ｍ系列のＮＲＺ信号をサンプリン
グする時、サンプリング点におけるタイミングマージン
を伝送信号速度の少なくとも２ビットあるいは３ビット
とることができ、各系列にスタッフジッタが存在して
も、従来よりもタイミングマージンが増大し、誤動作を
ひき起こさない安定な回路が得られるという効果があ
る。
（実施例） 以下、本発明の実施例を図面を参照して説明する。第１
図は本発明の一実施例に係る予備回線監視回路を示す。
なお、本発明においては従来例の系列（ｌ系列）とは異
なる系列（ｍ系列）の信号を扱うが、便宜上第４図に示
した従来例の構成回路と同一名称回路には同一符号を付
してある。
図は本発明の一実施例に係る予備回線監視回路を示す。
なお、本発明においては従来例の系列（ｌ系列）とは異
なる系列（ｍ系列）の信号を扱うが、便宜上第４図に示
した従来例の構成回路と同一名称回路には同一符号を付
してある。
第１図において、送端側回路は、伝送信号速度のクロッ
クパルスａ（クロック周波数ｆ（Ｈz））を発生する前
記クロックパルス発生回路２００と、クロックパルスａ
を１／Ｎ（Ｎは２以上の整数）に分周する１／Ｎ分周回
路１０１と、この１／Ｎ分周回路１０１で得た１／Ｎ分
周クロックパルスによって駆動されＭ周期の擬似ランダ
ム信号を発生するＭ周期擬似ランダム信号発生回路１０
３と、クロックパルスａと１／Ｎ分周回路１０１の出力
とＭ周期擬似ランダム信号発生回路１０３の出力（Ｍ周
期擬似ランダム信号）とを受けてＭ周期擬似ランダム信
号のマーク信号およびスペース信号をそれぞれの信号に
対応しＮビットで構成される第１および第２のＮビット
固定パターン（第２図参照）に変換する変換回路１０３
と、この変換回路１０３の出力信号をバイポーラ信号に
変換し、ｍ系列のバイポーラ信号（＃１〜＃ｍ）を発生
するユニポーラバイポーラ変換回路２０２とを備える。
クパルスａ（クロック周波数ｆ（Ｈz））を発生する前
記クロックパルス発生回路２００と、クロックパルスａ
を１／Ｎ（Ｎは２以上の整数）に分周する１／Ｎ分周回
路１０１と、この１／Ｎ分周回路１０１で得た１／Ｎ分
周クロックパルスによって駆動されＭ周期の擬似ランダ
ム信号を発生するＭ周期擬似ランダム信号発生回路１０
３と、クロックパルスａと１／Ｎ分周回路１０１の出力
とＭ周期擬似ランダム信号発生回路１０３の出力（Ｍ周
期擬似ランダム信号）とを受けてＭ周期擬似ランダム信
号のマーク信号およびスペース信号をそれぞれの信号に
対応しＮビットで構成される第１および第２のＮビット
固定パターン（第２図参照）に変換する変換回路１０３
と、この変換回路１０３の出力信号をバイポーラ信号に
変換し、ｍ系列のバイポーラ信号（＃１〜＃ｍ）を発生
するユニポーラバイポーラ変換回路２０２とを備える。
また、受端側回路は、前記ｍ系列バイポーラ信号（＃１
〜＃ｍ）を絶対値変換するｍ系列の整流回路２０３と、
このｍ系列の整流回路２０３の出力信号をＮＲＺ信号に
変換するｍ系列の１／２分周空路２０５、前記ｍ系列の
整流回路２０３のｍ系列の出力信号の中の任意の１系列
の出力信号から１／Ｎの周波数をもつサンプリングパル
スを抽出するサンプリングパルス抽出回路１０５と、ｍ
系列１／２分周回路が出力する前記ｍ系列のＮＲＺ信号
のそれぞれをサンプリングパルスに基づき伝送信号速度
のＮビット分遅延させるｍ系列の遅延回路２０６と、前
記ｍ系列の１／２分周回路２０５のｍ系列の出力信号と
前記ｍ系列の遅延回路２０６のｍ系列の出力信号とをサ
ンプリングパルスに基づきそれぞれ位相比較するｍ系列
の位相比較回路２０８と、このｍ系列の位相比較回路２
０８のｍ系列出力信号を受けて各系列相互間の一致不一
致を比較する比較回路２０８と、この比較回路２０８の
出力を受けて予備回線の状態（使用中か否か、障害発生
の有無等）を判定する回線状態判断回路２０９とを備え
る。
〜＃ｍ）を絶対値変換するｍ系列の整流回路２０３と、
このｍ系列の整流回路２０３の出力信号をＮＲＺ信号に
変換するｍ系列の１／２分周空路２０５、前記ｍ系列の
整流回路２０３のｍ系列の出力信号の中の任意の１系列
の出力信号から１／Ｎの周波数をもつサンプリングパル
スを抽出するサンプリングパルス抽出回路１０５と、ｍ
系列１／２分周回路が出力する前記ｍ系列のＮＲＺ信号
のそれぞれをサンプリングパルスに基づき伝送信号速度
のＮビット分遅延させるｍ系列の遅延回路２０６と、前
記ｍ系列の１／２分周回路２０５のｍ系列の出力信号と
前記ｍ系列の遅延回路２０６のｍ系列の出力信号とをサ
ンプリングパルスに基づきそれぞれ位相比較するｍ系列
の位相比較回路２０８と、このｍ系列の位相比較回路２
０８のｍ系列出力信号を受けて各系列相互間の一致不一
致を比較する比較回路２０８と、この比較回路２０８の
出力を受けて予備回線の状態（使用中か否か、障害発生
の有無等）を判定する回線状態判断回路２０９とを備え
る。
次に、第３図は数ＮをＮ＝３とした場合の各部の動作波
形を示し、以下第３図を参照して動作を説明する。
形を示し、以下第３図を参照して動作を説明する。
まず、送端側回路では、クロックパルス発生回路２００
が伝送信号速度のクロックパルスａ（第３図（１））を
１／３分周回路１０１と変換回路１０３へ送出してい
る。１／３分周回路１０１はクロックパルスａから１／
３分周クロックパルス２（第３図（２））を形成し、そ
れをＭ周期擬似ランダム信号発生回路１０２と変換回路
１０３へ送出する。Ｍ周期擬似ランダム信号発生回路１
０２は１／３分周クロックパルスに基づきＭ周期擬似ラ
ンダム信号３（第３図（３））を発生し、それを変換回
路１０３へ送出する。図示する如く、Ｍ周期擬似ランダ
ム信号３は、３ビット連続のマーク信号“１１１”と３
ビット連続のスペース信号“０００”からなる。
が伝送信号速度のクロックパルスａ（第３図（１））を
１／３分周回路１０１と変換回路１０３へ送出してい
る。１／３分周回路１０１はクロックパルスａから１／
３分周クロックパルス２（第３図（２））を形成し、そ
れをＭ周期擬似ランダム信号発生回路１０２と変換回路
１０３へ送出する。Ｍ周期擬似ランダム信号発生回路１
０２は１／３分周クロックパルスに基づきＭ周期擬似ラ
ンダム信号３（第３図（３））を発生し、それを変換回
路１０３へ送出する。図示する如く、Ｍ周期擬似ランダ
ム信号３は、３ビット連続のマーク信号“１１１”と３
ビット連続のスペース信号“０００”からなる。
変換回路１０３はＭ周期擬似ランダム信号３の３ビット
連続マーク信号“１１１”を第１の３ビット固定パター
ン“１０１”に変換し、３ビット連続スペース信号“０
００”を第２の３ビット固定パターン“１００”に変換
する。
連続マーク信号“１１１”を第１の３ビット固定パター
ン“１０１”に変換し、３ビット連続スペース信号“０
００”を第２の３ビット固定パターン“１００”に変換
する。
この変換信号４（第３図（４））は、従来の予備回線監
視回路と同様機能のユニポーラ／バイポーラ変換回路２
０２へ印加され、ｍ系列のバイポーラ信号（＃１〜＃
ｍ，第３図（５））に変換される。このｍ系列のバイポ
ーラ信号（＃１〜＃ｍ）が監視信号として予備回線（例
えば無線回線）へ送出される。
視回路と同様機能のユニポーラ／バイポーラ変換回路２
０２へ印加され、ｍ系列のバイポーラ信号（＃１〜＃
ｍ，第３図（５））に変換される。このｍ系列のバイポ
ーラ信号（＃１〜＃ｍ）が監視信号として予備回線（例
えば無線回線）へ送出される。
次いで、受端側回路では、ｍ系列のバイポーラ信号（＃
１〜＃ｍ）がｍ系列の整流信号２０３にて絶対値変換さ
れｍ系列のＲＺ信号６（６：６１〜６ｍ）となり、第３
図（６））、ｍ系列の１／２分周回路２０５へ入力する
とともに、その１系列（例えば＃１系列）が１／３周波
数サンプリングパルス抽出回路１０５へ入力している。
１〜＃ｍ）がｍ系列の整流信号２０３にて絶対値変換さ
れｍ系列のＲＺ信号６（６：６１〜６ｍ）となり、第３
図（６））、ｍ系列の１／２分周回路２０５へ入力する
とともに、その１系列（例えば＃１系列）が１／３周波
数サンプリングパルス抽出回路１０５へ入力している。
１／３周波数サンプリングパルス抽出回路１０５は入力
ＲＺ信号６から伝送信号速度１／３の周波数をもつサン
プリングパルス８を抽出し（第３図（８））、それをｍ
系列の遅延回路２０６、同位相比較回路２０７、同比較
回路２０８へそれぞれ送出している。ｍ系列の１／２分
周回路２０５は入力したｍ系列のＲＺ信号６をｍ系列の
ＮＲＺ信号７（７：７１〜７ｍ）に変換し（第３図
（７））、それをｍ系列の遅延回路２０６、同位相比較
回路２０７へそれぞれ送出する。
ＲＺ信号６から伝送信号速度１／３の周波数をもつサン
プリングパルス８を抽出し（第３図（８））、それをｍ
系列の遅延回路２０６、同位相比較回路２０７、同比較
回路２０８へそれぞれ送出している。ｍ系列の１／２分
周回路２０５は入力したｍ系列のＲＺ信号６をｍ系列の
ＮＲＺ信号７（７：７１〜７ｍ）に変換し（第３図
（７））、それをｍ系列の遅延回路２０６、同位相比較
回路２０７へそれぞれ送出する。
ｍ系列の遅延回路２０６では入力したｍ系列のＮＲＺ信
号７をサンプリングパルス８によって伝送信号速度の３
ビット毎にサンプリングし、伝送信号速度に対して３ビ
ット分遅延した遅延信号９（９：９１〜９ｍ）をｍ系列
の位相比較回路２０７へ送出する（第３図（９））。ｍ
系列の位相比較回路２０７ではｍ系列の１／２分周回路
２０５の出力信号７とｍ系列の遅延回路２０６の出力信
号９とを受けて伝送信号速度の３ビット毎の位相変化を
各系列単位に監視し、その監視結果であるｍ系列の出力
信号１１（１１：１１１〜１１ｍ）を比較回路２０８へ
送出する（第３図（１１））。
号７をサンプリングパルス８によって伝送信号速度の３
ビット毎にサンプリングし、伝送信号速度に対して３ビ
ット分遅延した遅延信号９（９：９１〜９ｍ）をｍ系列
の位相比較回路２０７へ送出する（第３図（９））。ｍ
系列の位相比較回路２０７ではｍ系列の１／２分周回路
２０５の出力信号７とｍ系列の遅延回路２０６の出力信
号９とを受けて伝送信号速度の３ビット毎の位相変化を
各系列単位に監視し、その監視結果であるｍ系列の出力
信号１１（１１：１１１〜１１ｍ）を比較回路２０８へ
送出する（第３図（１１））。
ここに、ｍ系列の出力信号１１は伝送信号速度の１／３
の速度信号である。比較回路２０８はｍ系列の出力信号
１１を受けて各系列相互間の一致不一致を判定し、従来
と同様に判定信号（１２）を回線状態判断回路２０９へ
送出する（第３図（１２））。
の速度信号である。比較回路２０８はｍ系列の出力信号
１１を受けて各系列相互間の一致不一致を判定し、従来
と同様に判定信号（１２）を回線状態判断回路２０９へ
送出する（第３図（１２））。
ここで、変換回路１０３において、伝送信号速度に対し
て３ビット連続マーク信号を第１の３ビット固定パター
ン“１０１”に変換すると、ｍ系列のＮＲＺ信号７は、
伝送信号速度の３ビットパターン“００１”に変換さ
れ、また、伝送信号速度に対して、３ビット連続スペー
ス信号を第２の３ビット固定パターン“１００”に変換
すると、ｍ系列のＮＲＺ信号７は、伝送信号速度の３ビ
ットパターン“１１１”あるいは“０００”に変換され
る。つまり、ｍ系列のＮＲＺ信号７は、伝送信号速度の
３ビットパターン“００１”，“０００”，“１１１”
のいずれかとなり各パターン共、伝送信号速度の２ビッ
ト同じ信号が続くことになる。そこで、この２ビットの
ところを、サンプリングパルス８でサンプリングする
と、サンプリング点におけるタイミングマージンが伝送
信号速度の２ビットあるいは３ビットとることができ
る。
て３ビット連続マーク信号を第１の３ビット固定パター
ン“１０１”に変換すると、ｍ系列のＮＲＺ信号７は、
伝送信号速度の３ビットパターン“００１”に変換さ
れ、また、伝送信号速度に対して、３ビット連続スペー
ス信号を第２の３ビット固定パターン“１００”に変換
すると、ｍ系列のＮＲＺ信号７は、伝送信号速度の３ビ
ットパターン“１１１”あるいは“０００”に変換され
る。つまり、ｍ系列のＮＲＺ信号７は、伝送信号速度の
３ビットパターン“００１”，“０００”，“１１１”
のいずれかとなり各パターン共、伝送信号速度の２ビッ
ト同じ信号が続くことになる。そこで、この２ビットの
ところを、サンプリングパルス８でサンプリングする
と、サンプリング点におけるタイミングマージンが伝送
信号速度の２ビットあるいは３ビットとることができ
る。
そのため各系列にスタッフジッタが存在しても、従来よ
りもタイミングマージンが増大しているため、誤動作を
起こすことがない。
りもタイミングマージンが増大しているため、誤動作を
起こすことがない。
さて、比較回路２０８でｍ系列の出力信号１１の各系列
相互間の一致不一致を比較する際、予備の回線伝送路よ
り伝送してきたｍ系列の入力バイポーラ信号（＃１〜＃
ｍ）の各系列に、誤りがない場合（第３図（５）
（イ））、ｍ系列の出力信号１１は各系列相互に同じ信
号であるので（第３図（５）（イ））、比較回路２０８
で、各系列相互間の一致不一致を比較した結果、符号誤
りなしの判定信号１２（第３図（１２）（イ））が回線
状態判断回路２０９に送られる。
相互間の一致不一致を比較する際、予備の回線伝送路よ
り伝送してきたｍ系列の入力バイポーラ信号（＃１〜＃
ｍ）の各系列に、誤りがない場合（第３図（５）
（イ））、ｍ系列の出力信号１１は各系列相互に同じ信
号であるので（第３図（５）（イ））、比較回路２０８
で、各系列相互間の一致不一致を比較した結果、符号誤
りなしの判定信号１２（第３図（１２）（イ））が回線
状態判断回路２０９に送られる。
しかし、ｍ系列の入力バイポーラ信号（＃１〜＃ｍ）の
うちいずれか１系列でも符号誤りがあると（第３図
（５）（ロ））、その系列の出力信号１１は、他の系列
の出力信号と異なるため（第３図（１１）（ロ））、比
較回路２０８から符号誤りありの判定新信号１２（第３
図（１２）（ロ））が回線状態判断回路２０９に送ら
れ、従来と同様に予備回線の回線状態が監視できること
になる。
うちいずれか１系列でも符号誤りがあると（第３図
（５）（ロ））、その系列の出力信号１１は、他の系列
の出力信号と異なるため（第３図（１１）（ロ））、比
較回路２０８から符号誤りありの判定新信号１２（第３
図（１２）（ロ））が回線状態判断回路２０９に送ら
れ、従来と同様に予備回線の回線状態が監視できること
になる。
（発明の効果） 以上詳述したように、本発明の予備回線監視回路によれ
ば、送端側ではＭ周期擬似ランダム信号を２種類のＮビ
ット固定パターン信号に変換し、受端側では、伝送信号
速度の１／Ｎの周波数をもつサンプリングパルスでサン
プリングするようにしたので、ｍ系列のＮＲＺ信号をサ
ンプリングする時、サンプリング点におけるタイミング
マージンを伝送信号速度の少なくとも２ビットあるいは
３ビットとることができ、各系列にスタッフジッタが存
在しても、従来よりもタイミングマージンが増大し、誤
動作をひき起こさない安定な回路が得られるという効果
がある。
ば、送端側ではＭ周期擬似ランダム信号を２種類のＮビ
ット固定パターン信号に変換し、受端側では、伝送信号
速度の１／Ｎの周波数をもつサンプリングパルスでサン
プリングするようにしたので、ｍ系列のＮＲＺ信号をサ
ンプリングする時、サンプリング点におけるタイミング
マージンを伝送信号速度の少なくとも２ビットあるいは
３ビットとることができ、各系列にスタッフジッタが存
在しても、従来よりもタイミングマージンが増大し、誤
動作をひき起こさない安定な回路が得られるという効果
がある。
第１図は本発明の一実施例に係る予備回線監視回路のブ
ロック図、第２図は第１および第２のＮビット固定パタ
ーン例を示す図、第３図はＮ＝３の場合における各部の
動作波形を示す図、第４図は従来の予備回線監視回路の
ブロック図、第５図は従来回路の各部の動作波形を示す
図である。 １０１……１／Ｎ分周回路、１０２……Ｍ周期擬似ラン
ダム信号発生回路、１０３……変換回路、１０５……１
／Ｎ周波数サンプリングパルス抽出回路、２０２……ユ
ニポーラ／バイポーラ変換回路、２０３……整流回路、 ２０５……１／２分周回路、２０６……遅延回路、２０
７……位相比較回路、２０８……比較回路、２０９……
回線状態判断回路。
ロック図、第２図は第１および第２のＮビット固定パタ
ーン例を示す図、第３図はＮ＝３の場合における各部の
動作波形を示す図、第４図は従来の予備回線監視回路の
ブロック図、第５図は従来回路の各部の動作波形を示す
図である。 １０１……１／Ｎ分周回路、１０２……Ｍ周期擬似ラン
ダム信号発生回路、１０３……変換回路、１０５……１
／Ｎ周波数サンプリングパルス抽出回路、２０２……ユ
ニポーラ／バイポーラ変換回路、２０３……整流回路、 ２０５……１／２分周回路、２０６……遅延回路、２０
７……位相比較回路、２０８……比較回路、２０９……
回線状態判断回路。
Claims (1)
- 【請求項１】伝送信号速度のクロックパルスを１／Ｎ
（Ｎは２以上の整数）に分周する１／Ｎ分周回路と；
この１／Ｎ分周回路で得た１／Ｎ分周クロックパルスに
よって駆動されＭ周期の擬似ランダム信号を発生するＭ
周期擬似ランダム信号発生回路と；前記Ｍ周期擬似ラン
ダム信号のマーク信号およびスペース信号をそれぞれの
信号に対応しＮビットで構成される２種類のＮビット固
定パターンに変換する変換回路と； この変換回路の出
力信号をｍ系列のバイポーラ信号に変換するユニポーラ
／バイポーラ変換回路と； 前記ｍ系列バイポーラ信号
を絶対値変換するｍ系列の整流回路と； このｍ系列の
整流回路のｍ系列出力信号のそれぞれをＮＲＺ信号に変
換するｍ系列の１／２分周回路と； 前記ｍ系列の整流
回路のｍ系列信号の任意の１系列の出力信号から、１／
Ｎの周波数をもつサンプリングパルスを抽出するサンプ
リングパルス抽出回路と； 前記ｍ系列の１／２分周回
路が出力するｍ系列のＮＲＺ信号のそれぞれを前記サン
プリングパルスに基づきＮビット分遅延させるｍ系列の
遅延回路と； 前記ｍ系列の１／２分周回路のｍ系列出
力信号と前記ｍ系列の遅延回路のｍ系列出力信号とを前
記サンプリングパルスに基づきそれぞれ位相比較するｍ
系列の位相比較回路と； このｍ系列の位相比較回路の
ｍ系列出力信号を受けて各系列相互間の一致不一致を前
記サンプリングパルスに基づき比較する比較回路と；
を備えたことを特徴とする予備回線監視回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61099254A JPH0624345B2 (ja) | 1986-04-28 | 1986-04-28 | 予備回線監視回路 |
| AU72150/87A AU587754B2 (en) | 1986-04-28 | 1987-04-28 | Protection channel monitoring system using a check signal comprising two different n-bit code patterns sequentially arranged at random |
| EP87106155A EP0243938B1 (en) | 1986-04-28 | 1987-04-28 | Protection channel monitoring system using a check signal comprising two different n-bit code patterns sequentially arranged at random |
| DE87106155T DE3787561D1 (de) | 1986-04-28 | 1987-04-28 | Ersatzkanalueberwachungssystem unter verwendung eines pruefsignals mit zwei verschiedenen, in einer zufallsfolge angeordneten n-bit-kodemustern. |
| CA000535734A CA1274292A (en) | 1986-04-28 | 1987-04-28 | Protection channel monitoring system using a check signal comprising two different n-bit code patterns sequentially arranged at random |
| US07/043,653 US4811359A (en) | 1986-04-28 | 1987-04-28 | Protection channel monitoring system using a check signal comprising two different N-bit code patterns sequentially arranged at random |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61099254A JPH0624345B2 (ja) | 1986-04-28 | 1986-04-28 | 予備回線監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62254541A JPS62254541A (ja) | 1987-11-06 |
| JPH0624345B2 true JPH0624345B2 (ja) | 1994-03-30 |
Family
ID=14242575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61099254A Expired - Lifetime JPH0624345B2 (ja) | 1986-04-28 | 1986-04-28 | 予備回線監視回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4811359A (ja) |
| EP (1) | EP0243938B1 (ja) |
| JP (1) | JPH0624345B2 (ja) |
| AU (1) | AU587754B2 (ja) |
| CA (1) | CA1274292A (ja) |
| DE (1) | DE3787561D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU618289B2 (en) * | 1987-11-10 | 1991-12-19 | Nec Corporation | Channel switching system |
| JPH01128631A (ja) * | 1987-11-13 | 1989-05-22 | Nec Corp | デジタル多重化装置のモニター方式 |
| JP2524371B2 (ja) * | 1987-12-17 | 1996-08-14 | 日本電気株式会社 | 予備回線監視回路 |
| JPH01198834A (ja) * | 1988-02-03 | 1989-08-10 | Fujitsu Ltd | 回線切替装置 |
| US5058129A (en) * | 1989-10-11 | 1991-10-15 | Integrated Network Corporation | Two-wire digital transmission loop |
| NL9002176A (nl) * | 1990-10-08 | 1992-05-06 | Philips Nv | Werkwijze voor het verminderen van deeltjescontaminatie tijdens sputteren en een sputterinrichting voor gebruik van een dergelijke werkwijze. |
| US5283807A (en) * | 1992-10-21 | 1994-02-01 | Tutankhamon Electronics, Inc. | EMI suppression coding |
| US5757652A (en) * | 1995-12-21 | 1998-05-26 | Tektronix, Inc. | Electrical signal jitter and wander measurement system and method |
| US6029058A (en) * | 1996-07-19 | 2000-02-22 | The Board Of Trustee Of The Leland Stanford Junior University | Spectrum control for direct conversion radio frequency reception |
| US5754437A (en) * | 1996-09-10 | 1998-05-19 | Tektronix, Inc. | Phase measurement apparatus and method |
| DE10229860A1 (de) * | 2002-07-03 | 2004-01-29 | Infineon Technologies Ag | Verfahren und Sendevorrichtung zum Übertragen eines zweiwertigen Signals |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585159A (en) * | 1978-12-22 | 1980-06-26 | Nec Corp | Monitor circuit for spare line |
| US4417348A (en) * | 1981-04-30 | 1983-11-22 | Bell Telephone Laboratories, Incorporated | Errorless line protection switcher |
| US4395772A (en) * | 1981-04-30 | 1983-07-26 | Bell Telephone Laboratories, Incorporated | Line protection switch controller |
| JPS58134545A (ja) * | 1982-02-04 | 1983-08-10 | Nec Corp | サ−ビスチヤンネル信号伝送方式 |
| US4680776A (en) * | 1983-11-11 | 1987-07-14 | Fujitsu Limited | Protection switching system for carrier transmission line |
| JPS60208134A (ja) * | 1984-04-02 | 1985-10-19 | Nec Corp | 無線通信方式 |
| JPS60214135A (ja) * | 1984-04-09 | 1985-10-26 | Nec Corp | 予備回線監視回路 |
| US4577312A (en) * | 1984-07-05 | 1986-03-18 | At&T Bell Laboratories | Arrangement for wideband transmission via a switched network |
| US4598399A (en) * | 1984-11-20 | 1986-07-01 | Rockwell International Corporation | Multichannel multisite signal protection channel switching apparatus |
-
1986
- 1986-04-28 JP JP61099254A patent/JPH0624345B2/ja not_active Expired - Lifetime
-
1987
- 1987-04-28 EP EP87106155A patent/EP0243938B1/en not_active Expired - Lifetime
- 1987-04-28 DE DE87106155T patent/DE3787561D1/de not_active Expired - Lifetime
- 1987-04-28 AU AU72150/87A patent/AU587754B2/en not_active Ceased
- 1987-04-28 US US07/043,653 patent/US4811359A/en not_active Expired - Lifetime
- 1987-04-28 CA CA000535734A patent/CA1274292A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0243938B1 (en) | 1993-09-29 |
| AU587754B2 (en) | 1989-08-24 |
| AU7215087A (en) | 1987-10-29 |
| JPS62254541A (ja) | 1987-11-06 |
| US4811359A (en) | 1989-03-07 |
| CA1274292A (en) | 1990-09-18 |
| EP0243938A3 (en) | 1990-01-31 |
| DE3787561D1 (de) | 1993-11-04 |
| EP0243938A2 (en) | 1987-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0624345B2 (ja) | 予備回線監視回路 | |
| KR960013655B1 (ko) | 고선명 텔레비젼 수상기의 데이터 세그먼트 동기신호검출기 | |
| US8144826B2 (en) | Clock signal recovery device and method for recovering clock signals | |
| US6137332A (en) | Clock signal generator and data signal generator | |
| JP2001352318A (ja) | 送信回路とその方法、受信回路とその方法およびデータ通信装置 | |
| US4947394A (en) | Spare channel monitor circuit | |
| US3548309A (en) | Data rate converter | |
| JP2693758B2 (ja) | フレームパルス発生方式 | |
| JPH05315966A (ja) | Ｎｒｚ／ｃｍｉ（ｉｉ）符号変換装置 | |
| JP3389560B2 (ja) | クロック抽出装置 | |
| JPS60235549A (ja) | ｎＢ１Ｃ符号信号のＣビツト同期方式 | |
| JP3264586B2 (ja) | パターン同期回路 | |
| JPS60224346A (ja) | 同期クロツク発生回路 | |
| JPS6265535A (ja) | クロツク非同期デ−タ検出方式 | |
| JP3422403B2 (ja) | パス監視システム | |
| JPS6262098B2 (ja) | ||
| US20030185312A1 (en) | Clock recovery from a composite clock signal | |
| JPH03187542A (ja) | 同期回路 | |
| JP2692481B2 (ja) | フレーム同期回路 | |
| JP2953872B2 (ja) | 高速信号伝送装置 | |
| JPH10145343A (ja) | 多重伝送回路 | |
| JPH08204692A (ja) | 伝送信号のクロックタイミング抽出方法 | |
| JPH0357661B2 (ja) | ||
| JPS63100840A (ja) | デジタル通信系における前置信号の連続的監視検出回路 | |
| KR19990024395A (ko) | 맨체스터 신호 검출 및 동기용 클럭 복원 장치 |