JPH10308443A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH10308443A JPH10308443A JP13024897A JP13024897A JPH10308443A JP H10308443 A JPH10308443 A JP H10308443A JP 13024897 A JP13024897 A JP 13024897A JP 13024897 A JP13024897 A JP 13024897A JP H10308443 A JPH10308443 A JP H10308443A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- insulating
- semiconductor
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】絶縁分離溝の交差部の溝の交差部の埋設性を改
善し、絶縁分離溝上部の凹み発生を防止し、上層膜の膜
残り、段切れに起因した歩留の低下を抑える半導体集積
回路装置の提供。 【解決手段】絶縁分離溝２の交差部分に所望の形状をし
た島状の半導体領域３を形成することで、溝の実効幅が
最小となる点を中心としてその点から離れるに従ってそ
の幅が単調に広くなるようにし、交差部の溝の実効幅が
その交差部につながる溝の幅より広くならないようにす
る。この溝内に減圧ＣＶＤ法でＢＰＳＧ膜を成長する
と、溝の交差部分内の実効値が最小となる点が始めに埋
設されて、その点を中心に埋設領域が拡がるように順次
埋設されていく為、埋設過程で交差部に深い筒状の溝が
発生しなくなる。交差部に大きな鬆が発生せず、ＢＰＳ
Ｇ膜リフロー時の鬆の形状変化に伴って発生する凹みが
抑えられる。
善し、絶縁分離溝上部の凹み発生を防止し、上層膜の膜
残り、段切れに起因した歩留の低下を抑える半導体集積
回路装置の提供。 【解決手段】絶縁分離溝２の交差部分に所望の形状をし
た島状の半導体領域３を形成することで、溝の実効幅が
最小となる点を中心としてその点から離れるに従ってそ
の幅が単調に広くなるようにし、交差部の溝の実効幅が
その交差部につながる溝の幅より広くならないようにす
る。この溝内に減圧ＣＶＤ法でＢＰＳＧ膜を成長する
と、溝の交差部分内の実効値が最小となる点が始めに埋
設されて、その点を中心に埋設領域が拡がるように順次
埋設されていく為、埋設過程で交差部に深い筒状の溝が
発生しなくなる。交差部に大きな鬆が発生せず、ＢＰＳ
Ｇ膜リフロー時の鬆の形状変化に伴って発生する凹みが
抑えられる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
に関し、特に絶縁分離トレンチを有する半導体集積回路
装置に関する。
に関し、特に絶縁分離トレンチを有する半導体集積回路
装置に関する。
【０００２】
【従来の技術】トレンチ溝を利用したトランジスタの絶
縁分離は、選択酸化による絶縁分離にみられるような所
謂バーズビークによる有効面積の減少が無いため、隣接
するトランジスタ間の絶縁領域を狭くできるだけでな
く、トランジスタ自身の動作領域に近接して絶縁領域を
形成できることから、トランジスタの素子寸法を小さく
形成する上でも有効な手段である。
縁分離は、選択酸化による絶縁分離にみられるような所
謂バーズビークによる有効面積の減少が無いため、隣接
するトランジスタ間の絶縁領域を狭くできるだけでな
く、トランジスタ自身の動作領域に近接して絶縁領域を
形成できることから、トランジスタの素子寸法を小さく
形成する上でも有効な手段である。
【０００３】特にＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ
−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の高温においてリ
フロー性を有する絶縁膜で埋設されたトレンチ溝により
トランジスタの絶縁分離を図ることは、寄生容量を低減
し、高周波動作性能を向上する上でも有効な手段であ
る。
−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の高温においてリ
フロー性を有する絶縁膜で埋設されたトレンチ溝により
トランジスタの絶縁分離を図ることは、寄生容量を低減
し、高周波動作性能を向上する上でも有効な手段であ
る。
【０００４】図６、図７、及び図１０は、トレンチ絶縁
分離の第一の従来技術を示す半導体チップの平面図であ
る。
分離の第一の従来技術を示す半導体チップの平面図であ
る。
【０００５】図６に示すように、幅Ｗで素子領域１を分
離する絶縁分離溝２が直交して形成されているとき、絶
縁分離溝２が十字に交差する部分では素子領域１の対向
間隔が√２Ｗになる。このため、この絶縁分離溝２内に
減圧ＣＶＤ法でＢＰＳＧ膜を成長していくと、図７に示
すように、幅Ｗの辺部に対し、交差部の埋設される時期
が遅れることになる。
離する絶縁分離溝２が直交して形成されているとき、絶
縁分離溝２が十字に交差する部分では素子領域１の対向
間隔が√２Ｗになる。このため、この絶縁分離溝２内に
減圧ＣＶＤ法でＢＰＳＧ膜を成長していくと、図７に示
すように、幅Ｗの辺部に対し、交差部の埋設される時期
が遅れることになる。
【０００６】即ち、十字に交差する箇所を埋設するため
には、辺部におよそ√２（≒１．４１）倍の膜厚を必要
とすることになる。同様に、Ｔ字に交差する部分を埋設
するためには、辺部の５／４（＝１．２５）倍の膜厚が
必要となる。
には、辺部におよそ√２（≒１．４１）倍の膜厚を必要
とすることになる。同様に、Ｔ字に交差する部分を埋設
するためには、辺部の５／４（＝１．２５）倍の膜厚が
必要となる。
【０００７】図８は、図７のＡ−Ａ′線縦断面図を模式
的に示している。ＢＰＳＧ膜５が成長していくに従い、
埋設すべき溝のアスペクト比は次第に大きくなるが、溝
の辺部が殆ど埋設された時点で、交差部分の溝は、図８
に示すような深い筒状の溝７になる。こうなると溝の底
部の成長レートが遅くなり、溝の上部が先に塞がって、
図９に示すように、溝内に大きな鬆６が残ってしまう。
的に示している。ＢＰＳＧ膜５が成長していくに従い、
埋設すべき溝のアスペクト比は次第に大きくなるが、溝
の辺部が殆ど埋設された時点で、交差部分の溝は、図８
に示すような深い筒状の溝７になる。こうなると溝の底
部の成長レートが遅くなり、溝の上部が先に塞がって、
図９に示すように、溝内に大きな鬆６が残ってしまう。
【０００８】ＢＰＳＧにはリフロー性があるため、熱処
理を行うことで、鬆を収縮させて埋設性を改善すること
ができ、また、上面に凹凸に対して平坦性も改善できる
という利点がある。ところが、交差部の溝内に、図９に
示すような大きな鬆６が形成されていると、この鬆が大
きく残ったまま、鬆の上部に凹みが形成される場合があ
る。即ち、熱処理によってＢＰＳＧの鬆はの張力により
内面積が小さくなるように球状に変形しようとするが、
周囲が素子領域１で囲まれていない交差部の鬆は、絶縁
分離溝２の辺に沿う方向（図１０の矢印の方向）に容易
に拡がって、図１１に縦断面図として示すように、球状
に変化することができる。
理を行うことで、鬆を収縮させて埋設性を改善すること
ができ、また、上面に凹凸に対して平坦性も改善できる
という利点がある。ところが、交差部の溝内に、図９に
示すような大きな鬆６が形成されていると、この鬆が大
きく残ったまま、鬆の上部に凹みが形成される場合があ
る。即ち、熱処理によってＢＰＳＧの鬆はの張力により
内面積が小さくなるように球状に変形しようとするが、
周囲が素子領域１で囲まれていない交差部の鬆は、絶縁
分離溝２の辺に沿う方向（図１０の矢印の方向）に容易
に拡がって、図１１に縦断面図として示すように、球状
に変化することができる。
【０００９】このときの鬆の形状変化により、交差部中
央部に占める鬆の体積は小さくなり、髭６の上部のＢＰ
ＳＧ５を溝内に引き込んで、図１１に示すように、表面
に凹み８を形成することになる。
央部に占める鬆の体積は小さくなり、髭６の上部のＢＰ
ＳＧ５を溝内に引き込んで、図１１に示すように、表面
に凹み８を形成することになる。
【００１０】このような凹み８は、上層膜の膜残りや、
段切れを発生させて、半導体集積回路の歩留を低下させ
る原因となる。
段切れを発生させて、半導体集積回路の歩留を低下させ
る原因となる。
【００１１】図１２乃至図１４は、トレンチ絶縁分離の
第二の従来技術を示す半導体チップの平面図である。
第二の従来技術を示す半導体チップの平面図である。
【００１２】上述のような交差部の埋設性を改善する従
来技術として、例えば特開平５−６３０７３号公報に記
載されたものがある。この方法は、図１２に示すよう
に、絶縁分離溝２の交差部分を形成する素子領域１の直
角部の角を斜めに切り取り、交差部内に島状の半導体領
域３を設けることで、実効的な溝幅の拡がりを抑えよう
とするものである。
来技術として、例えば特開平５−６３０７３号公報に記
載されたものがある。この方法は、図１２に示すよう
に、絶縁分離溝２の交差部分を形成する素子領域１の直
角部の角を斜めに切り取り、交差部内に島状の半導体領
域３を設けることで、実効的な溝幅の拡がりを抑えよう
とするものである。
【００１３】図１２の例では、（１２−３√２）Ｗ／７
（≒１．１１Ｗ）と、図６の例の、√２Ｗ（≒１．４
１）に比べ、およそ０．７８倍にまで抑えられている。
（≒１．１１Ｗ）と、図６の例の、√２Ｗ（≒１．４
１）に比べ、およそ０．７８倍にまで抑えられている。
【００１４】しかしながら、この場合も辺部の幅Ｗより
広い箇所があるため、この溝内に減圧ＣＶＤ法でＢＰＳ
Ｇ膜を成長していくと、図１３に示すように、交差部に
埋設される時期が辺部より遅れる箇所ができてしまう。
従って、第一の従来技術と同様に、この部分が筒状の深
い溝７になり、鬆が発生する。
広い箇所があるため、この溝内に減圧ＣＶＤ法でＢＰＳ
Ｇ膜を成長していくと、図１３に示すように、交差部に
埋設される時期が辺部より遅れる箇所ができてしまう。
従って、第一の従来技術と同様に、この部分が筒状の深
い溝７になり、鬆が発生する。
【００１５】この鬆は、ＢＰＳＧ膜のリフロー時に、絶
縁分離溝の辺に沿う方向（図１４の矢印の方向）に拡が
って、球状に変形し上部に凹みを発生させることにな
る。
縁分離溝の辺に沿う方向（図１４の矢印の方向）に拡が
って、球状に変形し上部に凹みを発生させることにな
る。
【００１６】この第二の従来技術は、上記第一の従来技
術に比べ、実効的な溝幅の拡がりが小さく抑えられてい
るため、交差部に形成される鬆の体積は小さくなり、発
生する凹みの程度は浅くなるが、完全に抑えることはで
きない。
術に比べ、実効的な溝幅の拡がりが小さく抑えられてい
るため、交差部に形成される鬆の体積は小さくなり、発
生する凹みの程度は浅くなるが、完全に抑えることはで
きない。
【００１７】
【発明が解決しようとする課題】上記したように従来技
術は下記記載の問題点を有している。
術は下記記載の問題点を有している。
【００１８】第一の問題点は、絶縁分離溝の交差部で溝
の実効幅が、辺部に対し広くなるため、溝内をＢＰＳＧ
で埋設する際、辺部が先に埋設されて筒状の溝が残り、
鬆を発生させてしまう、ということである。
の実効幅が、辺部に対し広くなるため、溝内をＢＰＳＧ
で埋設する際、辺部が先に埋設されて筒状の溝が残り、
鬆を発生させてしまう、ということである。
【００１９】絶縁分離溝の交差部に鬆が発生した場合、
周囲が素子領域に囲まれていないため、リフロー時の形
状変化が容易になり、鬆の体積変化に伴う凹みが発生し
易くなる。
周囲が素子領域に囲まれていないため、リフロー時の形
状変化が容易になり、鬆の体積変化に伴う凹みが発生し
易くなる。
【００２０】第二の問題点は、実効的な絶縁分離溝幅の
拡がりを抑える目的で、素子領域の直角部を斜めに切り
取って、絶縁分離溝の交差部内に島状のダミーの素子領
域を設けた場合、素子領域の有効面積が狭くなる、とい
うことである。
拡がりを抑える目的で、素子領域の直角部を斜めに切り
取って、絶縁分離溝の交差部内に島状のダミーの素子領
域を設けた場合、素子領域の有効面積が狭くなる、とい
うことである。
【００２１】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、絶縁分離溝が交
差して形成された半導体集積回路装置において、従来の
有効素子領域を損なうことなく、絶縁分離溝交差部の埋
設性を改善することにより、絶縁分離溝上部の凹みの発
生を防止し、上層部の膜残り、段切れに起因した歩留の
低下を抑え、信頼性を特段に向上する半導体集積回路装
置を提供することにある。
てなされたものであって、その目的は、絶縁分離溝が交
差して形成された半導体集積回路装置において、従来の
有効素子領域を損なうことなく、絶縁分離溝交差部の埋
設性を改善することにより、絶縁分離溝上部の凹みの発
生を防止し、上層部の膜残り、段切れに起因した歩留の
低下を抑え、信頼性を特段に向上する半導体集積回路装
置を提供することにある。
【００２２】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体集積回路装置は、絶縁膜で埋設され
た絶縁分離溝が交差するように形成され、その交差部分
の絶縁分離溝内に島状の半導体領域が形成されており、
且つ、前記島状の半導体領域と、前記交差部によって分
離された半導体領域との距離が最小となる点を中心とし
て、その点から離れるに従って次第にその距離が遠くな
るような平面形状を有していることを特徴としている。
め、本発明の半導体集積回路装置は、絶縁膜で埋設され
た絶縁分離溝が交差するように形成され、その交差部分
の絶縁分離溝内に島状の半導体領域が形成されており、
且つ、前記島状の半導体領域と、前記交差部によって分
離された半導体領域との距離が最小となる点を中心とし
て、その点から離れるに従って次第にその距離が遠くな
るような平面形状を有していることを特徴としている。
【００２３】［発明の概要］上記のように構成されてな
る本発明によれば、絶縁分離溝内に減圧ＣＶＤ法で絶縁
膜を成長する際、溝の交差部分に形成された島状の半導
体領域と、交差部によって分離された半導体領域との距
離が最小となる点が、始めに、絶縁膜で埋設され、その
点を中心に、埋設領域が拡がるように、順次埋設されて
いくため、辺部よりも先に、交差部分が埋設され、交差
部分に、大きな鬆が発生しなくなる。
る本発明によれば、絶縁分離溝内に減圧ＣＶＤ法で絶縁
膜を成長する際、溝の交差部分に形成された島状の半導
体領域と、交差部によって分離された半導体領域との距
離が最小となる点が、始めに、絶縁膜で埋設され、その
点を中心に、埋設領域が拡がるように、順次埋設されて
いくため、辺部よりも先に、交差部分が埋設され、交差
部分に、大きな鬆が発生しなくなる。
【００２４】このため、絶縁膜のリフロー後、溝の交差
部に、凹みが発生しなくなる。
部に、凹みが発生しなくなる。
【００２５】本発明によれば、辺部には大きな鬆が発生
し難いが、たとえ発生しても、両側が素子領域で挟まれ
ているため、リフロー時の形状変化が小さく、鬆の形状
変化に伴う凹みが発生し難い。
し難いが、たとえ発生しても、両側が素子領域で挟まれ
ているため、リフロー時の形状変化が小さく、鬆の形状
変化に伴う凹みが発生し難い。
【００２６】従来の絶縁分離溝の交差部内に島状のダミ
ー素子領域を追加するのみで形成することもできるの
で、従来のレイアウトに対し有効素子領域を損うことな
く実現が可能になる。
ー素子領域を追加するのみで形成することもできるの
で、従来のレイアウトに対し有効素子領域を損うことな
く実現が可能になる。
【００２７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２８】図１は、本発明の実施の形態を説明するた
めの図であり、半導体チップの平面図である。
めの図であり、半導体チップの平面図である。
【００２９】図１に示すように、半導体基板の一表面に
半導体領域１ａを分離する絶縁分離溝２が交差するよう
に形成されており、絶縁分離溝２が十字に交差する部分
の絶縁分離溝内に、島状の半導体領域３が形成されてい
る。この島状の半導体領域３の平面形状と配置は、交差
部によって分離された半導体領域１ａとの距離が最小と
なる点を中心として、その点から離れるに従って単調に
その距離が遠くなるように決定されている。
半導体領域１ａを分離する絶縁分離溝２が交差するよう
に形成されており、絶縁分離溝２が十字に交差する部分
の絶縁分離溝内に、島状の半導体領域３が形成されてい
る。この島状の半導体領域３の平面形状と配置は、交差
部によって分離された半導体領域１ａとの距離が最小と
なる点を中心として、その点から離れるに従って単調に
その距離が遠くなるように決定されている。
【００３０】また、絶縁分離溝２がＴ字に交差する部分
の絶縁分離溝内には、凸状に飛び出した平面形状の半導
体領域４が形成されている。この凸状の半導体領域４の
平面形状と配置も、交差部によって分離された半導体領
域１ａとの距離が最小となる点を中心として、その点か
ら離れるに従って単調にその距離が遠くなるように決定
されている。
の絶縁分離溝内には、凸状に飛び出した平面形状の半導
体領域４が形成されている。この凸状の半導体領域４の
平面形状と配置も、交差部によって分離された半導体領
域１ａとの距離が最小となる点を中心として、その点か
ら離れるに従って単調にその距離が遠くなるように決定
されている。
【００３１】この島状、又は、凸状の半導体領域３、４
の平面形状は、絶縁分離溝２の交差部の形状、配置に応
じて決まるが、上記の条件を満たしていれば、必ずしも
図１に示したような多角形である必要は無く、任意の形
状が可能であり、例えば、図５に示すような、円形、及
び、半円形でも実現できる。
の平面形状は、絶縁分離溝２の交差部の形状、配置に応
じて決まるが、上記の条件を満たしていれば、必ずしも
図１に示したような多角形である必要は無く、任意の形
状が可能であり、例えば、図５に示すような、円形、及
び、半円形でも実現できる。
【００３２】本発明の半導体集積回路装置は、素子領域
を分離する絶縁分離溝の交差部において、島状、又は、
凸状の半導体領域とそれに絶縁分離溝を介して相対する
半導体領域との平面距離が、その交差部につながる半導
体領域辺部絶縁分離溝の開口幅（間隙）よりも広くなる
箇所が無く、且つ、島状、又は、凸状の半導体領域とそ
れに絶縁分離溝を介して相対する素子領域との平面距離
が最小になる点から、その交差部につながる半導体領域
辺部絶縁分離溝の開口へ向けて、絶縁分離溝幅が単調に
増加していることを特徴としている。
を分離する絶縁分離溝の交差部において、島状、又は、
凸状の半導体領域とそれに絶縁分離溝を介して相対する
半導体領域との平面距離が、その交差部につながる半導
体領域辺部絶縁分離溝の開口幅（間隙）よりも広くなる
箇所が無く、且つ、島状、又は、凸状の半導体領域とそ
れに絶縁分離溝を介して相対する素子領域との平面距離
が最小になる点から、その交差部につながる半導体領域
辺部絶縁分離溝の開口へ向けて、絶縁分離溝幅が単調に
増加していることを特徴としている。
【００３３】即ち、図１に示すように、絶縁分離溝２の
交差部へつながる溝の幅は必ずしも一定である必要はな
く、例えば素子領域以外を全て絶縁膜で埋設するような
半導体集積回路装置に於いて、寸法の異なる素子領域が
適当に近接して配置された場合に素子領域間に形成され
る分離溝に対しても、本発明を適用することができるこ
とは勿論である。
交差部へつながる溝の幅は必ずしも一定である必要はな
く、例えば素子領域以外を全て絶縁膜で埋設するような
半導体集積回路装置に於いて、寸法の異なる素子領域が
適当に近接して配置された場合に素子領域間に形成され
る分離溝に対しても、本発明を適用することができるこ
とは勿論である。
【００３４】本発明の半導体集積回路装置に於いては、
その絶縁分離溝内を減圧ＣＶＤ法により絶縁膜で埋設す
る際、溝の交差部分に形成された島状、又は、凸状の半
導体領域とそれに相対する素子領域との平面距離が最小
となる点が始めに絶縁膜で埋設され、その点を中心に埋
設領域が拡がるように順次埋設されていくため、素子領
域辺部の絶縁分離溝より先に交差部分が隙間無く埋設さ
れる。
その絶縁分離溝内を減圧ＣＶＤ法により絶縁膜で埋設す
る際、溝の交差部分に形成された島状、又は、凸状の半
導体領域とそれに相対する素子領域との平面距離が最小
となる点が始めに絶縁膜で埋設され、その点を中心に埋
設領域が拡がるように順次埋設されていくため、素子領
域辺部の絶縁分離溝より先に交差部分が隙間無く埋設さ
れる。
【００３５】
【実施例】次に、上記した本発明の実施の形態について
更に詳細に説明すべく、本発明の実施例について図面を
参照して説明する。
更に詳細に説明すべく、本発明の実施例について図面を
参照して説明する。
【００３６】［実施例１］図２乃至図４は、本発明の第
一の実施例を説明するための半導体チップの平面図であ
る。
一の実施例を説明するための半導体チップの平面図であ
る。
【００３７】図２に示すように、半導体基板の一表面に
素子領域１を分離する幅Ｗの絶縁分離溝２が直交するよ
うに形成されており、絶縁分離溝２が十字に交差する部
分の絶縁分離溝内中心に一辺がＷ／２の正方形の平面形
状をした島状の半導体領域３が、４５°の角度を以て形
成されている。この島状の半導体領域３とこの交差部に
よって分離された素子領域１との最小距離は、 （２√２−１）Ｗ／４（≒０．４６Ｗ） で、この点から離れるに従って単調にその距離は拡がる
が、相対している辺の間隔は、その交差部につながる絶
縁分離溝２の幅Ｗより広くなることはない。
素子領域１を分離する幅Ｗの絶縁分離溝２が直交するよ
うに形成されており、絶縁分離溝２が十字に交差する部
分の絶縁分離溝内中心に一辺がＷ／２の正方形の平面形
状をした島状の半導体領域３が、４５°の角度を以て形
成されている。この島状の半導体領域３とこの交差部に
よって分離された素子領域１との最小距離は、 （２√２−１）Ｗ／４（≒０．４６Ｗ） で、この点から離れるに従って単調にその距離は拡がる
が、相対している辺の間隔は、その交差部につながる絶
縁分離溝２の幅Ｗより広くなることはない。
【００３８】また、図２を参照して、絶縁分離溝２がＴ
字に交差する部分の絶縁分離溝２内の中心に一辺がＷの
直角三角形の平面形状をした凸状の半導体領域４が、４
５°の角度を以て形成されている。この凸状の半導体領
域４とこの交差部によって分離された素子領域１との最
小距離は、 （３√２−２）Ｗ／４（≒０．５６Ｗ） で、上記した十字部と同様に、この点から離れるに従っ
て単調にその距離は拡がるが、相対している辺の間隔
は、その交差部につながる絶縁分離溝２の幅Ｗより広く
なることはない。
字に交差する部分の絶縁分離溝２内の中心に一辺がＷの
直角三角形の平面形状をした凸状の半導体領域４が、４
５°の角度を以て形成されている。この凸状の半導体領
域４とこの交差部によって分離された素子領域１との最
小距離は、 （３√２−２）Ｗ／４（≒０．５６Ｗ） で、上記した十字部と同様に、この点から離れるに従っ
て単調にその距離は拡がるが、相対している辺の間隔
は、その交差部につながる絶縁分離溝２の幅Ｗより広く
なることはない。
【００３９】この溝内に減圧ＣＶＤ法でＢＰＳＧ膜を成
長していくと、図３に示すように、交差部の最小幅の点
が最初に埋設され、その点を中心に埋設領域が拡がるよ
うに順次埋設されていくため、素子領域辺部の絶縁分離
溝より先に交差部分が隙間無く埋設されていく。
長していくと、図３に示すように、交差部の最小幅の点
が最初に埋設され、その点を中心に埋設領域が拡がるよ
うに順次埋設されていくため、素子領域辺部の絶縁分離
溝より先に交差部分が隙間無く埋設されていく。
【００４０】従って、最も遅く埋設される溝部は素子領
域辺部となり、その開口は、スリット状になる。従来の
図７や図１３に見られたような、交差部に深く筒状に残
る溝７に比べ、このスリット状の広い間口を有する溝
は、大きな鬆が発生し難く、良好な埋設性が得られ易
い。
域辺部となり、その開口は、スリット状になる。従来の
図７や図１３に見られたような、交差部に深く筒状に残
る溝７に比べ、このスリット状の広い間口を有する溝
は、大きな鬆が発生し難く、良好な埋設性が得られ易
い。
【００４１】また、仮に素子領域辺部の絶縁分離溝内に
鬆が発生した場合でも、リフロー時の熱処理による鬆の
形状変化は小さく、鬆の上方に凹みが発生することはな
い。即ち、リフロー時の熱処理によるＢＰＳＧ内の鬆の
形状変化は、ＢＰＳＧの張力により内面積が小さくなる
ように球状に変形しようとするが、図４に示すように、
髭６の両側が素子領域１で挟まれているため、絶縁分離
溝２の幅方向に対して拡がることができず、結局溝の深
さ方向への変化も小さくなる。
鬆が発生した場合でも、リフロー時の熱処理による鬆の
形状変化は小さく、鬆の上方に凹みが発生することはな
い。即ち、リフロー時の熱処理によるＢＰＳＧ内の鬆の
形状変化は、ＢＰＳＧの張力により内面積が小さくなる
ように球状に変形しようとするが、図４に示すように、
髭６の両側が素子領域１で挟まれているため、絶縁分離
溝２の幅方向に対して拡がることができず、結局溝の深
さ方向への変化も小さくなる。
【００４２】また、減圧雰囲気で形成された鬆は全体的
に収縮するような変化も起こすが、発生する鬆の大きさ
自身が小さく抑えられるため、大きな凹みを発生させる
ような体積変化は発生しない。
に収縮するような変化も起こすが、発生する鬆の大きさ
自身が小さく抑えられるため、大きな凹みを発生させる
ような体積変化は発生しない。
【００４３】従って、本発明の絶縁分離溝は鬆が発生し
難く、鬆の体積変化に伴う凹みが発生しないため、上層
膜の膜残りや段切れの発生を防止して、半導体集積回路
装置の歩留低下を抑える効果がある。
難く、鬆の体積変化に伴う凹みが発生しないため、上層
膜の膜残りや段切れの発生を防止して、半導体集積回路
装置の歩留低下を抑える効果がある。
【００４４】本発明は、素子領域を分離する絶縁分離溝
が交差するように形成されている半導体集積回路装置に
おいて、絶縁分離溝が交差する部分の絶縁分離溝内に島
状又は凸状の半導体領域が形成されていることを特徴と
しているが、この島状、又は、凸状の半導体領域の平面
形状は、必ずしも第一の実施例のような矩形である必要
は無い。
が交差するように形成されている半導体集積回路装置に
おいて、絶縁分離溝が交差する部分の絶縁分離溝内に島
状又は凸状の半導体領域が形成されていることを特徴と
しているが、この島状、又は、凸状の半導体領域の平面
形状は、必ずしも第一の実施例のような矩形である必要
は無い。
【００４５】［実施例２］図５は、本発明の第二の実施
例を説明するための半導体チップ平面図である。
例を説明するための半導体チップ平面図である。
【００４６】図５に示すように、半導体基板の一表面に
素子領域１を分離する幅Ｗの絶縁分離溝２が直交するよ
うに形成されており、絶縁分離溝２が十字に交差する部
分の絶縁分離溝２内の中心に直径がＷ／２の円形の平面
形状をした島状の半導体領域３が形成されている。この
島状の半導体領域３とこの交差部によって分離された素
子領域１との最小距離は、 （２√２−１）Ｗ／４（≒０．４６Ｗ） で、この点から離れるに従って単調にその距離は拡がる
が、相対している辺の間隔は、その交差部につながる絶
縁分離溝２の幅Ｗより広くなることはない。
素子領域１を分離する幅Ｗの絶縁分離溝２が直交するよ
うに形成されており、絶縁分離溝２が十字に交差する部
分の絶縁分離溝２内の中心に直径がＷ／２の円形の平面
形状をした島状の半導体領域３が形成されている。この
島状の半導体領域３とこの交差部によって分離された素
子領域１との最小距離は、 （２√２−１）Ｗ／４（≒０．４６Ｗ） で、この点から離れるに従って単調にその距離は拡がる
が、相対している辺の間隔は、その交差部につながる絶
縁分離溝２の幅Ｗより広くなることはない。
【００４７】また、絶縁分離溝２がＴ字に交差する部分
の絶縁分離溝２内の中心に直径がＷの半円形の平面形状
をした凸状の半導体領域４が形成されている。この凸状
の半導体領域４とこの交差部によって分離された素子領
域１との最小距離は、 （√５−１）Ｗ／２（≒０．６２Ｗ） で、十字部と同様に、この点から離れるに従って単調に
その距離は拡がるが、相対している辺の間隔は、その交
差部につながる絶縁分離溝２の幅Ｗより広くなることは
ない。
の絶縁分離溝２内の中心に直径がＷの半円形の平面形状
をした凸状の半導体領域４が形成されている。この凸状
の半導体領域４とこの交差部によって分離された素子領
域１との最小距離は、 （√５−１）Ｗ／２（≒０．６２Ｗ） で、十字部と同様に、この点から離れるに従って単調に
その距離は拡がるが、相対している辺の間隔は、その交
差部につながる絶縁分離溝２の幅Ｗより広くなることは
ない。
【００４８】この溝内に減圧ＣＶＤ法でＢＰＳＧ膜を成
長していくと、第一の実施例と同様に、交差部の最小幅
の点が最初に埋設され、その点を中心に埋設領域が拡が
るように順次埋設されていくため、第一の実施例と同じ
効果が得られる。
長していくと、第一の実施例と同様に、交差部の最小幅
の点が最初に埋設され、その点を中心に埋設領域が拡が
るように順次埋設されていくため、第一の実施例と同じ
効果が得られる。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
半導体基板の一表面に絶縁膜で埋設された絶縁分離溝が
交差するように形成された半導体集積回路装置におい
て、絶縁分離溝内に減圧ＣＶＤ法で絶縁膜を成長する
際、交差部分に、大きな鬆が発生しなくなる、という効
果を奏する。このため、絶縁膜のリフロー後、溝の交差
部に、凹みが発生しなくなる。
半導体基板の一表面に絶縁膜で埋設された絶縁分離溝が
交差するように形成された半導体集積回路装置におい
て、絶縁分離溝内に減圧ＣＶＤ法で絶縁膜を成長する
際、交差部分に、大きな鬆が発生しなくなる、という効
果を奏する。このため、絶縁膜のリフロー後、溝の交差
部に、凹みが発生しなくなる。
【００５０】その理由は、本発明においては、絶縁分離
溝内に減圧ＣＶＤ法で絶縁膜を成長する際、溝の交差部
分に形成された島状の半導体領域と、交差部によって分
離された半導体領域との距離が最小となる点が、始め
に、絶縁膜で埋設され、その点を中心に、埋設領域が拡
がるように、順次埋設されていくため、辺部よりも先
に、交差部分が埋設され、交差部分に、大きな鬆が発生
しなくなるためである。
溝内に減圧ＣＶＤ法で絶縁膜を成長する際、溝の交差部
分に形成された島状の半導体領域と、交差部によって分
離された半導体領域との距離が最小となる点が、始め
に、絶縁膜で埋設され、その点を中心に、埋設領域が拡
がるように、順次埋設されていくため、辺部よりも先
に、交差部分が埋設され、交差部分に、大きな鬆が発生
しなくなるためである。
【００５１】また本発明によれば、辺部には大きな鬆が
発生し難いが、たとえ発生しても、両側が素子領域で挟
まれているため、リフロー時の形状変化が小さく、鬆の
形状変化に伴う凹みが発生し難い。
発生し難いが、たとえ発生しても、両側が素子領域で挟
まれているため、リフロー時の形状変化が小さく、鬆の
形状変化に伴う凹みが発生し難い。
【００５２】また、本発明によれば、従来の絶縁分離溝
の交差部内に島状のダミー素子領域を追加するのみで形
成することもできるので、従来のレイアウトに対し有効
素子領域を損うことなく実現可能であるという利点を有
している。
の交差部内に島状のダミー素子領域を追加するのみで形
成することもできるので、従来のレイアウトに対し有効
素子領域を損うことなく実現可能であるという利点を有
している。
【図１】本発明の実施の形態を説明するための半導体チ
ップの平面図である。
ップの平面図である。
【図２】本発明の第一の実施例を説明するための半導体
チップの平面図である。
チップの平面図である。
【図３】本発明の第一の実施例を説明するための半導体
チップの平面図である。
チップの平面図である。
【図４】本発明の第一の実施例を説明するための半導体
チップの平面図である。
チップの平面図である。
【図５】本発明の第二の実施例を説明するための半導体
チップの平面図である。
チップの平面図である。
【図６】第一の従来技術を説明するための半導体チップ
の平面図である。
の平面図である。
【図７】従来技術の問題点を説明するための第一の従来
技術の半導体チップの平面図である。
技術の半導体チップの平面図である。
【図８】従来技術の問題点を説明するために工程順に並
べた図７のＡ−Ａ′縦断面図である。
べた図７のＡ−Ａ′縦断面図である。
【図９】従来技術の問題点を説明するために工程順に並
べた図７のＡ−Ａ′縦断面図である。
べた図７のＡ−Ａ′縦断面図である。
【図１０】従来技術の問題点を説明するための第一の従
来技術の半導体チップの平面図である。
来技術の半導体チップの平面図である。
【図１１】従来技術の問題点を説明するために工程順に
並べた図１０のＢ−Ｂ′縦断面図である。
並べた図１０のＢ−Ｂ′縦断面図である。
【図１２】第二の従来技術を説明するための半導体チッ
プの平面図である。
プの平面図である。
【図１３】従来技術の問題点を説明するための第二の従
来技術の半導体チップの平面図である。
来技術の半導体チップの平面図である。
【図１４】従来技術の問題点を説明するための第二の従
来技術の半導体チップの平面図である。
来技術の半導体チップの平面図である。
１ 素子領域 １ａ 半導体領域 ２ 絶縁分離溝 ３ 島状の半導体領域 ４ 凸状の半導体領域 ５ ＢＰＳＧ ６ 鬆 ７ 筒状の溝 ８ 凹み
Claims (9)
- 【請求項１】半導体基板の一表面に絶縁膜で埋設された
絶縁分離溝が交差するように形成された半導体集積回路
装置において、 前記交差部分の絶縁分離溝内に、島状の半導体領域が形
成されており、且つ、前記島状の半導体領域が、前記交
差部によって分離された半導体領域との距離が最小とな
る点を中心として、該点から離れるに従って次第にその
距離が遠くなるような平面形状を有している、ことを特
徴とする半導体集積回路装置。 - 【請求項２】絶縁分離溝の交差部分内に形成されている
島状の半導体領域が、その交差部に繋がる各絶縁分離溝
の中心に角を配した多角形の平面形状を有していること
を特徴とする請求項１記載の半導体集積回路装置。 - 【請求項３】絶縁分離溝の交差部分内に形成されている
島状の半導体領域が、略円形の平面形状を有しているこ
とを特徴とする請求項１記載の半導体集積回路装置。 - 【請求項４】半導体基板の一表面に絶縁膜で埋設された
絶縁分離溝が直交するように形成されていることを特徴
とする請求項１、２、及び３のいずれか一に記載の半導
体集積回路装置。 - 【請求項５】半導体基板の一表面に絶縁膜で埋設された
絶縁分離溝が交差して形成された半導体集積回路装置に
おいて、その交差部分の絶縁分離溝内に凸状に飛び出し
た平面形状の半導体領域が形成されており、且つ、前記
凸状の半導体領域が、前記交差部によって分離された半
導体領域との距離が最小となる点を中心として、その点
から離れるに従って次第にその距離が遠くなるような平
面形状を有していることを特徴とする半導体集積回路装
置。 - 【請求項６】絶縁分離溝の交差部分内の凸状に飛び出し
て形成されている半導体領域がその交差部に繋がる各絶
縁分離溝の中心に角を配した多角形の平面形状を有して
いることを特徴とする請求項５の半導体集積回路装置。 - 【請求項７】絶縁分離溝の交差部分内に形成されている
凸状の半導体領域が円形の平面形状を有していることを
特徴とする請求項５の半導体集積回路装置。 - 【請求項８】半導体基板の一表面に絶縁膜で埋設された
絶縁分離溝がＴ字状に交差して形成されていることを特
徴とする請求項５、６、及び７のいずれか一に記載の半
導体集積回路装置。 - 【請求項９】絶縁分離溝内を埋設する絶縁膜が高温でリ
フロー性を有していることを特徴とする請求項１乃至８
のいずれか一に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13024897A JPH10308443A (ja) | 1997-05-02 | 1997-05-02 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13024897A JPH10308443A (ja) | 1997-05-02 | 1997-05-02 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308443A true JPH10308443A (ja) | 1998-11-17 |
Family
ID=15029703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13024897A Pending JPH10308443A (ja) | 1997-05-02 | 1997-05-02 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10308443A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009153356A1 (de) * | 2008-06-19 | 2009-12-23 | X-Fab Semiconductor Foundries Ag | Halbleiterbauelement mit kreuzungen von isolationsgräben |
| JP2010141231A (ja) * | 2008-12-15 | 2010-06-24 | Renesas Electronics Corp | 半導体装置の製造方法及び半導体装置 |
| CN106158829A (zh) * | 2015-05-15 | 2016-11-23 | 半导体元件工业有限责任公司 | 包括限定空隙的材料的电子器件及其形成方法 |
-
1997
- 1997-05-02 JP JP13024897A patent/JPH10308443A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009153356A1 (de) * | 2008-06-19 | 2009-12-23 | X-Fab Semiconductor Foundries Ag | Halbleiterbauelement mit kreuzungen von isolationsgräben |
| US8530999B2 (en) | 2008-06-19 | 2013-09-10 | X-Fab Semiconductor Foundries Ag | Semiconductor component with isolation trench intersections |
| JP2010141231A (ja) * | 2008-12-15 | 2010-06-24 | Renesas Electronics Corp | 半導体装置の製造方法及び半導体装置 |
| CN106158829A (zh) * | 2015-05-15 | 2016-11-23 | 半导体元件工业有限责任公司 | 包括限定空隙的材料的电子器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272987B1 (ko) | 반도체장치및그제조방법 | |
| JP2910974B2 (ja) | シリコン・オン・インシュレータ・デバイスの分離エッチング方法 | |
| KR100402392B1 (ko) | 트렌치 소자분리 구조를 갖는 반도체 소자 및 그 제조방법 | |
| US20090090992A1 (en) | Isolation trench structure for high electric strength | |
| US5438015A (en) | Silicon-on-insulator technique with buried gap | |
| JPH10256545A (ja) | 半導体装置 | |
| JP5431638B2 (ja) | 半導体集積回路 | |
| US6849913B2 (en) | Integrated circuit including an inductor, active layers with isolation dielectrics, and multiple insulation layers | |
| JPH10308443A (ja) | 半導体集積回路装置 | |
| US9184295B2 (en) | Method for manufacturing a suspended membrane and dual-gate MOS transistor | |
| US5977609A (en) | Method and apparatus for insulating material using trenches | |
| JP2024007385A (ja) | 半導体素子 | |
| US6787874B2 (en) | Semiconductor device | |
| JP2009518839A (ja) | 縮小されたスリット幅を有する絶縁トレンチ交差構造 | |
| JP2005197654A (ja) | 半導体素子のコンタクトプラグ及びその形成方法 | |
| US7094658B2 (en) | 3-stage method for forming deep trench structure and deep trench capacitor | |
| KR100408414B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US8377794B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| US20230005735A1 (en) | Etching method | |
| US11316035B2 (en) | Source and drain epitaxy forming method capable of improving performance of FinFET device | |
| JP2007243174A (ja) | 基板から離間した単結晶半導体膜部分の形成 | |
| KR20220137748A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2006261522A (ja) | 半導体装置の製造方法 | |
| JPH0582637A (ja) | 半導体装置 | |
| CN117316959A (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000822 |