JP2910974B2 - シリコン・オン・インシュレータ・デバイスの分離エッチング方法 - Google Patents

シリコン・オン・インシュレータ・デバイスの分離エッチング方法

Info

Publication number
JP2910974B2
JP2910974B2 JP6040791A JP4079194A JP2910974B2 JP 2910974 B2 JP2910974 B2 JP 2910974B2 JP 6040791 A JP6040791 A JP 6040791A JP 4079194 A JP4079194 A JP 4079194A JP 2910974 B2 JP2910974 B2 JP 2910974B2
Authority
JP
Japan
Prior art keywords
epitaxial layer
island
substrate
semiconductor chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6040791A
Other languages
English (en)
Other versions
JPH077075A (ja
Inventor
クラウス・ディートリッチ・ベイヤー
アンドリー・セティアワン・ヤプサー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH077075A publication Critical patent/JPH077075A/ja
Application granted granted Critical
Publication of JP2910974B2 publication Critical patent/JP2910974B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的には、シリコン
・オン・インシュレータ（ＳＯＩ）半導体デバイス構造
及びその形成方法に関し、特にかかるデバイス構造を同
じチップ上で互いに分離するための、ドープされたリー
チスルー領域にもとづく簡易アンダーカット・エッチン
グ方法に関する。
【０００２】
【従来の技術】ドープされ埋込まれた半導体領域を選択
的に取り除いて、絶縁物質を追加するための窪んだスペ
ースを形成するアンダーカット・エッチング方法は、シ
リコン・オン・インシュレータ（ＳＯＩ）技術では周知
の方法である。様々な方法の相違点は、特に埋込まれた
領域に達してこれを取り除くアクセス方法、及び埋込ま
れた領域を取り除くプロセスでの上位層（分離対象）の
支持方法の複雑さである。
【０００３】例えば、Gregory N．Burton による１９８
９年１２月１９日付、米国特許第４８８８３００号、"S
ubmerged Wall Isolation of Silicon Islands" は、ド
ーピングが異なる埋込み層にアクセスするためにエピタ
キシャル層にトレンチを使用する方法を開示している。
トレンチに隣接したエピタキシャル層の部分を（酸化物
のブリッジによって）支持する際には、埋込まれた層の
下位領域がエッチングによって取り除かれ、活性域の下
に空隙が形成される。アクセス、支持、及び除去の工程
により、空隙を形成し、シリコンの島を基板から完全に
分離するために５つのエッチング工程が開示されてい
る。K．D．Beyer らによる米国特許第５２２７６５８
号、"Buried Air Dielectric Isolation of Silicon Is
lands" もまた、トレンチと酸化物のブリッジを形成す
る工程により、埋込まれた領域の物質にアクセスしてこ
れを取り除く一方、活性域を支持するものである。完全
に分離されたシリコンの島を形成するための３つのエッ
チング工程が開示されている。
【０００４】
【発明が解決しようとする課題】本発明の目的は、同じ
シリコン・チップ上の島のそれぞれを分離するために、
各島の下部の埋込まれた領域にアクセスしてこれを取り
除くための、従来から提案されているようなトレンチを
エッチングする必要をなくすことである。
【０００５】本発明の他の目的は、各島の下部の埋込ま
れた領域が取り除かれる際に、各島を支持するための酸
化物のブリッジの必要をなくすことである。
【０００６】
【課題を解決するための手段】本発明の目的は、共通の
基板から分離されるシリコンの島のそれぞれの第１寸法
を画成するために、離隔した１対のディープ・トレンチ
を形成することによって達成される。トレンチは、軽度
ドープのシリコン層の上表面からシリコン基板に伸び
て、中間の軽度ドープ・シリコン層を完全に貫通する。
トレンチの内壁は熱酸化物等の絶縁物質で覆われる。該
トレンチの間に完全に垂直であり、該上表面から該中間
層に伸びた重度ドープの１対のリーチスルー拡散領域
が、各シリコン島の第２寸法を画成する。各島の第３寸
法は、上記の軽度ドープ・シリコン層の厚みによって決
定される。
【０００７】重度ドープの中間層とリーチスルー拡散領
域は、異方性エッチング工程１回で取り除かれる。この
エッチングにより、重度ドープ領域だけが選択的にエッ
チングされ、軽度ドープ領域と酸化領域には影響が及ば
ない。
【０００８】
【実施例】図１を参照する。シリコン基板１は、重度ド
ープ（Ｎ+ ）エピタキシャル層３と上側の軽度ドープ
（Ｎ- ）エピタキシャル層４で覆われる。基板１の導電
型は、層３とのｐ−ｎ分離接合の形成に用いられないと
いう点で重要ではない。層３は、空気等の誘電物質に代
えれば、後述のように分離層となる。離隔した１対のデ
ィープ・トレンチ１７、６は、該トレンチを分ける中間
のエピタキシャル層４に形成される分離したシリコン島
群の１寸法を画成する。各トレンチは、エピタキシャル
層４の上表面７から、エピタキシャル層３を経て基板１
に伸びる。トレンチ１７、６の内壁は、エピタキシャル
層４の上表面７と共に熱酸化物８によって覆われる。Ｓ
ｉ3Ｎ4層９は酸化物８の上表面の部分を覆う。トレンチ
は、好適にはポリシリコン、ボロシリケート・ガラス等
の物質１０、１１で充填され、ＣＶＤ酸化物キャップ１
２、１３で覆われる。
【０００９】本発明の第２の特徴は、図１の２−２の図
２の部分断面図と図３の平面図からはっきり見てとれ
る。１対をなす重度ドープ（Ｎ+ ）のリーチスルー領域
１４、１５は、図１の１トレンチ（１７）から図１のも
う１つのトレンチ（６）の方向に垂直に伸びる。領域１
４、１５はまた、エピタキシャル層１の上表面から伸び
て重度ドープ（Ｎ+ ）エピタキシャル層３に接触する。
よってリーチスルー領域１４、１５は、中間のエピタキ
シャル層４に形成される分離した各シリコン島の第２寸
法を画成する。各島の第３寸法は層４の厚みによって決
定される。
【００１０】全体の構造は１回の選択的プラズマ・エッ
チングにかけられる。これにより、好適には連続したＮ
+ 重度ドープ領域１４、１５、及び３がエッチングされ
て取り除かれ、図４、図５のように、前にＮ+ シリコン
が占めていた図１、図２の連続領域１４、１５、３に空
乏１６（空気）が残る。プラズマ・エッチングは従来の
任意の方法でよい。各シリコン島（例えば図３の島１
８）は、両端でトレンチ１７、６の酸化側壁８に接続さ
れ、他の場合には、空気誘電体１６に囲まれる。その場
合、島はそれぞれ互いに基板１から分離される。つま
り、空気誘電体の空隙は、ただ１回の選択的エッチング
工程によって効果的に形成される。空気誘電体が占める
空間は、好適には、ＣＶＤ二酸化シリコン、ポリシリコ
ン、ポリイミド等のポリマ物質の組合わせで部分的に充
填される（図示なし）。これは、上記の分離プロセス
が、分離した島内の構造を形成するための高温処理工程
の終わりに行なわれる場合である。分離した島が、この
ような高温処理工程の前に形成される場合は、充填され
た領域１６の上に、充分な厚みのあるＣＶＤシリコン酸
化物キャップが必要である。埋込まれた空気誘電体によ
り、生じ得る熱応力が減少する。
【００１１】以下に、実施例を整理して記載する。 （１）分離した島を有する半導体チップであって、基板
と、上記基板上の重度ドープの第１エピタキシャル層
と、上記基板上の軽度ドープの第２エピタキシャル層
と、上記島の第１寸法を画成し、上記第２層の上表面か
ら上記第１層を経て上記基板に伸びる、離隔した１対の
ディープ・トレンチと、上記トレンチの内壁の絶縁層
と、上記ディープ・トレンチとの間に完全に伸びて、上
記島の第２寸法を画成し、上記第２層の上表面から上記
基板に伸びる、離隔した浅い１対のトレンチとを含み、
上記第１層が、上記島、上記ディープ・トレンチ、及び
上記浅いトレンチの部分を除いて上記基板を覆い、上記
島が上記第１層の厚みに等しい距離だけ上記基本から離
隔した、半導体チップである。 （２）上記浅いトレンチと、上記島及び上記基板との間
の空間が、空気を含む誘電物質で充填された、（１）記
載の半導体チップである。 （３）上記誘電物質が、二酸化シリコン、ポリシリコ
ン、及びポリマから成るグループの少なくとも１つの誘
電体を含む、（２）記載の半導体チップである。 （４）上記第１及び第２の層が、それぞれＮ+、Ｎ-にド
ープされたシリコンである、（１）記載の半導体チップ
である。 （５）上記絶縁層に対する上記ディープ・トレンチの内
側が、ポリシリコンとボロシリケート・ガラスから成る
グループの１つで充填され、上側が二酸化シリコンで覆
われた、（１）記載の半導体チップである。 （６）共通の半導体チップから半導体の島を分離する方
法であって、重度ドープの第１エピタキシャル層を上記
基板上に形成する工程と、軽度ドープの第２エピタキシ
ャル層を上記第１層上に形成する工程と、上記第２層の
上表面から、上記第１層を経て上記基板に伸びる、離隔
した１対のディープ・トレンチを形成する工程と、上記
トレンチの内壁に絶縁ライニングを形成する工程と、上
記第１層の上記上表面から、上記トレンチの間に完全に
伸びた、重度ドープの１対のリーチスルー領域を形成す
る工程と、上記島の下の上記重度ドープの層と上記重度
ドープのリーチスルー領域とを、選択的異方性エッチン
グによって取り除くことによって、該島が上記ライニン
グされたトレンチに接触する部分を除いて空気によって
囲まれる工程とを含む、半導体の島の分離方法である。 （７）誘電物質を上記空気に追加する工程を含み、上記
物質が、二酸化シリコン、ポリシリコン及びポリマから
成るグループから選択される、（６）記載の半導体の島
の分離方法である。 （８）上記第１及び第２の層が、それぞれＮ+、Ｎ-にド
ープされたシリコンである、（６）記載の半導体の島の
分離方法である。 （９）上記ディープ・トレンチを、ポリシリコンとボロ
シリケート・ガラスから成るグループの１つで充填する
工程と、上記グループの上記１つの上側を二酸化シリコ
ンで覆う工程とを含む、（６）記載の半導体の島の分離
方法である。
【００１２】
【発明の効果】 【図面の簡単な説明】
【図１】本発明に用いられるライニングされたディープ
・トレンチと積層シリコン構造であり、部分的に完成し
た好適な実施例の構造を簡略化した部分断面図である。
【図２】図１の２−２を簡略化した部分断面図である。
【図３】図１、図２のチップ構造の平面図である。
【図４】図１に対応するが、中央の重度ドープ領域が取
り除かれた後の簡略化した断面図である。
【図５】図２に対応するが、連続した重度ドープ領域が
取り除かれた後の簡略化した断面図である。
【符号の説明】
１ シリコン基板 ３ 重度ドープ（Ｎ+ ）エプタキシャル層 ４ 軽度ドープ（Ｎ- ）エプタキシャル層 ６、１７ ディープ・トレンチ ７ 上表面 ８ 熱酸化物 ９ Ｓｉ3Ｎ4層 １２、１３ ＣＶＤ酸化物キャップ １４、１５ リーチスルー領域 １６ 空乏
フロントページの続き (72)発明者 アンドリー・セティアワン・ヤプサー アメリカ合衆国12569、ニューヨーク州 プレザント・バレイ、ダナ・ドライブ ４ (56)参考文献 特開 平５−90397（ＪＰ，Ａ) 特開 平４−287971（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/764 H01L 27/12

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】分離した島が形成される部分を有する半導
    体チップであって、 基板と、 上記基板上の重度ドープの第１エピタキシャル層と、 該第１エピタキシャル層上の軽度ドープの第２エピタキ
    シャル層とを有し、 上記分離した島が形成される部分は、 上記第２エピタキシャル層の上表面から上記第１エピタ
    キシャル層を経て上記基板内にそれぞれ延び、そして側
    壁及び底面をそれぞれ有し、上記島の第１寸法を画成す
    るように互いに離隔して設けられた１対のディープ・ト
    レンチと、 該ディープ・トレンチの側壁及び底面を覆う絶縁層と、 上記１対のディープ・トレンチ相互の間にそれぞれ完全
    に延びると共に上記第２エピタキシャル層の上表面から
    上記基板の表面にそれぞれ延び、上記島の第２寸法を画
    成するように互いに離隔して設けられた１対の浅いトレ
    ンチとを含み、 上記第１エピタキシャル層が、上記島の下側から除去さ
    れて該島の下側が空気を含む空間となっており、上記除
    去された第１エピタキシャル層の厚みに等しい距離だけ
    上記島が上記基板から離隔されていることを特徴とす
    る、分離した島を形成する部分を有する半導体チップ。
  2. 【請求項２】上記空間が、二酸化シリコン、ポリシリコ
    ン、及びポリマから成るグループから選択された少なく
    とも１つの誘電物質で充填されている、請求項１記載の
    半導体チップ。
  3. 【請求項３】上記第１エピタキシャル層及び第２エピタ
    キシャル層が、それぞれＮ+、Ｎ-にドープされたシリコ
    ンである、請求項１記載の半導体チップ。
  4. 【請求項４】上記ディープ・トレンチの上記絶縁層で囲
    まれた内側の空間が、ポリシリコンとボロシリケート・
    ガラスから成るグループから選択された１つで充填さ
    れ、上側が二酸化シリコンで覆われた、請求項１記載の
    半導体チップ。
  5. 【請求項５】共通の半導体チップから半導体の島を分離
    する方法であって、 重度ドープの第１エピタキシャル層を上記基板上に形成
    する工程と、 軽度ドープの第２エピタキシャル層を上記第１エピタキ
    シャル層上に形成する工程と、 上記第２エピタキシャル層の上表面から、上記第１エピ
    タキシャル層を経て上記基板に伸びる、離隔した１対の
    ディープ・トレンチを形成する工程と、 上記トレンチの内壁に絶縁ライニングを形成する工程
    と、 上記第１エピタキシャル層の上記上表面から、上記トレ
    ンチの間に完全に伸びた、重度ドープの１対のリーチス
    ルー領域を形成する工程と、 上記島の下の上記重度ドープの層と上記重度ドープのリ
    ーチスルー領域とを、選択的異方性エッチングによって
    取り除くことによって、該島が上記ライニングされたト
    レンチに接触する部分を除いて空気によって囲まれる工
    程と、 を含む、半導体の島の分離方法。
  6. 【請求項６】誘電物質を上記空気に追加する工程を含
    み、上記物質が、二酸化シリコン、ポリシリコン及びポ
    リマから成るグループから選択される、 請求項５記載の半導体の島の分離方法。
  7. 【請求項７】上記第１エピタキシャル層及び第２エピタ
    キシャル層が、それぞれＮ+、Ｎ-にドープされたシリコ
    ンである、請求項５記載の半導体の島の分離方法。
  8. 【請求項８】上記ディープ・トレンチを、ポリシリコン
    とボロシリケート・ガラスから成るグループの１つで充
    填する工程と、 上記グループの上記１つの上側を二酸化シリコンで覆う
    工程と、 を含む、請求項５記載の半導体の島の分離方法。
JP6040791A 1993-03-29 1994-03-11 シリコン・オン・インシュレータ・デバイスの分離エッチング方法 Expired - Fee Related JP2910974B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US037855 1993-03-29
US08/037,855 US5306659A (en) 1993-03-29 1993-03-29 Reach-through isolation etching method for silicon-on-insulator devices

Publications (2)

Publication Number Publication Date
JPH077075A JPH077075A (ja) 1995-01-10
JP2910974B2 true JP2910974B2 (ja) 1999-06-23

Family

ID=21896737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6040791A Expired - Fee Related JP2910974B2 (ja) 1993-03-29 1994-03-11 シリコン・オン・インシュレータ・デバイスの分離エッチング方法

Country Status (3)

Country Link
US (2) US5306659A (ja)
EP (1) EP0622843A2 (ja)
JP (1) JP2910974B2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283414A (ja) * 1994-04-05 1995-10-27 Toshiba Corp Ｍｏｓ型半導体装置
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
US5658164A (en) * 1995-03-24 1997-08-19 The Whitaker Corporation Flexible flat electrical cable connector with a conductive shield
US5770465A (en) * 1995-06-23 1998-06-23 Cornell Research Foundation, Inc. Trench-filling etch-masking microfabrication technique
US5691230A (en) * 1996-09-04 1997-11-25 Micron Technology, Inc. Technique for producing small islands of silicon on insulator
US5950102A (en) * 1997-02-03 1999-09-07 Industrial Technology Research Institute Method for fabricating air-insulated multilevel metal interconnections for integrated circuits
US5892707A (en) 1997-04-25 1999-04-06 Micron Technology, Inc. Memory array having a digit line buried in an isolation region and method for forming same
US6190960B1 (en) 1997-04-25 2001-02-20 Micron Technology, Inc. Method for coupling to semiconductor device in an integrated circuit having edge-defined sub-lithographic conductors
US6004835A (en) 1997-04-25 1999-12-21 Micron Technology, Inc. Method of forming integrated circuitry, conductive lines, a conductive grid, a conductive network, an electrical interconnection to anode location and an electrical interconnection with a transistor source/drain region
US5976930A (en) * 1997-04-25 1999-11-02 Micron Technology, Inc. Method for forming gate segments for an integrated circuit
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US5936274A (en) * 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US5909618A (en) 1997-07-08 1999-06-01 Micron Technology, Inc. Method of making memory cell with vertical transistor and buried word and body lines
US6191470B1 (en) 1997-07-08 2001-02-20 Micron Technology, Inc. Semiconductor-on-insulator memory cell with buried word and body lines
US6528837B2 (en) 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5907170A (en) 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US5914511A (en) * 1997-10-06 1999-06-22 Micron Technology, Inc. Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts
EP0915513A1 (en) * 1997-10-23 1999-05-12 STMicroelectronics S.r.l. High quality factor, integrated inductor and production method thereof
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US6246083B1 (en) 1998-02-24 2001-06-12 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory
US5963469A (en) 1998-02-24 1999-10-05 Micron Technology, Inc. Vertical bipolar read access for low voltage memory cell
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
US6304483B1 (en) 1998-02-24 2001-10-16 Micron Technology, Inc. Circuits and methods for a static random access memory using vertical transistors
US6143655A (en) * 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6124729A (en) 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US5991225A (en) 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6043527A (en) * 1998-04-14 2000-03-28 Micron Technology, Inc. Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
KR100268878B1 (ko) 1998-05-08 2000-10-16 김영환 반도체소자 및 그의 제조방법
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6134175A (en) 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6423613B1 (en) 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
US6159840A (en) * 1999-11-12 2000-12-12 United Semiconductor Corp. Fabrication method for a dual damascene comprising an air-gap
US6852167B2 (en) * 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US6518641B2 (en) 2001-05-18 2003-02-11 International Business Machines Corporation Deep slit isolation with controlled void
US6568367B2 (en) * 2001-07-31 2003-05-27 Caterpillar Inc Engine compression release brake system and method of operation
JP2003158180A (ja) * 2001-11-26 2003-05-30 Mitsubishi Electric Corp トレンチ分離を有する半導体装置およびその製造方法
US7160577B2 (en) * 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
KR20040038507A (ko) * 2002-11-01 2004-05-08 한국전자통신연구원 실리콘온인슐레이터 기판을 이용한 열 방출 구조를 가진반도체 장치 및 그의 제조방법
KR100605497B1 (ko) * 2003-11-27 2006-07-28 삼성전자주식회사 에스오아이 기판들을 제조하는 방법들, 이를 사용하여반도체 소자들을 제조하는 방법들 및 그에 의해 제조된반도체 소자들
GB0407363D0 (en) * 2004-03-31 2004-05-05 Koninkl Philips Electronics Nv Trench semiconductor device and method of manufacturing it
US7190007B2 (en) * 2004-08-05 2007-03-13 International Business Machines Corporation Isolated fully depleted silicon-on-insulator regions by selective etch
KR100843717B1 (ko) * 2007-06-28 2008-07-04 삼성전자주식회사 플로팅 바디 소자 및 벌크 바디 소자를 갖는 반도체소자 및그 제조방법
US20100117152A1 (en) * 2007-06-28 2010-05-13 Chang-Woo Oh Semiconductor devices
KR100555569B1 (ko) 2004-08-06 2006-03-03 삼성전자주식회사 절연막에 의해 제한된 채널영역을 갖는 반도체 소자 및 그제조방법
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7399686B2 (en) * 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US20180083098A1 (en) * 2016-09-21 2018-03-22 Qualcomm Incorporated Rf device with reduced substrate coupling

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169000A (en) * 1976-09-02 1979-09-25 International Business Machines Corporation Method of forming an integrated circuit structure with fully-enclosed air isolation
US4104090A (en) * 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
US4418470A (en) * 1981-10-21 1983-12-06 General Electric Company Method for fabricating silicon-on-sapphire monolithic microwave integrated circuits
US4502913A (en) * 1982-06-30 1985-03-05 International Business Machines Corporation Total dielectric isolation for integrated circuits
US4661832A (en) * 1982-06-30 1987-04-28 International Business Machines Corporation Total dielectric isolation for integrated circuits
US4619000A (en) * 1984-09-24 1986-10-21 John Ma CATV converter having improved tuning circuits
US4888300A (en) * 1985-11-07 1989-12-19 Fairchild Camera And Instrument Corporation Submerged wall isolation of silicon islands
US4810667A (en) * 1987-04-28 1989-03-07 Texas Instruments Incorporated Dielectric isolation using isolated silicon by limited anodization of an N+ epitaxially defined sublayer in the presence of a diffusion under film layer
NL8800847A (nl) * 1988-04-05 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een soi-struktuur.
US5057450A (en) * 1991-04-01 1991-10-15 International Business Machines Corporation Method for fabricating silicon-on-insulator structures
US5227658A (en) * 1991-10-23 1993-07-13 International Business Machines Corporation Buried air dielectric isolation of silicon islands
US5232866A (en) * 1991-10-23 1993-08-03 International Business Machines Corporation Isolated films using an air dielectric

Also Published As

Publication number Publication date
JPH077075A (ja) 1995-01-10
EP0622843A2 (en) 1994-11-02
US5391911A (en) 1995-02-21
US5306659A (en) 1994-04-26

Similar Documents

Publication Publication Date Title
JP2910974B2 (ja) シリコン・オン・インシュレータ・デバイスの分離エッチング方法
US6348366B2 (en) Method of forming conductive lines
US5227658A (en) Buried air dielectric isolation of silicon islands
JP3183817B2 (ja) トレンチｄｒａｍセルの製造方法
KR20030037571A (ko) 트렌치 소자분리 구조를 갖는 반도체 소자 및 그 제조방법
JPH0648707B2 (ja) 半導体構造及びその製造方法
US4876214A (en) Method for fabricating an isolation region in a semiconductor substrate
JP3130511B2 (ja) 半導体パワー集積回路の素子隔離構造及びその形成方法
JPH07106412A (ja) 半導体装置およびその製造方法
US6872632B2 (en) Method of fabricating semiconductor device
US4897702A (en) Semiconductor memory device and manufacturing method for the same
GB2345578A (en) A method of manufacturing a semiconductor device including a trench
US6064106A (en) Bipolar transistor having isolation regions
KR0151040B1 (ko) 반도체장치의 소자분리방법
JPS63271952A (ja) 半導体装置の製造方法
JPS6263445A (ja) 半導体装置の製造方法
KR970053421A (ko) 반도체 소자의 소자 분리 절연막 제조 방법
JPS6230347A (ja) 半導体装置及びその製造方法
JPH02210848A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees