CN106158829A - 包括限定空隙的材料的电子器件及其形成方法 - Google Patents

包括限定空隙的材料的电子器件及其形成方法 Download PDF

Info

Publication number
CN106158829A
CN106158829A CN201610318359.2A CN201610318359A CN106158829A CN 106158829 A CN106158829 A CN 106158829A CN 201610318359 A CN201610318359 A CN 201610318359A CN 106158829 A CN106158829 A CN 106158829A
Authority
CN
China
Prior art keywords
groove
width
space
electronic device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610318359.2A
Other languages
English (en)
Other versions
CN106158829B (zh
Inventor
G·格里维纳
M·汤马森
S·G·亨特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN106158829A publication Critical patent/CN106158829A/zh
Application granted granted Critical
Publication of CN106158829B publication Critical patent/CN106158829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)

Abstract

本发明涉及包括限定空隙的材料的电子器件及其形成方法。一种电子器件包括一个或多个沟槽，所述沟槽包括限定一个或多个空隙的材料。在一个实施例中，衬底限定沟槽，所述沟槽具有第一部分和与所述第一部分侧向相邻的第二部分，其中所述第一部分具有第一宽度，所述第二部分具有第二宽度，并且所述第一宽度大于所述第二宽度。所述材料在所述第一部分内的预定位置限定第一空隙并在所述第二部分内具有缝。在另一个实施例中，所述衬底限定沟槽，并且所述材料在所述沟槽内的预定位置限定间隔开的空隙。一种形成所述电子器件的方法可包括：图案化衬底以限定沟槽，以及在所述沟槽内沉积材料，其中所述沉积的材料限定空隙。

Description

包括限定空隙的材料的电子器件及其形成方法
技术领域
本公开涉及电子器件和形成电子器件方法，并且具体地讲，涉及包括限定空隙的材料的电子器件及其形成方法。
背景技术
蚀刻工具和蚀刻化学的最新进展使得可以以相对高的深宽比形成深的沟槽。这样的进展使得可以形成穿过硅的通孔、电容器、同轴连接器等。例如，US 8492260和US 8981533示出了一些示例性结构。对应于US8981533中的图16的图1示出了同轴连接器。具体地讲，图1包括围绕内部导体140的同轴导电构件142的图示。内部导体140内通常包括S形结构特征154、绝缘层162和导电材料144。需要在深沟槽和在深沟槽内形成的材料方面的进一步改进。
发明内容
根据本发明的一个方面，提供了一种电子器件，该电子器件包括：衬底，该衬底限定第一沟槽，该第一沟槽具有第一部分和与第一部分侧向相邻的第二部分，其中第一部分具有第一宽度，第二部分具有第二宽度，并且第一宽度大于第二宽度；以及第一材料，该第一材料在第一沟槽的第一部分内的预定位置限定第一空隙并在第一沟槽的第二部分内具有缝。
在一个实施例中，该电子器件还包括第一沟槽的侧壁与第一材料之间的绝缘层，其中第一材料为导电材料。
在另一个实施例中，该电子器件还包括第二材料，其中衬底限定第二沟槽，并且第二材料设置在第二沟槽内，其中第一材料和第二材料中的每一者均为导电材料。
在又一个实施例中，第一沟槽和第二沟槽中的一个的深度在所述第一沟槽和第二沟槽中的另一个的深度的80％至120％的范围内。
根据本发明的另一方面，提供了一种电子器件，该电子器件包括：限定沟槽的衬底，和在沟槽内的预定位置限定间隔开的空隙的材料。
根据本发明的又一方面，提供了一种形成电子器件的方法，该方法包括：在衬底上方形成掩蔽层，其中掩蔽层限定第一开口，该第一开口包括具有第一宽度的第一部分和具有第二宽度的第二部分，其中第一宽度大于第二宽度；图案化衬底以限定第一沟槽，该第一沟槽具有对应于掩蔽层的第一开口的第一部分和第二部分的第一部分和第二部分，其中，在图案化过程中，与使用具有对应于第二宽度的均匀宽度的不同掩模相比，第一沟槽的第一部分允许蚀刻剂气体更容易到达第一沟槽底部处或附近的位置，以及允许蚀刻产物气体更容易从第一沟槽底部处或附近的位置移除，或允许这两种情况；以及在第一沟槽内沉积材料。
在一个实施例中，沉积材料以在第一沟槽内限定第一空隙，并且该材料在第二部分内具有缝。
在另一个实施例中，该方法还包括用封盖材料对第一空隙封盖，其中封盖使用沉积-蚀刻-沉积技术进行。
在又一个实施例中，掩蔽层限定第二开口，其中第一开口侧向围绕第二开口；图案化衬底以进一步限定围绕第一沟槽的第二沟槽；该方法还包括在沉积导电材料前沿着第一沟槽和第二沟槽的侧壁形成绝缘层；以及执行材料沉积以使得材料沉积在第二沟槽中，其中该材料为导电的。
在另一个实施例中，执行在第一沟槽内的材料沉积以使得与使用具有对应于第二宽度的均匀宽度的不同掩模相比，沟槽的第一部分允许：沉积材料更容易到达第一沟槽底部处或附近的位置；沉积蚀刻剂更容易到达第一沟槽底部处或附近的位置；沉积产物气体更容易从第一沟槽底部处或附近的位置移除；或它们的任意组合。
附图说明
在附图中以举例说明的方式示出实施例，而实施例并不受限于附图。
图1包括同轴导体的顶视图的图示。(现有技术)
图2包括类似于图1中所示的结构的剖视图的扫描电子显微镜显微照片。
图3包括具有长空隙和剥离的同心导体的顶视图的扫描电子显微镜显微照片。
图4包括根据一个实施例的工件的一部分的图示，该工件包括具有更宽部分的沟槽和在沟槽内的材料，该材料在沟槽的更宽部分内限定空隙。
图5包括根据另一个实施例的工件的一部分的图示，该工件包括具有更宽部分的沟槽和在沟槽内的材料，该材料在沟槽的更宽部分内限定空隙。
图6包括根据另一个实施例的工件的一部分的图示，该工件包括具有更宽部分的沟槽和在沟槽内的材料，该材料在沟槽的更宽部分内限定空隙。
图7包括沟槽和沟槽内的材料的顶视图的扫描电子显微镜显微照片，其中材料在沟槽的更宽部分内限定空隙。
图8包括工件的一部分的剖视图的图示，该工件包括衬底、垫层、停止层和图案化掩蔽层。
图9包括蚀刻穿过垫层和停止层并在衬底内限定沟槽后图8的工件的剖视图的图示。
图10包括在沟槽内形成绝缘层、将沟槽填充上材料并从停止层上方移除一部分材料后图9的工件的剖视图的图示。
图11包括在对沟槽内的空隙封盖后图10的工件的剖视图的图示。
技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可以相对于其他元件放大，以有助于理解本发明的实施例。
具体实施方式
提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导的具体实现方式和实施例。提供该着重点以帮助描述所述教导，而不应被解释为对所述教导的范围或适用性的限制。然而，基于如本申请中所公开的教导，可以采用其他实施例。
术语“纵横比”旨在表示沟槽或开口的深度除以这样的沟槽或开口的宽度。除非明确地另外指明，否则沟槽或开口的纵横比是深度除以沟槽或开口的最窄宽度，其中这样的最窄宽度靠近沟槽或开口的顶部进行测量。如果将沟槽或开口顶部的边角倒圆，则这样的倒圆边角不用于测定纵横比。
术语“侧向尺寸”旨在表示沿着平行于衬底主表面的平面的尺寸。因此，侧向尺寸可从结构特征诸如沟槽、沟槽内的空隙等的顶视图中测定。当结构特征为圆形时，侧向尺寸为直径。对于多边形形状，侧向尺寸为长度和宽度，其中长度大于宽度。长度可沿着直线、沿着曲线、沿着蛇线路径等。
术语“包含”、“含有”、“包括”、“具有”或其任何其他变化形式旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或设备不一定仅限于那些特征，而是可以包括未明确列出的或该方法、制品或设备固有的其他特征。另外，除非相反地明确规定，否则“或”是指包括性的或，而非排他性的或。例如，条件A或B由以下任一者满足：A为真(或存在)而B为假(或不存在)，A为假(或不存在)而B为真(或存在)，以及A和B均为真(或存在)。
另外，使用“一”或“一种”来描述本文所述的元件和部件。这仅仅是为了方便，并给出本发明的范围的一般含义。该描述应被视为包括一个(种)、至少一个(种)，或单数形式也包括复数形式，反之亦然，除非明确有相反的含义。例如，当本文描述单项时，可以使用多于一项来代替单项。类似地，在本文描述多于一项的情况下，可用单项替代所述多于一项。
除非另外定义，否则本文所用的所有技术和科学术语具有与本发明所属领域的技术人员通常理解的含义相同的含义。材料、方法和例子仅为示例性的，而无意进行限制。在本文未描述的情况下，关于具体材料和加工动作的许多细节是常规的，并可在半导体和电子领域中的教科书和其他来源中找到。
本发明人已发现，在一些应用中，形成沟槽和填充沟槽可能具有相当大的挑战性。图2包括类似于图1中所示的结构的剖视图的扫描电子显微镜(SEM)显微照片。导体242可以是侧向围绕n-轴连接器的内部导体或一部分的隔离区。图2还包括大致呈S形的结构特征254和导电材料244的多个部分。如图2中可以看出的是，导体242所处的沟槽的深度明显浅于导电材料244所处的沟槽的深度。尺寸246可以为11微米或甚至更大或为较浅沟槽深度的至少25％。因此，当导电材料244的底部随后在背面移除期间暴露出来时，导体242可能不提供充分的隔离或可能不会变得暴露出来。
图3包括同心环形状的沟槽322的SEM显微照片，这些沟槽各自包括导体344。导体344不完全填充沟槽322并限定空隙346。空隙346中的每一个具有实质性大于沟槽宽度的长度。这样的长空隙346可损害机械完整性并可使得导体344的材料在后续加工期间移动。参见图3的右边，导体344中的一个已从沟槽322的侧壁剥离。虽然难以看出，但是沟槽322可以用绝缘层作为衬里，并且绝缘层可在剥离期间或由于剥离或剥离后的其他后续加工而变得张紧或破裂。当发生剥离时，导体344之间的或导体344与其他部件(图3中无法看见)之间的泄漏电流可变得过大。
本发明人已发现的是，可以形成在形状上在预定的位置具有更宽部分的沟槽，以有助于保持相同衬底内不同沟槽之间的沟槽深度更均匀，保持衬底与衬底之间更高的重现性、更高的均匀性，或这两种情况。此外，本发明人已发现的是，在沟槽内形成的材料可在预定的位置限定空隙，以有助于降低沟槽内的材料将发生剥离的可能性。因此，不是完全地一起消除空隙，相反，使用沟槽的更宽部分可允许在预定的位置形成空隙。沟槽的更宽部分允许在沟槽形成期间蚀刻剂和蚀刻产物气体沿着沟槽的深度更容易更均匀地流动。沟槽的最终深度可因对应于将形成故意设置的空隙的位置的沟槽更宽部分的密度和位置而上调或下调。沟槽的更宽部分的更高密度将增加蚀刻剂和产物气体的流动，从而导致更深的沟槽。材料内形成的空隙可在沟槽的沉积或填充期间发挥类似的功能。沟槽的更宽部分允许在预定的位置形成空隙，从而允许沉积前体和沉积产物气体沿着沟槽的未填充部分的深度更容易地流动。沟槽内形成的材料可以是导电的、绝缘的或半导体。相对于本文描述和示出的示例性实施例可以更好地理解相关概念，这些实施例不限制本发明的范围。
图4至图6示出了不同的实施例，其中沟槽具有允许在预定的位置形成空隙的更宽部分。图4包括工件的一部分的顶视图的图示，该工件包括限定沟槽422和424的衬底。S形结构特征454是由沟槽422侧向围绕的衬底的一部分。如图4中所示，绝缘层462位于沟槽422和424的侧壁，并且材料442填充沟槽422和424其余部分的大部分。
沟槽422和结构特征454的布局在大小上使得空隙482在沟槽422内的预定位置形成。沟槽424包括具有基本上均匀宽度的部分和更宽部分425，并且空隙484在更宽部分425内的预定位置形成。空隙482彼此间隔开，并且空隙484彼此间隔开。该布局和更宽部分有助于允许蚀刻剂和蚀刻产物气体更容易到达沟槽422和424的底部。当沉积材料442时，空隙482和484允许沉积气体更均匀地填充沟槽422和424。随着材料442填充沟槽，当材料442从相对的侧壁推进并在沟槽422和424的中心附近汇合时可以形成缝(在顶视图中未示出)。随着材料442填充沟槽422和442，其他空隙(未示出)也可在非预定位置形成。如果形成这样的空隙，则该空隙将沿着缝形成并具有显著小于空隙482和484的侧向尺寸。例如，这样的其他空隙的侧向尺寸不大于空隙482或484的侧向尺寸的0.3倍、不大于0.2倍或不大于0.09倍。在一个具体例子中，当空隙482和484中的任一个具有多边形形状时，任何或所有这样的其他空隙的侧向尺寸的较大者可不大于任何或所有空隙482或484的较小侧向尺寸的0.3倍、不大于0.2倍或不大于0.09倍。
图5包括可供选择的实施例。沟槽524包括更宽部分525和凹陷部527。更宽部分525和空隙584类似于之前相对于图4所述的更宽部分425和空隙484。凹陷部527可用于控制空隙587，以使得与在不存在凹陷部527的情况下形成的空隙相比，空隙587在大小上更接近空隙584。如果不存在凹陷部527，则空隙587可以大得多并导致沟槽在沟槽524的相应位置局部地更深。图6包括可供选择的实施例。沟槽624包括更宽部分625和凹陷部627。更宽部分625和空隙684类似于之前相对于图4所述的更宽部分425和空隙484。凹陷部627和空隙687类似于之前相对于图5所述的凹陷部527和空隙584。在不脱离本发明范围的情况下，许多其他布局也是可以的。在完整阅读本说明书后，技术人员将认识到，可针对具体的应用来设计布局。
图7包括沟槽的顶视图的SEM显微照片，该沟槽包括导体722和724。沟槽以绝缘层462作为衬里并填充有导电材料442，该导电材料形成导体722和724。导电材料742以从更靠近沟槽侧壁到沟槽中心的方向沉积。沿着沟槽的中心在填充材料742填充沟槽的地方形成缝。由于为SEM检测进行的样品制备，缝在图7中难以看出。
空隙782和784在沟槽的更宽部分内形成。沟槽的更宽部分和随后形成的空隙在蚀刻和沉积期间充当通道，以允许气体流入和流出沟槽内的深处。所有空隙782和784可在预定的位置形成，因为它们位于沟槽的更宽部分内。空隙782和784使得导体722和724可以具有更好的机械完整性，因为不会形成非常长的空隙，诸如图3中所示的那些。因此，会损害电子器件性能的与沟槽或填充沟槽的材料相关的剥离或其他缺陷大大减少并且可以消除。
也形成其他空隙786，它们显著小于空隙782和784。其他空隙786沿着缝放置。在一个实施例中，空隙786具有侧向尺寸，其中空隙786的侧向尺寸中的每一个可以不大于空隙782和784的一个或多个侧向尺寸中的每一个的0.3倍、0.2倍或0.09倍。在一个实施例中，空隙786具有侧向尺寸，其中空隙786的侧向尺寸中的每一个为空隙782和784的一个或多个侧向尺寸中的每一个的至少1×10-3倍。虽然空隙786将在沟槽的宽度方向的中心附近形成，但这样的其他空隙786的位置可能无法以高确定度加以预测。因此，空隙786可以或可以不在预定的位置形成。参见图7，空隙786更可能在沟槽中的弯曲部处形成，然而，不是所有的弯曲部都具有空隙786。更少的空隙786沿着沟槽的直线段形成。故意设置的空隙784可在空隙786区域中加到沟槽442以进一步降低空隙786的大小和出现的频率。
取决于所用的蚀刻工具，以相对高的纵横比(例如，至少5的深度/宽度)控制非常深入衬底中(例如，大于30微米)的沟槽的形状的能力可能是困难的。在这样的较低深度下，可形成长空隙，诸如图3中所见的那些。虽然要避免这样的长空隙，但是如果形成这样的空隙，则它们的形成深度距沟槽顶部可大于10微米，且不会存在像在距沟槽顶部3微米处或3微米以内形成的长空隙一样的问题。
图8至图11包括在形成和填充沟槽的工艺步骤期间工件的一部分的剖视图的图示。附图未必按比例绘制，以便改善对本文所述的概念的理解。例如，沟槽可以为几十微米深，并且在沟槽上方形成的层中的每一个可具有小于一微米甚至小于0.1微米的厚度。虽然以下工艺相对于导电填充材料进行描述，但是沟槽也可以用其他材料填充，诸如绝缘材料或半导体材料。工件可包括在沟槽外的电子部件或至少部分地或完全地在沟槽内形成的电子部件。均全文以引用方式并入的US 8492260和US 8981533示出并描述了一些这样的部件。
图8示出了包括衬底82的工件80的一部分的剖视图的图示。衬底82可包括单晶半导体晶片、绝缘体上半导体晶片、平板显示器(例如，玻璃板上的硅层)或另一种常用于形成电子器件的衬底。衬底82如图8所示的部分包括含有n型或p型掺杂剂的第14族元素(例如，碳、硅、锗或它们的任意组合)。在另一个实施例中，衬底82包括III-V或II-VI半导体材料。衬底82包括主表面83。当衬底82为晶片的形式时，初始厚度基本上对应于在执行任何加工前的晶片厚度。在一个实施例中，该厚度可以不大于2000微米，并且在另一个实施例中，该厚度可以不大于900微米。在又一个实施例中，该厚度为至少110微米，并且在另一个实施例中，该厚度为至少150微米。在一个具体实施例中，该厚度在600至800微米的范围内。在另一个具体实施例中，衬底82具有在150微米至120微米范围内的厚度。在一个实施例中，衬底82可具有至少150cm的标称大小(例如，标称直径)。虽然衬底82不具有理论上限，但是衬底82的标称大小可以不超过400cm。
使用热生长技术、沉积技术或它们的组合在衬底82上方依次地形成垫层84、停止层86(例如，抛光停止层或蚀刻停止层)和掩蔽层88。垫层84和停止层86中的每一个可包括氧化物、氮化物、氮氧化物、另一种合适的材料或它们的任意组合。在一个实施例中，停止层86具有与垫层84相比不同的组成。在一个具体实施例中，垫层84包括氧化物，并且停止层86包括氮化物。
掩蔽层88在停止层86上方形成并图案化以限定开口892和894，在这些开口下将在衬底82中形成沟槽。在一个实施例中，掩蔽层88包括有机抗蚀材料，并且在另一个实施例中，掩蔽层88可包括不同于衬底82的无机材料。开口892处于与从顶视图中看将形成内部导体的地方相对应的位置，而开口894处于与从顶视图中看将形成外部导体的地方相对应的位置。开口892在图8中所示的部分不包括更宽部分。因此，缝或极小空隙将在开口892的该部分中形成。虽然未示出，但是开口892的其他部分可包括更宽部分，在这些部分中随后将形成空隙。在如图8所示的实施例中，开口894包括更宽部分，在这些部分中随后将形成空隙。虽然未示出，但是开口894的其他部分可包括更窄部分，在这些部分中随后将形成缝或极小空隙。
执行蚀刻操作以图案化垫层84、停止层86和衬底82，从而限定从主表面83延伸的沟槽92和94，如图9中所示。衬底82的各部分设置在沟槽92和94每一个的各部分之间。沟槽92和94具有从主表面83测量的深度。该深度可以为至少11微米、至少20微米或至少40微米。在一个实施例中，诸如针对穿过衬底的通孔或n-轴连接器，该深度可以为至少75微米，并且在另一个实施例中，可以为至少110微米、至少200微米或更大。在一个实施例中，沟槽92和94的纵横比为至少5、至少9或至少11，并且在另一个实施例中，该纵横比不大于99、不大于50或不大于20。在一个实施例中，沟槽92和94中的一个的深度与所述沟槽92和94中的另一个的深度之差可以在所述沟槽92和94中任一个的深度的20％、15％或9％的范围内。例如，沟槽92和94中的一个的深度可以在所述沟槽92和94中的另一个的深度的80％至120％、85％至115％、或91％至109％的范围内。
沟槽92和94的各部分的宽度可部分地取决于沟槽92和94的深度和纵横比。如图2中所示的沟槽92和94的更窄部分的每一个可在0.5微米至5.0微米的范围内，并且在一个具体实施例中，可在2.0微米至4.0微米的范围内。将要形成空隙的沟槽92和94的更宽部分具有可在比更窄部分宽10％至500％范围内并且在一个具体实施例中可在比更窄部分宽20％至100％范围内的宽度。衬底82在相同沟槽的各部分之间或在不同沟槽之间的部分可在0.2微米至2微米的范围内，并且在一个具体实施例中可在0.5微米至1.4微米的范围内。在另一个实施例中，衬底82的该部分就同轴环或其他电子部件而言可以相当大。在形成沟槽后，移除掩蔽层88。
图10包括在形成绝缘层101、将沟槽填上填充材料并将填充材料在沟槽外的部分移除以形成导体102和104后工件的剖视图的图示。可形成绝缘层101以在形成填充材料前将沟槽的侧壁和底部隔绝。在一个实施例中，绝缘层101具有不大于900nm的厚度，并且在另一个实施例中，具有不大于700nm的厚度。在又一个实施例中，绝缘层101具有至少11nm的厚度，并且在又一个实施例中，绝缘层101具有至少100nm的厚度。在又一个实施例中，绝缘层可以不存在。绝缘层101可包括单个膜或多个膜，其中每个膜可包括氧化物、氮化物、氮氧化物、绝缘聚合物或其他介电膜，并且可以通过热或通过沉积方式形成。在一个具体实施例中，执行热氧化以形成绝缘层101的至少一部分。当停止层86包括氮化物时，停止层86可充当氧化阻挡层以沿着主表面83减少衬底82的氧化。
导体102和104的填充材料可包括单种材料或多种材料，这些材料可以为一层、多层、单个膜或多个膜的形式。填充材料可以为导电的、电阻性的、绝缘体或它们的组合(例如，当在沟槽内形成电容器时)。实际的材料(既包括材料的组成也包括材料的数量)将取决于所形成的电子部件。填充材料可以是导电材料并包括非晶硅、多晶硅、金属、合金、金属氮化物、金属-半导体化合物、金属-半导体-氮化合物等。导电材料的组成可取决于何时形成导电材料。可至少部分地在衬底82内形成电子部件之前或之后形成导体102和104。这样的电子部件可包括至少部分地在衬底82内形成的有源部件(例如，晶体管)、无源部件(例如，电阻器、电容器、二极管等)或它们的任意组合。如果导电材料在衬底82内形成这样的电子部件之前形成，则导电材料可能不得不经受相对高的温度，诸如大于800℃。示例性材料可包括硅或难熔金属元素。如果导电材料在衬底82内形成这样的电子部件之后形成，则导电材料可以不必经受大于800℃的温度。在一个具体实施例中，导电材料刚好在层间电介质(ILD)/互连步骤之前或作为层间电介质(ILD)/互连步骤的一部分而形成，并且可将导电材料暴露于高达500℃的温度。示例性材料可包括硅或难熔金属元素、铜、银、贵金属元素或它们的任意组合。
填充材料可包括粘附膜、阻挡膜和导电填充膜。在一个具体实施例中，粘附膜包括难熔金属，阻挡膜包括难熔金属氮化物，而导电填充膜包括不同于粘附膜的难熔金属。在另一个具体实施例中，填充材料包括掺杂多晶硅。填充材料可通过使用化学气相沉积、物理气相沉积、电镀、涂布、另一种合适的技术或它们的任意组合来沉积填充材料而形成。在一个具体实施例中，填充材料以共形方式沉积。
执行移除操作以移除覆盖在停止层86上的填充材料的一部分。可使用蚀刻或抛光技术执行移除操作。图10是工艺步骤中此时的图示。
对于所示的导体102的各部分，在这些部分对应于沟槽的更窄部分的地方，填充材料在沟槽的中间汇合以形成缝106或极小空隙107。对于所示的导体104的各部分，在这些部分对应于沟槽的更宽部分的地方，形成空隙108。虽然图10中未示出，但是导体102在其对应沟槽的更宽部分中形成并具有类似于空隙108的空隙，并且导体104在其对应沟槽的更窄部分中形成并具有类似于缝106和极小空隙的缝或极小空隙。空隙108允许沉积期间的反应和产物气体更容易流入和流出沟槽。形成在侧向上具有长的长度的空隙(诸如图3中的346)的可能性明显更低并且可以消除。因此，剥离或其他不利影响可能大大降低并且可以消除。
一些蚀刻工具在沟槽的纵横比增大时在维持沟槽深度的形状方面可能存在困难。因此，在可供选择的实施例(未示出)中，在沟槽的底部附近，可以形成内埋的空隙。内埋的空隙可类似于连接到多个空隙108的隧道。内埋的空隙可延伸到不超过沟槽向上一半、沟槽向上三分之一、沟槽向上四分之一或甚至更小的高度。在沟槽上部中的空隙108和填充材料可有助于维持机械完整性并且可以不具有相对于图3所述的问题。
极小的空隙107和空隙108被封盖部分112封盖，如图11中所示。可执行沉积-蚀刻-沉积工艺步骤以沿着空隙的顶部形成材料。在沉积-蚀刻-沉积步骤中所用的材料可以是用于填充沟槽的相同材料。在沉积-蚀刻-沉积工艺期间在空隙108内沉积的材料可具有看起来成拱形(类似于拱形教堂顶)的横截面轮廓。在另一个实施例中，不执行沉积-蚀刻-沉积工艺步骤，并且可在后续加工期间对缝106至空隙108封盖。
继续该工艺以形成完工的电子器件。后续加工可见于US 8492260和US 8981533。在沟槽内形成的结构可用于形成穿过衬底的通孔、电容器或其他电子部件。
如本文所述的实施例可用于在进行衬底图案化以限定沟槽时改善控制，以提高在沟槽内形成的结构的机械完整性、降低泄漏电流或不利地影响电子器件的其他参数。沟槽的更宽部分可允许蚀刻剂和蚀刻工艺气体更容易地在沟槽内流动。可以实现不同沟槽之间更均匀的深度。该更宽部分还允许更好地控制将要形成空隙的位置和大小。因此，电子器件的设计可使得能实现更好的沟槽清晰度、更均匀的沟槽深度、改善的在沟槽内形成的结构的机械完整性和降低的剥离或其他结构问题的可能性。形成有这样的沟槽的电子器件可具有更低的泄漏电流和衬底与衬底之间更高的电子特性重现性。
许多不同的方面和实施例是可能的。那些方面和实施例中的一些在下文进行描述。在阅读本说明书后，技术人员将认识到，那些方面和实施例仅为示例性的，而不限制本发明的范围。示例性实施例可根据如下所列的实施例中的任一个或多个。
实施例1。一种电子器件，该电子器件包括：衬底，该衬底限定第一沟槽，该第一沟槽具有第一部分和与第一部分侧向相邻的第二部分，其中第一部分具有第一宽度，第二部分具有第二宽度，并且第一宽度大于第二宽度；以及第一材料，该第一材料在第一沟槽的第一部分内的预定位置限定第一空隙并在第一沟槽的第二部分内具有缝。
实施例2。实施例1的电子器件，还包括第一沟槽的侧壁与第一材料之间的绝缘层，其中第一材料为导电材料。
实施例3。实施例1的电子器件，还包括第二材料，其中衬底限定第二沟槽，并且第二材料设置在第二沟槽内，其中第一材料和第二材料中的每一者均为导电材料。
实施例4。实施例3的电子器件，其中第一材料侧向围绕第二材料并为n-轴连接器的隔离环或部件，其中n为至少2。
实施例5。实施例3的电子器件，其中所述第一沟槽和第二沟槽中的一个的深度在所述第一沟槽和第二沟槽中的另一个的深度的80％至120％的范围内。
实施例6。实施例1的电子器件，其中第一材料为穿过衬底的通孔的至少一部分。
实施例7。实施例1的电子器件，其中沟道的第二部分具有至少10的纵横比。
实施例8。实施例1的电子器件，其中从顶视图中，第一空隙具有一个或多个侧向尺寸，其中第一空隙的一个或多个侧向尺寸中的每一个小于第一宽度；第一材料限定第二空隙；并且从顶视图中，第二空隙具有一个或多个侧向尺寸，其中第二空隙的一个或多个侧向尺寸中的每一个不大于第一空隙的一个或多个侧向尺寸中的每一个的0.3倍。
实施例9。实施例8的电子器件，其中第二空隙不在预定的位置。
实施例10。一种电子器件，该电子器件包括：限定沟槽的衬底，和在沟槽内的预定位置限定间隔开的空隙的材料。
实施例11。一种形成电子器件的方法，该方法包括：
在衬底上方形成掩蔽层，其中掩蔽层限定第一开口，第一开口包括具有第一宽度的第一部分和具有第二宽度的第二部分，其中第一宽度大于第二宽度；
图案化衬底以限定第一沟槽，第一沟槽具有对应于掩蔽层的第一开口的第一部分和第二部分的第一部分和第二部分，其中，在图案化过程中，与使用具有对应于第二宽度的均匀宽度的不同掩模相比，第一沟槽的第一部分允许蚀刻剂气体更容易到达第一沟槽底部处或附近的位置，以及允许蚀刻产物气体更容易从第一沟槽底部处或附近的位置移除，或允许这两种情况；以及
将材料沉积在第一沟槽内。
实施例12。实施例11的方法，其中执行在第一沟槽内的材料沉积，以使得与使用具有对应于第二宽度的均匀宽度的不同掩模相比，第一沟槽的第一部分允许沉积材料更容易到达第一沟槽底部处或附近的位置。
实施例13。实施例11的方法，其中执行在第一沟槽内的材料沉积以使得与使用具有对应于第二宽度的均匀宽度的不同掩模相比，沟槽的第一部分允许沉积反应物更容易地到达第一沟槽底部处或附近的位置，允许沉积产物气体更容易从第一沟槽底部处或附近的位置移除，或允许这两种情况。
实施例14。实施例11的方法，其中沉积材料以在第一沟槽内限定第一空隙，并且该材料在第二部分内具有缝。
实施例15。实施例14的方法，其中在第一空隙的最高高度处，第一空隙不具有大于第一沟槽的第一宽度的侧向尺寸。
实施例16。实施例14的方法，其中执行衬底图案化以使得第一沟槽包括在预定位置的另外的间隔开的第一部分，与在该另外的间隔开的第一部分之间的另外的第二部分；沉积材料以限定在第一沟槽内的另外的间隔开的第一空隙，并且材料在该另外的间隔开的第二部分内限定第二空隙，其中第二空隙不在预定的位置。
实施例17。实施例11的方法，其中由材料限定的第一空隙位于第一沟槽的第一部分内，并且从顶视图中，第一空隙具有一个或多个侧向尺寸，其中第一空隙的一个或多个侧向尺寸中的每一个小于第一宽度；以及由材料限定的第二空隙位于第一沟槽的第二部分内，并且从顶视图中，第二空隙具有一个或多个侧向尺寸，其中第二空隙的一个或多个侧向尺寸中的每一个不大于第一空隙的一个或多个侧向尺寸中的每一个的0.3倍。
实施例18。实施例11的方法，还包括用封盖材料对第一空隙封盖。
实施例19。实施例18的方法，其中封盖使用沉积-蚀刻-沉积技术进行。
实施例20。实施例11的方法，其中：
掩蔽层限定第二开口，其中第一开口侧向围绕第二开口；
图案化衬底以进一步限定围绕第一沟槽的第二沟槽；
该方法还包括在沉积导电材料前沿着第一沟槽和第二沟槽的侧壁形成绝缘层；以及
执行材料沉积以使得材料沉积在第二沟槽中，其中该材料为导电的。
注意，并不需要上文在一般性说明或例子中所述的所有活动，某一具体活动的一部分可能不需要，并且除了所述的那些之外还可能执行一项或多项另外的活动。还有，列出的活动所按的顺序不一定是执行所述活动的顺序。
上文已经关于具体实施例描述了有益效果、其他优点和问题解决方案。然而，这些有益效果、优点、问题解决方案，以及可导致任何有益效果、优点或解决方案出现或变得更明显的任何特征都不应被解释为是任何或所有权利要求的关键、需要或必要特征。
本文描述的实施例的说明书和图示旨在提供对各种实施例的结构的一般性理解。说明书和图示并非旨在用作对使用本文所述的结构或方法的设备及系统的所有要素和特征的穷尽性及全面性描述。单独的实施例也可以按组合方式在单个实施例中提供，相反，为了简便起见而在单个实施例的背景下描述的各种特征也可以单独地或以任何子组合的方式提供。此外，对表示为范围的值的提及包括在该范围内的所有值。许多其他实施例仅对阅读了本说明书之后的技术人员是显而易见的。其他实施例也可以使用并从本公开中得出，以使得可以在不脱离本公开范围的情况下进行结构替换、逻辑替换或另外的改变。因此，本公开应当被看作是示例性的，而非限制性的。

Claims (10)

1.一种电子器件，所述电子器件包括：
衬底，所述衬底限定第一沟槽，所述第一沟槽具有第一部分和与所述第一部分侧向相邻的第二部分，其中所述第一部分具有第一宽度，所述第二部分具有第二宽度，并且所述第一宽度大于所述第二宽度；以及
第一材料，所述第一材料在所述第一沟槽的所述第一部分内的预定位置限定第一空隙并在所述第一沟槽的所述第二部分内具有缝。
2.根据权利要求1所述的电子器件，还包括在所述第一沟槽的侧壁与所述第一材料之间的绝缘层，其中所述第一材料为导电材料。
3.根据权利要求1所述的电子器件，还包括第二材料，其中所述衬底限定第二沟槽，并且所述第二材料设置在所述第二沟槽内，其中所述第一材料和第二材料中的每一者均为导电材料。
4.根据权利要求3所述的电子器件，其中所述第一沟槽和第二沟槽中的一个的深度在所述第一沟槽和第二沟槽中的另一个的深度的80％至120％的范围内。
5.一种电子器件，所述电子器件包括：
衬底，所述衬底限定沟槽；以及
材料，所述材料在所述沟槽内的预定位置限定间隔开的空隙。
6.一种形成电子器件的方法，所述方法包括：
在衬底上方形成掩蔽层，其中所述掩蔽层限定第一开口，所述第一开口包括具有第一宽度的第一部分和具有第二宽度的第二部分，其中所述第一宽度大于所述第二宽度；
图案化所述衬底以限定第一沟槽，所述第一沟槽具有对应于所述掩蔽层的所述第一开口的所述第一部分和所述第二部分的第一部分和第二部分，其中，在图案化过程中，与使用具有对应于所述第二宽度的均匀宽度的不同掩模相比，所述第一沟槽的所述第一部分允许蚀刻剂气体更容易到达所述第一沟槽底部处或附近的位置，以及允许蚀刻产物气体更容易从所述第一沟槽底部处或附近的位置移除，或允许这两种情况；以及
将材料沉积在所述第一沟槽内。
7.根据权利要求6所述的方法，其中沉积所述材料以在所述第一沟槽内限定第一空隙，并且所述材料在所述第二部分内具有缝。
8.根据权利要求6所述的方法，所述方法还包括用封盖材料对所述第一空隙封盖，其中封盖使用沉积-蚀刻-沉积技术进行。
9.根据权利要求6所述的方法，其中：
所述掩蔽层限定第二开口，其中所述第一开口侧向围绕所述第二开口；
图案化所述衬底以进一步限定围绕所述第一沟槽的第二沟槽；
所述方法还包括在沉积所述导电材料前沿着所述第一沟槽和第二沟槽的侧壁形成绝缘层；以及
执行所述材料的沉积以使得所述材料沉积在所述第二沟槽中，其中所述材料为导电的。
10.根据权利要求6至9中任一项所述的方法，其中执行在所述第一沟槽内的所述材料的沉积，以使得与使用具有对应于所述第二宽度的均匀宽度的不同掩模相比，所述沟槽的所述第一部分允许：
沉积材料更容易到达所述第一沟槽底部处或附近的位置；
沉积蚀刻剂更容易到达所述第一沟槽底部处或附近的位置；
沉积产物气体更容易从所述第一沟槽底部处或附近的位置移除；或
它们的任意组合。
CN201610318359.2A 2015-05-15 2016-05-13 包括限定空隙的材料的电子器件及其形成方法 Active CN106158829B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/713,603 2015-05-15
US14/713,603 US9812354B2 (en) 2015-05-15 2015-05-15 Process of forming an electronic device including a material defining a void

Publications (2)

Publication Number Publication Date
CN106158829A true CN106158829A (zh) 2016-11-23
CN106158829B CN106158829B (zh) 2020-05-19

Family

ID=57277826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610318359.2A Active CN106158829B (zh) 2015-05-15 2016-05-13 包括限定空隙的材料的电子器件及其形成方法

Country Status (3)

Country Link
US (1) US9812354B2 (zh)
CN (1) CN106158829B (zh)
TW (1) TWI674626B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991338B2 (en) * 2015-09-17 2018-06-05 Semiconductor Components Industries, Llc Electronic device including a conductive structure surrounded by an insulating structure
US10153162B2 (en) * 2016-10-04 2018-12-11 Globalfoundries Inc. Shrink process aware assist features
US10879106B2 (en) * 2018-02-21 2020-12-29 Texas Instruments Incorporated Apparatus with overlapping deep trench and shallow trench and method of fabricating the same with low defect density

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094973A (en) * 1987-11-23 1992-03-10 Texas Instrument Incorporated Trench pillar for wafer processing
JPH04127148A (ja) * 1990-09-19 1992-04-28 Hitachi Ltd マスクおよびそれを用いた半導体装置の製造方法
JPH10308443A (ja) * 1997-05-02 1998-11-17 Nec Corp 半導体集積回路装置
CN203588998U (zh) * 2012-09-13 2014-05-07 半导体元件工业有限责任公司 中介体及电子器件
US20150054164A1 (en) * 2013-08-26 2015-02-26 Micron Technology, Inc. Semiconductor Constructions

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745081A (en) 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP2002043502A (ja) 2000-07-25 2002-02-08 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法
US7202152B2 (en) 2002-10-24 2007-04-10 Davies Robert B Semiconductor device with inductive component and method of making
US6621136B2 (en) 2001-09-28 2003-09-16 Semiconductor Components Industries Llc Semiconductor device having regions of low substrate capacitance
ITTO20011038A1 (it) 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
US6661068B2 (en) 2002-03-20 2003-12-09 Semiconductor Components Industries Llc Semiconductor device and method of providing regions of low substrate capacitance
US6984860B2 (en) 2002-11-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device with high frequency parallel plate trench capacitor structure
US7388294B2 (en) 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
SE526366C3 (sv) 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US7087925B2 (en) 2004-02-09 2006-08-08 Semiconductor Components Industries, L.L.C. Semiconductor device having reduced capacitance to substrate and method
US7608534B2 (en) 2004-06-02 2009-10-27 Analog Devices, Inc. Interconnection of through-wafer vias using bridge structures
US7315223B2 (en) 2004-06-30 2008-01-01 Emag Technologies, Inc. Microstrip-to-microstrip RF transition including co-planar waveguide connected by vias
US7326629B2 (en) 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
JP4803993B2 (ja) 2004-11-09 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8154131B2 (en) * 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7510907B2 (en) 2005-06-22 2009-03-31 Intel Corporation Through-wafer vias and surface metallization for coupling thereto
US7425507B2 (en) 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
DE102005039068A1 (de) 2005-08-11 2007-02-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleitersubstrat und Verfahren zur Herstellung
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US20070045698A1 (en) 2005-08-31 2007-03-01 International Business Machines Corporation Semiconductor structures with body contacts and fabrication methods thereof
US7839622B2 (en) 2005-11-08 2010-11-23 Ipdia Trench capacitor device suitable for decoupling applications in high-frequency operation
WO2007054858A2 (en) 2005-11-08 2007-05-18 Nxp B.V. Integrated capacitor arrangement for ultrahigh capacitance values
JP2007165461A (ja) 2005-12-12 2007-06-28 Elpida Memory Inc 半導体装置及びその製造方法
US7589390B2 (en) 2006-03-10 2009-09-15 Teledyne Technologies, Incorporated Shielded through-via
US7670927B2 (en) 2006-05-16 2010-03-02 International Business Machines Corporation Double-sided integrated circuit chips
US7679146B2 (en) 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7411266B2 (en) 2006-05-30 2008-08-12 Semiconductor Components Industries, L.L.C. Semiconductor device having trench charge compensation regions and method
US7626269B2 (en) 2006-07-06 2009-12-01 Micron Technology, Inc. Semiconductor constructions and assemblies, and electronic systems
US7344959B1 (en) 2006-07-25 2008-03-18 International Business Machines Corporation Metal filled through via structure for providing vertical wafer-to-wafer interconnection
JP4267010B2 (ja) 2006-08-02 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法
US7704874B1 (en) 2006-10-02 2010-04-27 Newport Fab, Llc Method for fabricating a frontside through-wafer via in a processed wafer and related structure
US7675162B2 (en) 2006-10-03 2010-03-09 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US7741722B2 (en) 2007-03-23 2010-06-22 International Business Machines Corporation Through-wafer vias
US7829462B2 (en) 2007-05-03 2010-11-09 Teledyne Licensing, Llc Through-wafer vias
US20080284037A1 (en) 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US7645701B2 (en) 2007-05-21 2010-01-12 International Business Machines Corporation Silicon-on-insulator structures for through via in silicon carriers
US7485965B2 (en) 2007-05-25 2009-02-03 International Business Machines Corporation Through via in ultra high resistivity wafer and related methods
US8093102B2 (en) 2007-06-28 2012-01-10 Freescale Semiconductor, Inc. Process of forming an electronic device including a plurality of singulated die
US7727887B2 (en) 2007-10-30 2010-06-01 International Business Machines Corporation Method for improved power distribution in a three dimensional vertical integrated circuit
US7803714B2 (en) 2008-03-31 2010-09-28 Freescale Semiconductor, Inc. Semiconductor through silicon vias of variable size and method of formation
US7939449B2 (en) 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
US8292690B2 (en) 2008-09-08 2012-10-23 Semiconductor Components Industries, Llc Thinned semiconductor wafer and method of thinning a semiconductor wafer
US7998852B2 (en) 2008-12-04 2011-08-16 Freescale Semiconductor, Inc. Methods for forming an RF device with trench under bond pad feature
US8492260B2 (en) * 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094973A (en) * 1987-11-23 1992-03-10 Texas Instrument Incorporated Trench pillar for wafer processing
JPH04127148A (ja) * 1990-09-19 1992-04-28 Hitachi Ltd マスクおよびそれを用いた半導体装置の製造方法
JPH10308443A (ja) * 1997-05-02 1998-11-17 Nec Corp 半導体集積回路装置
CN203588998U (zh) * 2012-09-13 2014-05-07 半导体元件工业有限责任公司 中介体及电子器件
US20150054164A1 (en) * 2013-08-26 2015-02-26 Micron Technology, Inc. Semiconductor Constructions

Also Published As

Publication number Publication date
US9812354B2 (en) 2017-11-07
US20160336184A1 (en) 2016-11-17
TWI674626B (zh) 2019-10-11
CN106158829B (zh) 2020-05-19
TW201705262A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
TWI665786B (zh) 三維記憶體元件的接點開口結構暨其形成方法
TWI666761B (zh) 三維記憶體裝置的溝槽結構
US9799670B2 (en) Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof
US10546743B2 (en) Advanced interconnect with air gap
CN109075174A (zh) 多堆叠层三维存储器件及其制造方法
KR20190008399A (ko) 스캘롭 프로파일을 가지는 딥 트렌치 커패시터
JP2022508036A (ja) 三次元メモリデバイス
CN110114877A (zh) 三维存储器件及其制作方法
US20230387196A1 (en) Super junction structure
US11769792B2 (en) Trench capacitor profile to decrease substrate warpage
CN102386145A (zh) 包括沟槽内的特征件的电子器件
US20210265500A1 (en) Assemblies Having Conductive Structures Along Pillars of Semiconductor Material, and Methods of Forming Integrated Circuitry
US20140264897A1 (en) Damascene conductor for a 3d device
CN106158829A (zh) 包括限定空隙的材料的电子器件及其形成方法
CN111370368B (zh) 一种半导体芯片密封环及其制造方法
CN109427647A (zh) 隔离结构的制作方法
CN102693932A (zh) 浅沟槽隔离结构的制造方法
Lin et al. Through-substrate via (TSV) with embedded capacitor as an on-chip energy storage element
US9954165B2 (en) Sidewall spacers
CN111564407B (zh) 一种互连结构的形成方法及互连结构
CN105460883B (zh) 一种半导体器件及其制备方法、电子装置
CN106847917A (zh) Finfet器件改进的金属栅极工艺、半导体器件及其制造方法
US20130095626A1 (en) Method for manufacturing semiconductor device
CN105514100B (zh) 半导体元件及其制造方法
US11380697B2 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant