JPH10293156A - テストバーンインテスタ - Google Patents

Abstract

(57)【要約】 【課題】 バーンインボード上の被試験デバイスあるい
はテストバーンインテスタ側に異常があるのかの判断が
できるテストバーンインテスタを提供すること。 【解決手段】 テストバーンインテスタのバーンインボ
ード２上にマトリクス状に配列されている被試験デバイ
ス１にドライバ回路３から書き込みデータを出力して書
き込みを行い、被試験デバイス１からの出力信号をコン
パレータ回路４に入力して、コンパレータ回路４で被試
験デバイス１の正否を判定し、判定の結果、被試験デバ
イス１からの出力信号が異常であると判定されると、ト
リガ回路Ｔをトリガして観測手段にドライバ回路３から
出力されている書き込みデータ等の各種信号の観測を行
い、被試験デバイス１側に異常があるのか、ドライバ回
路３やコンパレータ回路４などのテストバーンインテス
タ側に異常があるのかの判定を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、テストバーンイ
ンテスタで被試験デバイスをテストする際に、被試験デ
バイスがバーンインボード上での縦列、横列において、
一列または複数列で被試験デバイスが不良になった時点
で、被試験デバイスに入力させる信号が不良となり得る
要因であるか、否かの観測を可能とするテストバーンイ
ンテスタに関する。

【０００２】

【従来の技術】大量生産を行って完成した半導体デバイ
スは、欠陥を有するものがある。例えば、この完成した
半導体デバイスの有する欠陥の例として、酸化膜のピン
ホール、オープンや短絡の原因となるホトレジスト塗布
時やエッチング時の欠陥、チップ上やパッケージ内の汚
染、損傷、などの種々の欠陥が想定される。このような
欠陥のある半導体デバイスを排除するために、製造され
た半導体デバイスの出荷前にあらかじめ試験を行う必要
があり、従来、この製造された半導体デバイスを大量に
同時に試験を行うに際して、槽内の温度を自由に設定で
きる恒温槽を有するテストバーンインテスタにより行っ
ている。

【０００３】図１は後述するこの発明のテストバーンイ
ンテスタの原理的構成を示すブロック図であるが、従来
のテストバーンインテスタの説明に際し、この図１を援
用して説明する。

【０００４】図１で、被試験デバイス１はテストバーン
インテスタのバーンインボード２上に縦列にＡ１〜Ａ
ｎ，Ｂ１〜Ｂｎ，・・・Ｎ１〜Ｎｎが配列され、行方向
（以下、横列という）にＡ１，Ｂ１，・・・Ｎ１，Ａ
２，Ｂ２、・・・Ｂｎ，Ａｎ，Ｂｎ，・・・Ｎｎが配列
され、マトリクス状に実装されている。

【０００５】これらの被試験デバイス１にドライバ回路
３から試験を行う被試験デバイス１の縦列と横列を走査
するためのスキャン信号ｓを送出するとともに、試験を
行うべき所定位置の被試験デバイス１のアドレスを指定
するためにクロック信号ｃのタイミングでアドレス信号
ａを送出する。さらに、このアドレス指定された被試験
デバイス１に対してドライバ回路３からデータの書き込
みを行う。

【０００６】データの書き込みが行われた被試験デバイ
ス１からの出力信号（書き込まれたデータ）をコンパレ
ータ回路４に出力して、コンパレータ回路４で被試験デ
バイス１に書き込まれたデータの読み出しを行って、書
き込まれたデータと正否判定用の所定の基準信号とを比
較して、被試験デバイス１の正否の判定を行うようにし
ている。

【０００７】

【発明が解決しようとする課題】このような従来のテス
トバーンインテスタにおいては、テストバーンインテス
タで被試験デバイス１を試験し、どの試験項目で被試験
デバイス１が縦列、横列において、一列または複数列の
組み合わせで試験結果が不良になっているかを確認する
ことができる利点を有する。

【０００８】しかし、その反面、試験途中でのバーンイ
ンボード２上の被試験デバイス１が縦列、横列において
一列または複数列の組み合わせにて不良が発生した時点
での、被試験デバイス１へ入力させるドライバ回路３か
らの各種入力信号を観測することができない。

【０００９】したがって、この不良発生時にドライバ回
路３から被試験デバイス１に供給する書き込みデータが
被試験デバイス１にどのような影響を及ぼしているのか
を確認することができないとともに、テストバーンイン
テスタ側に不良があるのか、被試験デバイス側に不良が
あるのかの判別ができないという課題があった。

【００１０】この発明は、被試験デバイスの試験中に不
良になった時点での被試験デバイスに供給される信号の
波形の観測と、ドライバ回路から被試験デバイスに供給
するデータの及ぼしてしいる影響の確認とが可能で、か
つ大量に試験するテストバーンインテスタ側に不良が発
生しているのか、あるいは被試験デバイス側に不良が発
生しているのかの判別を行うテストバーンインテスタを
提供することを目的とする。

【００１１】

【課題を解決するための手段】この目的を達成するため
に、この発明のテストバーンインテスタは、槽内の温度
を自由に設定可能な恒温槽を有し、大量の被試験デバイ
ス１を同時に試験するテストバーンインテスタにおい
て、被試験デバイス１が実装されるバーンインボード２
と、被試験デバイス１のテスト実行時にこの被試験デバ
イス１に各種信号を供給するドライバ回路３と、被試験
デバイス１の出力信号と所定の基準信号とを比較して被
試験デバイス１の正否を判断するコンパレータ回路４
と、コンパレータ回路４内の入出力信号を入力して被試
験デバイス１の試験結果に不良が発生した時点でドライ
バ回路３内の各種信号の観測を行うためにトリガがかか
るトリガ回路Ｔとを備える。

【００１２】

【発明の実施の形態】次に、テストバーンインテスタの
実施の形態について図１を参照して説明する。図１はこ
の発明の第１の実施の形態の原理的構成を示すブロック
図である。図１で、前記「従来の技術」の説明の欄で説
明した部分については、重複を避けるために再度の説明
を省略し、この第１の実施の形態の特徴とする部分につ
いて重点的に述べることにする。

【００１３】第１の実施の形態においては、被試験デバ
イス１、バーンインボード２、ドライバ回路３、コンパ
レータ回路４の部分については従来と同様であるが、新
たにトリガ回路Ｔが追加されている。

【００１４】トリガ回路Ｔは、コンパレータ回路４にお
いて、被試験デバイス４に不良が発生したことを判定し
た時点で、コンパレータ回路４内の入出力信号、すなわ
ち、コンパレータ回路４に入力される被試験デバイス１
の試験時のドライブ回路３から書きまれたデータの読み
出し信号と、コンパレータ回路４から被試験デバイス１
に送出される信号とが入力されて、トリガがかかる構成
になっている。

【００１５】トリガ回路Ｔがトリガされると、ドライバ
回路３から被試験デバイス１に供給される書き込みデー
タなどの各種信号の波形を図示しない観測手段において
観測可能にしており、その観測結果により、被試験デバ
イス１に与える書き込みデータなどの各種信号が何らか
の影響を及ぼしているのか、つまりテストバーンインテ
スタ側に異常があるのか、あるいは被試験デバイス１側
に不良が発生しているのかの判定が可能となる。

【００１６】次に、第１の実施の形態の動作について説
明する。被試験デバイス１にドライバ回路３から試験を
行う被試験デバイス１の縦列と横列を走査するためのス
キャン信号ｓを送出するとともに、試験を行うべき所定
位置の被試験デバイス１のアドレスを指定するためにク
ロック信号ｃのタイミングでアドレス信号ａを送出す
る。

【００１７】アドレス信号ａによりアドレス指定された
被試験デバイス１に対してドライバ回路３からデータの
書き込みを行う。データの書き込みが行われた被試験デ
バイス１からの出力信号をコンパレータ回路４に出力し
て、このコンパレータ回路４において被試験デバイス１
に書き込まれたデータの読み出しを行い、書き込まれた
データと正否判定用の所定の基準信号とを比較して、被
試験デバイス１の正否の判定を行う。この判定時に、被
試験デバイス１が異常であると判定された時点で、コン
パレータ回路４の入出力信号により、トリガ回路Ｔがト
リガされる。

【００１８】トリガ回路Ｔがトリガされることによっ
て、トリガ回路Ｔによりドライバ回路３から被試験デバ
イス１に供給されている試験用の書き込みデータなどの
各種信号の波形を観測手段により観測する。この観測に
より、被試験デバイス１のバーンインボード２上におけ
る縦列、横列において、所定の被試験デバイス１にドラ
イバ回路３から供給される書き込みデータが正常か否か
の判定が可能となる。

【００１９】この判定の結果、書き込みデータが被試験
デバイス１に対して影響を与えているのか、つまり、テ
ストバーンインテスタ側に異常があるのか、あるいは被
試験デバイス１側に異常があるのかの判定が可能とな
る。

【００２０】次に、この発明の第２の実施の形態につい
て図２を参照して説明する。図２では、トリガ回路Ｔは
バーンインボード２上に縦列に実装されている被試験デ
バイス１からの信号のみを取り扱うようにしており、バ
ーンインボード２上に実装されている縦列の被試験デバ
イス１に異常がある場合に、コンパレータ回路４の入出
力信号によりトリガされるトリガ回路Ｔの構成を示すブ
ロック図である。

【００２１】トリガ回路Ｔ内のナンドゲート５ａ，５ｂ
の入力端にコンパレータ回路４からの入出力信号が入力
され、ナンドゲート５ａ，５ｂの各出力端からそれぞれ
バーンインボード２上に実装されている被試験デバイス
１の縦列半分不良のトリガポイント５ｃ，５ｄを指示す
る信号が出力されるとともに、ナンドゲート５ａ，５ｂ
の各出力端はノアゲート５ｅの入力端に接続されてい
る。ノアゲート５ｅの出力端からはバーンインボード２
上に実装されている被試験デバイス１の縦列全体不良の
トリガポイントｆを指示する信号が出力される。

【００２２】このようにトリガ回路Ｔを構成することに
より、被試験デバイス１にドライバ回路３から試験を行
う被試験デバイス１の縦列を走査するためのスキャン信
号ｓを送出するとともに、被試験デバイス１のアドレス
を指定するためにクロック信号ｃのタイミングでアドレ
ス信号ａを送出する。

【００２３】このアドレス信号ａにより縦列の上半分と
下半分のアドレス指定された被試験デバイス１に対して
ドライバ回路３からデータの書き込みを行う。縦列の上
半分と下半分のデータの書き込みが行われた被試験デバ
イス１からの出力信号をコンパレータ回路４に出力し
て、このコンパレータ回路４において縦列の上半分と下
半分の被試験デバイス１に書き込まれたデータの読み出
しを行って、書き込まれたデータと正否判定用の所定の
基準信号とを比較して、被試験デバイス１の正否の判定
を行う。

【００２４】この判定時に、被試験デバイス１が異常で
あると判定された時点で、コンパレータ回路４のバーン
インボード２上に実装されている被試験デバイス１の縦
列の上半分と、下半分に対応する入出力信号により、縦
列の上半分と下半分の被試験デバイス１に異常がある場
合に、トリガ回路Ｔ内のナンドゲート５ａ，５ｂがそれ
ぞれ縦列の上半分と下半分のこの入出力信号を入力して
論理処理を行い、それぞれ縦列の上半分と下半分の被試
験デバイス１に対応してトリガポイント５ｃ，５ｄを指
示する信号を出力する。

【００２５】さらに、縦列全体の被試験デバイス１に異
常がある場合に、このナンドゲート５ａ，５ｂの出力を
ノアゲート５ｅに出力し、このノアゲート５ｅで論理を
とり、縦列全体の被試験デバイス１に対応してトリガポ
イント５ｆを指示する信号を出力する。

【００２６】このようにして、縦列の被試験デバイス１
の不良検出時にトリガ回路Ｔをトリガさせることによ
り、ドライバ回路３から被試験デバイス１に送出される
書き込みデータの観測を行うことができ、その観測結果
から縦列の被試験デバイス１側、あるいはテストバーン
インテスタ側に異常があるか、否かの判断が可能とな
る。

【００２７】次に、この発明の第３の実施の形態につい
て図３を参照して説明する。図３は第３の実施の形態に
おけるトリガ回路Ｔの内部構成を示すブロック図であ
る。図３の場合には、バーンインボード２上に実装され
ている被試験デバイス１の横列における被試験デバイス
の不良検出時におけるトリガ回路Ｔがトリガされる場合
の実施の形態を示すものである。

【００２８】図３において、バーンインボード２上に実
装されている被試験デバイス１の横１列全体の不良検出
時に、この被試験デバイス１の横１列全体の出力数に対
応するコンパレータ回路４からの入出力信号がトリガ回
路Ｔ内のナンドゲート６ａ〜６ｄに入力され、各ナンド
ゲート６ａ〜６ｄの出力端からそれぞれ被試験デバイス
１の横１列全体の不良のトリガポイント６ｅ〜６ｈを指
示する信号を出力する。

【００２９】また、ナンドゲート６ａ，６ｂの出力端は
ノアゲート６ｉの入力端に接続され、ノアゲート６ｉの
出力端から被試験デバイス１の横２列全体の不良検出時
に、この被試験デバイス１の横２列全体の不良を指示す
るトリガポイント６ｋを指示する信号を出力する。

【００３０】同様にして、ナンドゲート６ｃ，６ｄの出
力端はノアゲート６ｊの入力端に接続され、ノアゲート
６ｊの出力端から被試験デバイス１の横２列全体の不良
検出時に、この被試験デバイス１の横２列全体の不良を
指示するトリガポイント６Ｌを指示する信号を出力す
る。

【００３１】ナンドゲート６ｉと６ｊの出力端はアンド
ゲート６ｍの入力端に接続されており、このアンドゲー
ト６ｍの出力端からバーンインボード２上に配列されて
いる横４列全体の被試験デバイス１の不良を指示するト
リガポイント６ｎを指示する信号を出力する。

【００３２】この第３の実施の形態では、バーンインボ
ード２上に横列に実装されている被試験デバイス１から
の信号のみを取り扱うようにしており、被試験デバイス
１にドライバ回路３から試験を行う被試験デバイス１の
横１列を走査するためのスキャン信号ｓを送出するとと
もに、被試験デバイス１のアドレスを指定するためにク
ロック信号ｃのタイミングでアドレス信号ａを送出す
る。

【００３３】アドレス信号ａにより、横１列のアドレス
指定された被試験デバイス１に対してドライバ回路３か
らデータ書き込みを行う。横１列全体の書き込みが行わ
れた被試験デバイス１からの出力信号をコンパレータ回
路４に出力して、コンパレータ回路４において、横１列
の被試験デバイス１に書き込まれたデータの読み出しを
行って、書き込まれたデータと所定の基準信号とを比較
して、被試験デバイス１の正否の判定を行う。

【００３４】この判定時に、被試験デバイス１に異常ガ
あると判定された時点で、コンパレータ回路４のバーン
インボード２上に実装されている被試験デバイス１の横
１列全体に対応する入出力信号により、トリガ回路Ｔ内
のナンドゲート６ａ〜６ｄが論理処理を行って、横１列
全体の被試験デバイス１の不良に対応するトリガポイン
ト６ｅ〜６ｈを指示する信号を出力する。

【００３５】また、ナンドゲート６ａと６ｂの出力信号
をノアゲート６ｉに入力させて、ノアゲート６ｉで論理
処理を行うことにより、横２列全体の被試験デバイス１
の不良に対応するトリガポイント６ｋを指示する信号を
出力する。

【００３６】同様にして、ナンドゲート６ｃと６ｄの出
力信号をノアゲート６ｊに入力させて、ノアゲート６ｊ
で論理処理を行うことにより、横２列全体の被試験デバ
イス１の不良に対応するトリガポイント６Ｌを指示する
信号を出力する。さらに、ノアゲート６ｉと６ｊの各出
力をアンドゲート６ｍに出力し、このアンドゲート６ｍ
で論理処理を行って横４列全体の被試験デバイス１の不
良に対応するトリガポイント６ｎを指示する信号を出力
する。

【００３７】このように、第３の実施の形態では、バー
ンインボード２上での被試験デバイス１横列に不良が検
出されたときに、トリガ回路Ｔをトリガさせることによ
り、ドライバ回路３から被試験デバイス１に送出される
書き込みデータの観測を行うことができ、その観測結果
から横列の被試験デバイス１側、あるいはテストバーン
インテスタ側に異常があるか否かの判断が可能となる。

【００３８】次に、この発明の第４の実施の形態につい
て図４を参照して説明する。図４はトリガ回路Ｔの構成
を示すブロック図である。図４では、バーンインボード
２上の１列または複数列にて被試験デバイス１の異常が
検出された場合にトリガされる場合を示している。

【００３９】図４で、バーンインボード２上に実装され
ている被試験デバイス１の１列または複数列の任意のブ
ロックの被試験デバイス１の異常が検出された場合に、
そのブロックの被試験デバイス１の出力数に対応するコ
ンパレータ回路４からのブロックごとに対応する出力信
号がトリガ回路Ｔ内のナンドゲート７ａ〜７ｄに入力さ
れる。

【００４０】ナンドゲート７ａと７ｂの出力端はノアゲ
ート７ｅの入力端に接続され、ナンドゲート７ｃと７ｄ
の出力端はノアゲート７ｆの入力端に接続されている。
ノアゲート７ｅの出力端からバーンインボード２上に実
装されている被試験デバイス１の１列または複数列の任
意のブロックの被試験デバイス１の異常検出時に、この
任意のブロックの被試験デバイスのトリガポイント７ｇ
を指示する信号を出力する。

【００４１】同様にして、ノアゲート７ｆの出力端から
バーンインボード２上に実装されている被試験デバイス
１の１列または複数列の任意のブロックの被試験デバイ
ス１の異常検出時に、この任意のブロックの被試験デバ
イスのトリガポイント７ｈを指示する信号を出力する。

【００４２】また、ノアゲート７ｅの出力端とノアゲー
ト７ｆの出力端はアンドゲート７ｉの入力端に接続され
ている。アンドゲート７ｉの出力端から、バーンインボ
ード２上に実装されている被試験デバイス１の全ブロッ
クの被試験デバイス１の異常検出時に全ブロックの被試
験デバイスのトリガポイント７ｊ指示する信号を出力す
る。

【００４３】第４の実施の形態においては、ドライバ回
路３からバーンインボード２上に実装されている被試験
デバイス１に書き込みデータなどの各種信号を送出し
て、この被試験デバイス１の出力信号がコンパレータ回
路４内に転送され、コンパレータ回路４内で所定の基準
信号との比較を行って、被試験デバイス１が正常か否か
の検査を行う。

【００４４】検査の結果、被試験デバイス１に異常があ
ると判断された場合には、コンパレータ回路４内の出力
信号がトリガ回路Ｔ内のナンドゲート７ａ〜７ｄに出力
され、このナンドゲート７ａ〜７ｄにおいてそれぞれ論
理処理を行う。ナンドゲート７ａと７ｂの出力信号がノ
アゲート７ｅに出力される。同様にして、ナンドゲート
７ｃと７ｄの出力信号がノアゲート７ｆに出力される。

【００４５】ノアゲート７ｅと７ｆがそれぞれ論理処理
を行い、ノアゲート７ｅからバーンインボード２上に実
装されている被試験デバイス１の任意のブロックに不良
が発生しているとして、このブロックに対応する被試験
デバイス１のトリガポイント７ｇを指示する信号を発生
する。

【００４６】同じく、ノアゲート７ｆからバーンインボ
ード２上に実装されている被試験デバイス１の任意のブ
ロックに不良が発生しているとして、このブロックに対
応する被試験デバイス１のトリガポイント７ｈを指示す
る信号を発生する。

【００４７】また、ノアゲート７ｅと７ｆの出力信号が
アンドゲート７ｉに出力され、アンドゲート７ｉが論理
処理を行って、バーンインボード２上に実装されている
被試験デバイス１の全ブロックに不良が発生していると
して被試験デバイス１のトリガポイント７ｊを指示する
信号を出力する。

【００４８】このようにして、トリガ回路Ｔ内でトリガ
ポイント７ｇ，７ｈ，７ｊを指示する信号が出力される
ことにより、つまり、トリガ回路Ｔがトリガされると、
バーンインボード２上に実装されている被試験デバイス
１の任意のブロックあるいは全ブロックの被試験デバイ
ス１に不良が発生していることになり、このとき、トリ
ガ回路Ｔによりドライバ回路３から被試験デバイス１に
送出される書き込みデータなどの各種信号の波形観測を
観測手段に行わせることにより、その観測結果から被試
験デバイス１に異常があるのか、あるいはテストバーン
インテスタ側、たとえば、ドライバ回路３から出力され
る書き込みデータに異常があるのかの判断ができる。

【００４９】

【発明の効果】この発明のテストバーンインテスタによ
れば、バーンインボード上に実装されている被試験デバ
イスにドライバ回路から各種信号を送出し、この各種信
号の送出時に被試験デバイスの出力信号をコンパレータ
回路で所定の基準信号と比較して、被試験デバイスの出
力信号に異常があると判定した場合には、トリガ回路を
トリガさせ、観測手段によりドライバ回路から被試験デ
バイスに送出される各種信号の観測を行うようにしたの
で、被試験デバイスに異常があるのか、ドライバ回路や
コンパレータ回路などのテストバーンインテスタ側から
出力される各種信号が被試験デバイスに影響を与えてい
るのかの判断ができる。これにともない、大量に被試験
デバイスの試験を行うテストバーンインテスタにおい
て、被試験デバイスの試験の効率を向上することができ
る。

【図面の簡単な説明】

【図１】この発明のテストバーンインテスタの第１の実
施の形態の原理的構成を示すブロック図である。

【図２】この発明のテストバーンインテスタの第２の実
施の形態におけるトリガ回路の構成を示すブロック図で
ある。

【図３】この発明のテストバーンインテスタの第３の実
施の形態におけるトリガ回路の構成を示すブロック図で
ある。

【図４】この発明のテストバーンインテスタの第４の実
施の形態におけるトリガ回路の構成を示すブロック図で
ある。

【符号の説明】

１ 被試験デバイス ２ バーンインボード ３ ドライバ回路 ４ コンパレータ回路 ５ａ，５ｂ，６ａ〜６ｄ，７ａ〜７ｄ ナンドゲート ５ｅ，６ｉ，６ｊ，７ｅ，７ｆ ノアゲート ６ｍ，７ｉ アンドゲート Ｔ トリガ回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 槽内の温度を自由に設定可能な恒温槽を
   有し、大量の被試験デバイス(1) を同時に試験するテス
   トバーンインテスタにおいて、 前記被試験デバイス(1) を実装するバーンインボード
   (2) と、 前記被試験デバイス(1) のテスト実行時に被試験デバイ
   ス(1) に各種信号を供給するドライバ回路(3) と、 前記被試験デバイス(1) の出力信号と所定の基準信号と
   を比較して前記被試験デバイス(1) の正否を判断するコ
   ンパレータ回路(4) と、 前記コンパレータ回路(4) 内の入出力信号を入力して前
   記被試験デバイス(1)の試験結果に不良が発生した時点
   で前記ドライバ回路(3) 内の前記各種信号の観測を行う
   ためにトリガがかかるトリガ回路(T) と、を備えること
   を特徴とするテストバーンインテスタ。
2. 【請求項２】 請求項１記載のテストバーンインテスタ
   において、 前記トリガ回路(T) は、前記被試験デバイス(1) のテス
   ト実行時に前記バーンインボード(2) 上において縦列に
   前記被試験デバイス(1) が不良を発生した時点で前記ド
   ライバ回路(3) から前記被試験デバイス(1) へ入力され
   る不良となり得る信号の観測を行うためにトリガがかか
   ることを特徴とするテストバーンインテスタ。
3. 【請求項３】 請求項１記載のテストバーンインテスタ
   において、 前記トリガ回路(T) は、前記被試験デバイス(1) のテス
   ト実行時に前記バーンインボード(2) 上において横列に
   前記被試験デバイス(1) が不良を発生した時点で前記ド
   ライバ回路(3) から前記被試験デバイス(1) へ入力され
   る不良となり得る信号の観測を行うためにトリガがかか
   ることを特徴とするテストバーンインテスタ。
4. 【請求項４】 請求項１記載のテストバーンインテスタ
   において、 前記トリガ回路(T) は、前記被試験デバイス(1) のテス
   ト実行時に前記バーンインボード(2) 上において１列ま
   たは複数列の組み合わせにおける前記被試験デバイス
   (1) が不良を発生した時点で前記ドライバ回路(3) から
   前記被試験デバイス(1) へ入力される不良となり得る信
   号の観測を行うためにトリガがかかることを特徴とする
   テストバーンインテスタ。