JPH10275021A - 電流調整回路 - Google Patents
電流調整回路Info
- Publication number
- JPH10275021A JPH10275021A JP9081472A JP8147297A JPH10275021A JP H10275021 A JPH10275021 A JP H10275021A JP 9081472 A JP9081472 A JP 9081472A JP 8147297 A JP8147297 A JP 8147297A JP H10275021 A JPH10275021 A JP H10275021A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- transistor
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】ＩＣ化した際チップ面積を減少させた電流調整
回路を構成する。 【解決手段】ダイオード接続されるＴｒ２のエミッタに
接続される抵抗３に電流Ｉ１が流れる。Ｔｒ２とミラー
接続されるＴｒ４〜６のエミッタの抵抗９〜１０は抵抗
３に対して１倍、２倍、４倍に設定されるので、Ｔｒ４
〜６のコレクタ電流は４・Ｉ１’、２・Ｉ１’、Ｉ１’
になる。また、差動対を構成するＴｒ２１及び２２と、
Ｔｒ２３及び２４とはＴｒ３とミラー接続される。ま
た、Ｔｒ２１及び２２と、Ｔｒ２３及び２４との共通エ
ミッタに接続された抵抗２５及び２６の大きさは抵抗３
と同一である。また、Ｔｒ２１及び２２と、Ｔｒ２３及
び２４とのエミッタサイズはそれぞれ１：１、３：１に
設定されるため、Ｔｒ２２及び２４のコレクタ電流は
０．５・Ｉ１’、０．２５・Ｉ１’になる。
回路を構成する。 【解決手段】ダイオード接続されるＴｒ２のエミッタに
接続される抵抗３に電流Ｉ１が流れる。Ｔｒ２とミラー
接続されるＴｒ４〜６のエミッタの抵抗９〜１０は抵抗
３に対して１倍、２倍、４倍に設定されるので、Ｔｒ４
〜６のコレクタ電流は４・Ｉ１’、２・Ｉ１’、Ｉ１’
になる。また、差動対を構成するＴｒ２１及び２２と、
Ｔｒ２３及び２４とはＴｒ３とミラー接続される。ま
た、Ｔｒ２１及び２２と、Ｔｒ２３及び２４との共通エ
ミッタに接続された抵抗２５及び２６の大きさは抵抗３
と同一である。また、Ｔｒ２１及び２２と、Ｔｒ２３及
び２４とのエミッタサイズはそれぞれ１：１、３：１に
設定されるため、Ｔｒ２２及び２４のコレクタ電流は
０．５・Ｉ１’、０．２５・Ｉ１’になる。
Description
【０００１】
【発明の属する技術分野】本発明は、ザッピング回路の
出力信号に応じて出力電流が調整される電流調整回路に
関する。
出力信号に応じて出力電流が調整される電流調整回路に
関する。
【０００２】
【従来の技術】半導体集積回路において、ザッピング用
のツェナーダイオードを集積化しておき、このツェナー
ダイオードに外部から所定レベル以上の電圧を印加する
ことによって、ツェナーダイオードを破壊し、ツェナー
ダイオードの破壊または非破壊に応じてオン／オフを示
す信号を発生させていた。このオン／オフを示す出力信
号は、集積回路内の各々の回路の特性のバラツキを補正
するために用いられる。回路特性のバラツキを補正する
際、例えば利用回路の動作電流を調整して補正を行う場
合がある。そのような場合には、複数のオン／オフ信号
によって、電流の大きさが調整される図２のような従来
回路が用いられる。
のツェナーダイオードを集積化しておき、このツェナー
ダイオードに外部から所定レベル以上の電圧を印加する
ことによって、ツェナーダイオードを破壊し、ツェナー
ダイオードの破壊または非破壊に応じてオン／オフを示
す信号を発生させていた。このオン／オフを示す出力信
号は、集積回路内の各々の回路の特性のバラツキを補正
するために用いられる。回路特性のバラツキを補正する
際、例えば利用回路の動作電流を調整して補正を行う場
合がある。そのような場合には、複数のオン／オフ信号
によって、電流の大きさが調整される図２のような従来
回路が用いられる。
【０００３】図２において、定電圧回路１の出力電圧Ｖ
１は、ベース−コレクタが共通接続されたトランジスタ
２のコレクタ及びベースに印加される。トランジスタ２
のエミッタ電圧は、定電圧Ｖ１からトランジスタ２のベ
ース−エミッタ間電圧Ｖｂｅだけレベルシフトされた電
圧となり、その結果、抵抗３に流れる電流Ｉ１は、抵抗
値をＲとすると、
１は、ベース−コレクタが共通接続されたトランジスタ
２のコレクタ及びベースに印加される。トランジスタ２
のエミッタ電圧は、定電圧Ｖ１からトランジスタ２のベ
ース−エミッタ間電圧Ｖｂｅだけレベルシフトされた電
圧となり、その結果、抵抗３に流れる電流Ｉ１は、抵抗
値をＲとすると、
【０００４】
【数１】
【０００５】となる。この電流Ｉ１は、トランジスタ２
のコレクタに流れる。また、トランジスタ４乃至８は、
トランジスタ２とミラー接続され、トランジスタ２のコ
レクタ電流は、トランジスタ４乃至８のコレクタに反転
される。ここで、トランジスタ４乃至８のエミッタにそ
れぞれ接続される抵抗９乃至１３の抵抗値は、Ｒ、２
Ｒ、４Ｒ、８Ｒ、１６Ｒに設定されており、トランジス
タ４乃至８のコレクタ電流は、それぞれ４・Ｉ１’、２
・Ｉ１’、Ｉ１’、０．５・Ｉ１’、０、２５・Ｉ１’
になる。但し、トランジスタ２と、トランジスタ４乃至
８のエミッタ電流とコレクタ電流は略等しいとする。ま
た、Ｉ１’＝Ｉ１／４とする。
のコレクタに流れる。また、トランジスタ４乃至８は、
トランジスタ２とミラー接続され、トランジスタ２のコ
レクタ電流は、トランジスタ４乃至８のコレクタに反転
される。ここで、トランジスタ４乃至８のエミッタにそ
れぞれ接続される抵抗９乃至１３の抵抗値は、Ｒ、２
Ｒ、４Ｒ、８Ｒ、１６Ｒに設定されており、トランジス
タ４乃至８のコレクタ電流は、それぞれ４・Ｉ１’、２
・Ｉ１’、Ｉ１’、０．５・Ｉ１’、０、２５・Ｉ１’
になる。但し、トランジスタ２と、トランジスタ４乃至
８のエミッタ電流とコレクタ電流は略等しいとする。ま
た、Ｉ１’＝Ｉ１／４とする。
【０００６】また、ザッピング回路２０は、その内部に
含まれるザッピング用のツェナーダイオードの破壊／非
破壊に応じて、切換信号ａ乃至ｅを発生する。切換信号
ａ乃至ｅは切換回路１４乃至１８に印加され、切換回路
１４乃至１８は電源電圧Ｖｃｃ側または利用回路１９側
に切り換える。切換回路１４乃至１８の利用回路１９側
の出力電流は、加算された後、利用回路１９に流れる。
利用回路１９に流れる電流Ｉａは、切換信号ａ乃至ｅに
対応するとともに、切換回路１４乃至１８が電源電圧Ｖ
ｃｃ側に切り換わったとき０となり、利用回路１９側に
切り換わったとき１になる係数ａ、ｂ、ｃ、ｄ、ｅを用
いると、
含まれるザッピング用のツェナーダイオードの破壊／非
破壊に応じて、切換信号ａ乃至ｅを発生する。切換信号
ａ乃至ｅは切換回路１４乃至１８に印加され、切換回路
１４乃至１８は電源電圧Ｖｃｃ側または利用回路１９側
に切り換える。切換回路１４乃至１８の利用回路１９側
の出力電流は、加算された後、利用回路１９に流れる。
利用回路１９に流れる電流Ｉａは、切換信号ａ乃至ｅに
対応するとともに、切換回路１４乃至１８が電源電圧Ｖ
ｃｃ側に切り換わったとき０となり、利用回路１９側に
切り換わったとき１になる係数ａ、ｂ、ｃ、ｄ、ｅを用
いると、
【０００７】
【数２】
【０００８】となる。よって、切換回路１４乃至１８の
切り換えに応じて、電流の大きさが変わり、電流Ｉａが
調整される。
切り換えに応じて、電流の大きさが変わり、電流Ｉａが
調整される。
【０００９】
【発明が解決しようとする課題】図２の回路において、
電流の調整精度を高めようとする場合、微小電流を生成
する必要があり、微小電流を生成するためにはトランジ
スタのエミッタに接続された抵抗を大きくしなければな
らなかった。図２の回路をＩＣ化した場合、抵抗の抵抗
値を大きくすると、チップ面積が大きくなっていた。ま
た、利用回路１９に流れる電流自体を微小電流にする
と、式（１）より抵抗値を大きくしなければならず、他
のトランジスタの抵抗も、整数倍になるので、さらに大
きくする必要がある。その為、電流の調整精度を高める
為微小電流を用いたり、動作電流自体を微小電流とする
と、チップ面積の制限があるＩＣにおいて、電流調整回
路のチップ面積、特にそれに用いられる抵抗のチップ面
積が増大し、他のＩＣの集積化が困難になるという問題
があった。
電流の調整精度を高めようとする場合、微小電流を生成
する必要があり、微小電流を生成するためにはトランジ
スタのエミッタに接続された抵抗を大きくしなければな
らなかった。図２の回路をＩＣ化した場合、抵抗の抵抗
値を大きくすると、チップ面積が大きくなっていた。ま
た、利用回路１９に流れる電流自体を微小電流にする
と、式（１）より抵抗値を大きくしなければならず、他
のトランジスタの抵抗も、整数倍になるので、さらに大
きくする必要がある。その為、電流の調整精度を高める
為微小電流を用いたり、動作電流自体を微小電流とする
と、チップ面積の制限があるＩＣにおいて、電流調整回
路のチップ面積、特にそれに用いられる抵抗のチップ面
積が増大し、他のＩＣの集積化が困難になるという問題
があった。
【００１０】
【課題を解決するための手段】本発明は、ダイオード接
続されるとともに、エミッタに第１抵抗が接続された第
１トランジスタと、前記第１トランジスタとミラー接続
されると共に、エミッタに接続される抵抗が各々異なる
大きさに設定されたｎ（ｎは１以上の整数）個以上のト
ランジスタと、それぞれのトランジスタが前記第１トラ
ンジスタとミラー接続されると共に、エミッタサイズの
比が各々異なるように設定されたトランジスタから成
る、ｍ（ｍは１以上の整数）個以上の差動対と、切換信
号を発生する切換信号発生回路と、前記ｎ個以上のトラ
ンジスタのコレクタ電流、または、前記差動対の一方の
トランジスタのコレクタ電流を、切換信号に応じてそれ
ぞれ切り換える複数の切換回路と、により構成され、前
記複数の切換回路の出力信号を加算することを特徴とす
る。
続されるとともに、エミッタに第１抵抗が接続された第
１トランジスタと、前記第１トランジスタとミラー接続
されると共に、エミッタに接続される抵抗が各々異なる
大きさに設定されたｎ（ｎは１以上の整数）個以上のト
ランジスタと、それぞれのトランジスタが前記第１トラ
ンジスタとミラー接続されると共に、エミッタサイズの
比が各々異なるように設定されたトランジスタから成
る、ｍ（ｍは１以上の整数）個以上の差動対と、切換信
号を発生する切換信号発生回路と、前記ｎ個以上のトラ
ンジスタのコレクタ電流、または、前記差動対の一方の
トランジスタのコレクタ電流を、切換信号に応じてそれ
ぞれ切り換える複数の切換回路と、により構成され、前
記複数の切換回路の出力信号を加算することを特徴とす
る。
【００１１】また、前記ｎ個以上のトランジスタのエミ
ッタに接続される抵抗は、それぞれ前記第１の抵抗の２
n-1倍に設定されることを特徴とする。さらに、前記ｍ
個以上の差動対を構成するトランジスタのエミッタサイ
ズは、それぞれ１：｜２−２m-1|に設定されることを特
徴とする。本発明によれば、ダイオード接続されると共
に、第１抵抗の大きさに応じて定電流を発生する第１ト
ランジスタに対して、ミラー接続された差動対は、それ
を構成するトランジスタの共通エミッタに流れる動作電
流を、エミッタサイズの割合に応じて分流する。第１ト
ランジスタとミラー接続されたｎ個のトランジスタのコ
レクタ電流と共に、差動対の一方のトランジスタのコレ
クタ電流は、切換回路によって、切り換えられ、そのう
ち切り換えによって選択されたコレクタ電流は加算され
た後、後段の回路に供給される。
ッタに接続される抵抗は、それぞれ前記第１の抵抗の２
n-1倍に設定されることを特徴とする。さらに、前記ｍ
個以上の差動対を構成するトランジスタのエミッタサイ
ズは、それぞれ１：｜２−２m-1|に設定されることを特
徴とする。本発明によれば、ダイオード接続されると共
に、第１抵抗の大きさに応じて定電流を発生する第１ト
ランジスタに対して、ミラー接続された差動対は、それ
を構成するトランジスタの共通エミッタに流れる動作電
流を、エミッタサイズの割合に応じて分流する。第１ト
ランジスタとミラー接続されたｎ個のトランジスタのコ
レクタ電流と共に、差動対の一方のトランジスタのコレ
クタ電流は、切換回路によって、切り換えられ、そのう
ち切り換えによって選択されたコレクタ電流は加算され
た後、後段の回路に供給される。
【００１２】
【発明の実施の形態】図１は、本発明の実施の形態を示
す図であり、２１及び２２は差動対を構成するととも
に、トランジスタ２にミラー接続され、エミッタサイズ
が１：１に設定されるトランジスタ、２３及び２４は差
動対を構成するとともに、トランジスタ２にミラー接続
され、エミッタサイズが３：１に設定されるトランジス
タ、２５はトランジスタ２１及び２２の共通エミッタに
接続された４Ｒの抵抗、２６はトランジスタ２３及び２
４の共通エミッタに接続された４Ｒの抵抗、２７及び２
８は、トランジスタ２２及び２４のコレクタ電流を切換
信号ｄ及びｅに応じてそれぞれ切り換える切換回路であ
る。尚、図１において、図２と同一の素子については、
図２と同一の符号を付す。
す図であり、２１及び２２は差動対を構成するととも
に、トランジスタ２にミラー接続され、エミッタサイズ
が１：１に設定されるトランジスタ、２３及び２４は差
動対を構成するとともに、トランジスタ２にミラー接続
され、エミッタサイズが３：１に設定されるトランジス
タ、２５はトランジスタ２１及び２２の共通エミッタに
接続された４Ｒの抵抗、２６はトランジスタ２３及び２
４の共通エミッタに接続された４Ｒの抵抗、２７及び２
８は、トランジスタ２２及び２４のコレクタ電流を切換
信号ｄ及びｅに応じてそれぞれ切り換える切換回路であ
る。尚、図１において、図２と同一の素子については、
図２と同一の符号を付す。
【００１３】図１において、定電圧回路１の出力電圧Ｖ
１がトランジスタ２のコレクタ及びベースに印加され、
その結果抵抗３に電流Ｉ１が流れるので、トランジスタ
２のコレクタ電流は電流Ｉ１になる。トランジスタ４乃
至６はトランジスタ２とミラー接続され、トランジスタ
２のコレクタ電流Ｉ１が反転される。ここで、抵抗９乃
至１１の抵抗値はそれぞれＲ、２Ｒ、４Ｒとなるので、
トランジスタ４乃至６のコレクタ電流はそれぞれ４・Ｉ
１’、２・Ｉ１’、Ｉ１’になる。但し、Ｉ１’＝Ｉ１
／４ また、トランジスタ２１及び２２はトランジスタ２とミ
ラー接続されるので、トランジスタ２１及び２２はトラ
ンジスタ２のコレクタ電流Ｉ１を反転する。そして、ト
ランジスタ２１及び２２のエミッタが共通接続されるの
で、トランジスタ２１及び２２を１つのトランジスタと
見ることができ、さらに、その共通エミッタには抵抗値
が４Ｒの抵抗２５が接続されるので、トランジスタ２１
及び２２のコレクタ電流の合計は、電流Ｉ１’になる。
この合計電流Ｉ１’は抵抗２５にも流れる。ここで、ト
ランジスタ２１及び２２のエミッタサイズは１：１の割
合に設定され、抵抗２５に流れる電流Ｉ１’はトランジ
スタ２１及び２２に１：１に分流される。その結果、ト
ランジスタ２１及び２２のコレクタ電流はそれぞれ、
０．５・Ｉ１’になる。そのうちトランジスタ２２のコ
レクタ電流は切換回路２７に流れる。
１がトランジスタ２のコレクタ及びベースに印加され、
その結果抵抗３に電流Ｉ１が流れるので、トランジスタ
２のコレクタ電流は電流Ｉ１になる。トランジスタ４乃
至６はトランジスタ２とミラー接続され、トランジスタ
２のコレクタ電流Ｉ１が反転される。ここで、抵抗９乃
至１１の抵抗値はそれぞれＲ、２Ｒ、４Ｒとなるので、
トランジスタ４乃至６のコレクタ電流はそれぞれ４・Ｉ
１’、２・Ｉ１’、Ｉ１’になる。但し、Ｉ１’＝Ｉ１
／４ また、トランジスタ２１及び２２はトランジスタ２とミ
ラー接続されるので、トランジスタ２１及び２２はトラ
ンジスタ２のコレクタ電流Ｉ１を反転する。そして、ト
ランジスタ２１及び２２のエミッタが共通接続されるの
で、トランジスタ２１及び２２を１つのトランジスタと
見ることができ、さらに、その共通エミッタには抵抗値
が４Ｒの抵抗２５が接続されるので、トランジスタ２１
及び２２のコレクタ電流の合計は、電流Ｉ１’になる。
この合計電流Ｉ１’は抵抗２５にも流れる。ここで、ト
ランジスタ２１及び２２のエミッタサイズは１：１の割
合に設定され、抵抗２５に流れる電流Ｉ１’はトランジ
スタ２１及び２２に１：１に分流される。その結果、ト
ランジスタ２１及び２２のコレクタ電流はそれぞれ、
０．５・Ｉ１’になる。そのうちトランジスタ２２のコ
レクタ電流は切換回路２７に流れる。
【００１４】さらに、トランジスタ２３及び２４にも、
トランジスタ２１及び２２と同様なことが言える。つま
り、トランジスタ２３及び２４も、トランジスタ２とミ
ラー接続され、トランジスタ２のコレクタ電流Ｉ１を反
転する。そして、トランジスタ２３及び２４のエミッタ
が共通接続され、トランジスタ２３及び２４のコレクタ
電流及び抵抗２６に流れる電流は等しく電流Ｉ１’にな
る。ここで、トランジスタ２３及び２４のエミッタサイ
ズは３：１に設定されている。その為、抵抗２６の電流
Ｉ１’はトランジスタ２３及び２４に３：１に分流され
る。その結果、トランジスタ２３及び２４のコレクタ電
流はそれぞれ、０．７５・Ｉ１’、０．２５・Ｉ１’に
なり、トランジスタ２４のコレクタ電流０．２５・Ｉ
１’は切換回路２８に流れる。
トランジスタ２１及び２２と同様なことが言える。つま
り、トランジスタ２３及び２４も、トランジスタ２とミ
ラー接続され、トランジスタ２のコレクタ電流Ｉ１を反
転する。そして、トランジスタ２３及び２４のエミッタ
が共通接続され、トランジスタ２３及び２４のコレクタ
電流及び抵抗２６に流れる電流は等しく電流Ｉ１’にな
る。ここで、トランジスタ２３及び２４のエミッタサイ
ズは３：１に設定されている。その為、抵抗２６の電流
Ｉ１’はトランジスタ２３及び２４に３：１に分流され
る。その結果、トランジスタ２３及び２４のコレクタ電
流はそれぞれ、０．７５・Ｉ１’、０．２５・Ｉ１’に
なり、トランジスタ２４のコレクタ電流０．２５・Ｉ
１’は切換回路２８に流れる。
【００１５】ところで、ザッピング回路２０からの切換
信号ａ乃至ｄが、切換回路１４〜１６、２７及び２８に
それぞれ印加される。切換回路の可動端子は切換信号ａ
乃至ｄに応じて電源電圧Ｖｃｃ側または利用回路１９側
に切り換えられる。例えば、切換回路２７において、ト
ランジスタ２２のコレクタ電流０．５・Ｉ１は、「Ｌ」
レベルの切換信号ｄに応じて電源電圧Ｖｃｃ側に流れ、
また、「Ｈ」レベルの切換信号ｄに応じて利用回路１９
に流れる。このように、切換回路のうち、切換信号に応
じて可動端子が利用回路１９側に切り換わった切換回路
の出力電流が利用回路１９に流れる。よって、可動端子
が利用回路１９側に切り換わる切換回路を組み合わせる
ことにより、電流Ｉａが変わる。
信号ａ乃至ｄが、切換回路１４〜１６、２７及び２８に
それぞれ印加される。切換回路の可動端子は切換信号ａ
乃至ｄに応じて電源電圧Ｖｃｃ側または利用回路１９側
に切り換えられる。例えば、切換回路２７において、ト
ランジスタ２２のコレクタ電流０．５・Ｉ１は、「Ｌ」
レベルの切換信号ｄに応じて電源電圧Ｖｃｃ側に流れ、
また、「Ｈ」レベルの切換信号ｄに応じて利用回路１９
に流れる。このように、切換回路のうち、切換信号に応
じて可動端子が利用回路１９側に切り換わった切換回路
の出力電流が利用回路１９に流れる。よって、可動端子
が利用回路１９側に切り換わる切換回路を組み合わせる
ことにより、電流Ｉａが変わる。
【００１６】切換信号ａ乃至ｅに対応するとともに、切
換回路１４〜１６、２７及び２８が電源電圧Ｖｃｃ側に
切り換わったとき０となり、利用回路１９側に切り換わ
ったとき１になる係数ａ、ｂ、ｃ、ｄ、ｅを用いると、
利用回路１９に流れる電流Ｉａは、式（２）と同じく成
る。つまり、トランジスタ２１及び２２と、トランジス
タ２３及び２４とがエミッタ共通接続され、エミッタサ
イズをそれぞれ１：１、３：１に設定することにより、
０．５・Ｉ１’、０．２５・Ｉ１’の電流を生成するこ
とができるため、従来例と同一の関係式を生成できる。
よって、ザッピング回路２０を調整して、切換信号ａ乃
至ｄを発生し、それに応じて切換回路の組み合わせを調
整すると、所望の電流Ｉａが得られる。
換回路１４〜１６、２７及び２８が電源電圧Ｖｃｃ側に
切り換わったとき０となり、利用回路１９側に切り換わ
ったとき１になる係数ａ、ｂ、ｃ、ｄ、ｅを用いると、
利用回路１９に流れる電流Ｉａは、式（２）と同じく成
る。つまり、トランジスタ２１及び２２と、トランジス
タ２３及び２４とがエミッタ共通接続され、エミッタサ
イズをそれぞれ１：１、３：１に設定することにより、
０．５・Ｉ１’、０．２５・Ｉ１’の電流を生成するこ
とができるため、従来例と同一の関係式を生成できる。
よって、ザッピング回路２０を調整して、切換信号ａ乃
至ｄを発生し、それに応じて切換回路の組み合わせを調
整すると、所望の電流Ｉａが得られる。
【００１７】図１においては、トランジスタ４乃至６の
エミッタに接続される抵抗９乃至１１１の値を、Ｒ、２
Ｒ、４Ｒと設定したが、これに限らず、所望の電流調整
ステップに応じてこの抵抗の大きさを任意に設定するこ
とも可能である。但し、図１のように、トランジスタ抵
抗の大きさを、２進数のステップで抵抗の大きさを設定
すれば、それぞれの抵抗に流れる電流量は２進数のステ
ップで変わるため、電流調整を精度よく行うことができ
る。
エミッタに接続される抵抗９乃至１１１の値を、Ｒ、２
Ｒ、４Ｒと設定したが、これに限らず、所望の電流調整
ステップに応じてこの抵抗の大きさを任意に設定するこ
とも可能である。但し、図１のように、トランジスタ抵
抗の大きさを、２進数のステップで抵抗の大きさを設定
すれば、それぞれの抵抗に流れる電流量は２進数のステ
ップで変わるため、電流調整を精度よく行うことができ
る。
【００１８】また、図１において、差動対を構成するト
ランジスタのエミッタサイズを、１：１、３：１と設定
したが、これに限らず、所望の電流調整ステップに応じ
てエミッタサイズを任意に設定することも可能である。
特に、差動対がｍ個のとき、エミッタサイズを１：｜２
−２m-1｜に設定すれば、トランジスタ４乃至６ととも
に、２進数のステップで設定された電流を生成すること
ができ、その為、電流調整を精度良く行うことができ
る。
ランジスタのエミッタサイズを、１：１、３：１と設定
したが、これに限らず、所望の電流調整ステップに応じ
てエミッタサイズを任意に設定することも可能である。
特に、差動対がｍ個のとき、エミッタサイズを１：｜２
−２m-1｜に設定すれば、トランジスタ４乃至６ととも
に、２進数のステップで設定された電流を生成すること
ができ、その為、電流調整を精度良く行うことができ
る。
【００１９】ところで、図２の従来では、電流調整の精
度を高めるため抵抗の大きさを大きくしており、例え
ば、抵抗３に流れる電流の０．２５倍の電流を生成する
とき、抵抗３の４倍の抵抗１３が必要であった。それに
対して、図１では、上記と同一の電流を生成するとき、
抵抗３と同一の抵抗２６を接続し、新たにトランジスタ
２４よりエミッタサイズが３倍のトランジスタ２３を設
けている。つまり、図１では、従来よりも、抵抗の大き
さを１／４とし、代わりにエミッタサイズが３倍のトラ
ンジスタ２３を付加してることになる。ここで、ＩＣ化
した場合、抵抗３や抵抗９乃至１１、そして抵抗２５及
び２６に流れる電流は微小であったり、微小電流ずつ調
整するため、これらの抵抗のチップ面積はトランジスタ
のチップ面積に比べ大きくなる。特に、エミッタサイズ
が３倍のトランジスタをＩＣ化しても、そのチップ面積
は抵抗のチップ面積よりも小さくなる。よって、抵抗の
大きさの低減に起因するチップ面積の減少が、トランジ
スタの付加に起因するチップ面積の増大よりも上回る。
その為、図１の回路を用いることによって、従来よりチ
ップ面積を低減することができる。
度を高めるため抵抗の大きさを大きくしており、例え
ば、抵抗３に流れる電流の０．２５倍の電流を生成する
とき、抵抗３の４倍の抵抗１３が必要であった。それに
対して、図１では、上記と同一の電流を生成するとき、
抵抗３と同一の抵抗２６を接続し、新たにトランジスタ
２４よりエミッタサイズが３倍のトランジスタ２３を設
けている。つまり、図１では、従来よりも、抵抗の大き
さを１／４とし、代わりにエミッタサイズが３倍のトラ
ンジスタ２３を付加してることになる。ここで、ＩＣ化
した場合、抵抗３や抵抗９乃至１１、そして抵抗２５及
び２６に流れる電流は微小であったり、微小電流ずつ調
整するため、これらの抵抗のチップ面積はトランジスタ
のチップ面積に比べ大きくなる。特に、エミッタサイズ
が３倍のトランジスタをＩＣ化しても、そのチップ面積
は抵抗のチップ面積よりも小さくなる。よって、抵抗の
大きさの低減に起因するチップ面積の減少が、トランジ
スタの付加に起因するチップ面積の増大よりも上回る。
その為、図１の回路を用いることによって、従来よりチ
ップ面積を低減することができる。
【００２０】
【発明の効果】本発明によれば、ダイオード接続される
と共に、第１抵抗の大きさに応じて定電流を発生する第
１トランジスタに対して、ミラー接続されたトランジス
タの共通エミッタに流れる動作電流を、エミッタサイズ
の割合に応じて分流する差動対を使用することにより、
調整ステップが従来と変わらない電流調整回路を構成す
ることができる。特に、ＩＣ化の際、差動対を構成する
ため、トランジスタを新たに付加しても、新たなトラン
ジスタのチップ面積が第１抵抗等のチップ面積より十分
に小さいため、チップ面積の増加を招かないという効果
を奏する。
と共に、第１抵抗の大きさに応じて定電流を発生する第
１トランジスタに対して、ミラー接続されたトランジス
タの共通エミッタに流れる動作電流を、エミッタサイズ
の割合に応じて分流する差動対を使用することにより、
調整ステップが従来と変わらない電流調整回路を構成す
ることができる。特に、ＩＣ化の際、差動対を構成する
ため、トランジスタを新たに付加しても、新たなトラン
ジスタのチップ面積が第１抵抗等のチップ面積より十分
に小さいため、チップ面積の増加を招かないという効果
を奏する。
【００２１】また、第１トランジスタにミラー接続され
るトランジスタのエミッタに接続される抵抗の大きさを
第１抵抗の２n-1に設定するので、電流調整回路の電流
調整の変化ステップが２進数のステップになり、高精度
な電流調整を達成することができる。さらに、差動対を
構成するトランジスタのエミッタサイズを｜２−２m- 1
｜とするので、差動対に係わる電流調整の変化ステップ
も２進数のステップになり、これによって高精度な電流
調整を達成することができる。
るトランジスタのエミッタに接続される抵抗の大きさを
第１抵抗の２n-1に設定するので、電流調整回路の電流
調整の変化ステップが２進数のステップになり、高精度
な電流調整を達成することができる。さらに、差動対を
構成するトランジスタのエミッタサイズを｜２−２m- 1
｜とするので、差動対に係わる電流調整の変化ステップ
も２進数のステップになり、これによって高精度な電流
調整を達成することができる。
【図１】本発明の実施の形態を示す回路図である。
【図２】従来例を示す回路図である。
１ 定電圧回路 １４、１５、１６、２７、２８ 切換回路 １９ 利用回路 ２０ ザッピング回路
Claims (3)
- 【請求項１】 ダイオード接続されるとともに、エミッ
タに第１抵抗が接続された第１トランジスタと、 前記第１トランジスタとミラー接続されると共に、エミ
ッタに接続される抵抗が各々異なる大きさに設定された
ｎ（ｎは１以上の整数）個以上のトランジスタと、 それぞれのトランジスタが前記第１トランジスタとミラ
ー接続されると共に、エミッタサイズの比が各々異なる
ように設定されたトランジスタから成る、ｍ（ｍは１以
上の整数）個以上の差動対と、 切換信号を発生する切換信号発生回路と、 前記ｎ個以上のトランジスタのコレクタ電流、または、
前記差動対の一方のトランジスタのコレクタ電流を、切
換信号に応じてそれぞれ切り換える複数の切換回路と、 により構成され、前記複数の切換回路の出力信号を加算
することを特徴とする電流調整回路。 - 【請求項２】 前記ｎ個以上のトランジスタのエミッタ
に接続される抵抗は、それぞれ前記第１の抵抗の２n-1
倍に設定されることを特徴とする請求項１記載半導体集
積回路の電流調整回路。 - 【請求項３】 前記ｍ個以上の差動対を構成するトラン
ジスタのエミッタサイズは、それぞれ１：｜２−２m-1|
に設定されることを特徴とする請求項１記載の電流調整
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08147297A JP3322600B2 (ja) | 1997-03-31 | 1997-03-31 | 電流調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08147297A JP3322600B2 (ja) | 1997-03-31 | 1997-03-31 | 電流調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10275021A true JPH10275021A (ja) | 1998-10-13 |
| JP3322600B2 JP3322600B2 (ja) | 2002-09-09 |
Family
ID=13747352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08147297A Expired - Lifetime JP3322600B2 (ja) | 1997-03-31 | 1997-03-31 | 電流調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3322600B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744342B2 (en) | 2000-07-27 | 2004-06-01 | Decristofaro Nicholas J. | High performance bulk metal magnetic component |
| WO2004064251A1 (ja) * | 2003-01-14 | 2004-07-29 | Matsushita Electric Industrial Co., Ltd. | 可変利得増幅回路及び無線機 |
| KR100739327B1 (ko) * | 2001-06-29 | 2007-07-12 | 매그나칩 반도체 유한회사 | 디지털 영역에서 전류량을 제어하기 위한 전류 바이어스 회로 |
| KR100740689B1 (ko) | 2006-04-12 | 2007-07-18 | 실리콘 터치 테크놀로지 인코포레이티드 | 연쇄 변환 전류 미러 및 출력 전류 안정화 방법 |
| CN116301189A (zh) * | 2023-03-01 | 2023-06-23 | 南京米乐为微电子科技有限公司 | 一种电流补偿电路 |
-
1997
- 1997-03-31 JP JP08147297A patent/JP3322600B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744342B2 (en) | 2000-07-27 | 2004-06-01 | Decristofaro Nicholas J. | High performance bulk metal magnetic component |
| KR100739327B1 (ko) * | 2001-06-29 | 2007-07-12 | 매그나칩 반도체 유한회사 | 디지털 영역에서 전류량을 제어하기 위한 전류 바이어스 회로 |
| WO2004064251A1 (ja) * | 2003-01-14 | 2004-07-29 | Matsushita Electric Industrial Co., Ltd. | 可変利得増幅回路及び無線機 |
| KR100740689B1 (ko) | 2006-04-12 | 2007-07-18 | 실리콘 터치 테크놀로지 인코포레이티드 | 연쇄 변환 전류 미러 및 출력 전류 안정화 방법 |
| CN116301189A (zh) * | 2023-03-01 | 2023-06-23 | 南京米乐为微电子科技有限公司 | 一种电流补偿电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3322600B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7019585B1 (en) | Method and circuit for adjusting a reference voltage signal | |
| JPH09106316A (ja) | 基準電流発生回路 | |
| US6242983B1 (en) | Control circuit of variable current source in programmable gain amplifier | |
| JP3322600B2 (ja) | 電流調整回路 | |
| EP1064725B1 (en) | Bicmos switch circuit | |
| JPS6252486B2 (ja) | ||
| JPS6022862A (ja) | 電源回路 | |
| JPH0563462A (ja) | 電流出力回路 | |
| JP3244074B2 (ja) | 出力レベル制御回路 | |
| JPH0477329B2 (ja) | ||
| JP2789911B2 (ja) | レベル変換回路 | |
| US7119618B2 (en) | Method of forming a wide bandwidth differential amplifier and structure therefor | |
| JP2003289242A (ja) | ディレイ回路 | |
| KR940007877B1 (ko) | 하나의 단자를 이용한 다단 뮤트회로 | |
| JP2699821B2 (ja) | レベル変換回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH08125524A (ja) | 出力回路及び入力回路 | |
| JPH06164359A (ja) | レベル変換回路 | |
| JPH09130165A (ja) | 電流ゲイン切り換え回路 | |
| JPH0411123B2 (ja) | ||
| JPH0514072A (ja) | 半導体装置 | |
| JPH0715246A (ja) | 出力回路 | |
| JPS6022827A (ja) | 電流スイツチ | |
| JP2003051717A (ja) | 関数発生回路 | |
| JPH0813000B2 (ja) | エミッタ結合形論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |