JPH10271175A - 位相変調器 - Google Patents
位相変調器Info
- Publication number
- JPH10271175A JPH10271175A JP9067684A JP6768497A JPH10271175A JP H10271175 A JPH10271175 A JP H10271175A JP 9067684 A JP9067684 A JP 9067684A JP 6768497 A JP6768497 A JP 6768497A JP H10271175 A JPH10271175 A JP H10271175A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- signal
- voltage
- temperature correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 位相変調器において、温度変動等の外的要因
による特性変化を自動補正する。 【解決手段】 データQ201に関して、差動アンプ９のオ
フセット電圧を調整すべく、その出力を積分回路17で積
分し、この積分出力と温度補正用信号とを用いてオフ
セット制御をなす。差動アンプ９の出力振幅を調整すべ
く、その出力を全波整流回路19，積分回路21で直流化
し、この直流成分と温度補正用信号とを用いて可変減
衰器15の減衰量の制御をなす。位相シフタ35の移相誤差
を調整すべく、互いに90度位相差を有する搬送波同士を
乗算器55で乗算し、低域フィルタ36でその誤差成分のみ
を抽出して、搬送波の周波数に応じた電圧（Ｆ／Ｖ変換
器37の出力）と温度補正用信号とで位相シフタ35の位
相シフト制御をなす。
による特性変化を自動補正する。 【解決手段】 データQ201に関して、差動アンプ９のオ
フセット電圧を調整すべく、その出力を積分回路17で積
分し、この積分出力と温度補正用信号とを用いてオフ
セット制御をなす。差動アンプ９の出力振幅を調整すべ
く、その出力を全波整流回路19，積分回路21で直流化
し、この直流成分と温度補正用信号とを用いて可変減
衰器15の減衰量の制御をなす。位相シフタ35の移相誤差
を調整すべく、互いに90度位相差を有する搬送波同士を
乗算器55で乗算し、低域フィルタ36でその誤差成分のみ
を抽出して、搬送波の周波数に応じた電圧（Ｆ／Ｖ変換
器37の出力）と温度補正用信号とで位相シフタ35の位
相シフト制御をなす。
Description
【０００１】
【発明の属する技術分野】本発明は位相変調器に関し、
特に送信すべきｎ本のデジタルデータ列を２n の多相位
相変調をなす位相変調器に関するものである。
特に送信すべきｎ本のデジタルデータ列を２n の多相位
相変調をなす位相変調器に関するものである。
【０００２】
【従来の技術】従来の技術を図７を用いて、４相位相変
調器を例にとって説明する。送信されるデータＱ２０
１，データＩ２０２は夫々リタイミング回路１，２にお
いて、タイミング信号２０５を用いてリタイミングされ
る。リタイミング回路出力信号１０１，１０２は、変調
／無変調切替え信号２０３によって、無変調時はＡＬＬ
“１”またはＡＬＬ“０”に固定される。
調器を例にとって説明する。送信されるデータＱ２０
１，データＩ２０２は夫々リタイミング回路１，２にお
いて、タイミング信号２０５を用いてリタイミングされ
る。リタイミング回路出力信号１０１，１０２は、変調
／無変調切替え信号２０３によって、無変調時はＡＬＬ
“１”またはＡＬＬ“０”に固定される。
【０００３】リタイミング回路出力信号１０１，１０２
は、夫々帯域通過フィルタ（ディジタルフィルタ）３，
４にて帯域制限され、帯域制限フィルタ出力１０３，１
０４はＤ／Ａ変換器５，６にて、アナログ電圧の信号１
０５，１０６に変換される。Ｄ／Ａ変換出力１０５，１
０６は更に低域通過瀘波回路７，８によってサンプリン
グ信号を除去された信号１０７，１０８となる。低域通
過瀘波回路出力信号１０７，１０８はその後差動増幅器
９，１０で出力信号１０９，１１０が２相位相変調回路
１１，１２の入力電圧となる様に電圧Ｖ９，Ｖ１０と差
分され増幅される。
は、夫々帯域通過フィルタ（ディジタルフィルタ）３，
４にて帯域制限され、帯域制限フィルタ出力１０３，１
０４はＤ／Ａ変換器５，６にて、アナログ電圧の信号１
０５，１０６に変換される。Ｄ／Ａ変換出力１０５，１
０６は更に低域通過瀘波回路７，８によってサンプリン
グ信号を除去された信号１０７，１０８となる。低域通
過瀘波回路出力信号１０７，１０８はその後差動増幅器
９，１０で出力信号１０９，１１０が２相位相変調回路
１１，１２の入力電圧となる様に電圧Ｖ９，Ｖ１０と差
分され増幅される。
【０００４】局部信号２０４は、９０゜シフタ１３によ
り、互いに９０゜の位相差を持った信号１１３，１１３
´となる。送信信号１１１，１１２によって局部信号は
夫々、２相位相変調器１１，１２によって０−π位相変
調された後、合成器１４によって合成されて４相位相変
調波１１４となる。
り、互いに９０゜の位相差を持った信号１１３，１１３
´となる。送信信号１１１，１１２によって局部信号は
夫々、２相位相変調器１１，１２によって０−π位相変
調された後、合成器１４によって合成されて４相位相変
調波１１４となる。
【０００５】この時、Ｖ９，Ｖ１０は、４相位相変調器
の出力の信号配置が図４に示す配置となる様に、調整・
設定されている。
の出力の信号配置が図４に示す配置となる様に、調整・
設定されている。
【０００６】
【発明が解決しようとする課題】図７の従来例において
は、振幅−位相特性調整後、差動増幅器９，１０のオフ
セット及び利得変化、９０゜シフタ１３の位相ずれや、
温度変化等の外部要因に起因する直交調整のずれを生じ
るという欠点がある。
は、振幅−位相特性調整後、差動増幅器９，１０のオフ
セット及び利得変化、９０゜シフタ１３の位相ずれや、
温度変化等の外部要因に起因する直交調整のずれを生じ
るという欠点がある。
【０００７】そこで本発明は、初期調整後、装置稼働中
に発生した位相振幅及び直交特性のずれを常時補正調整
可能とした位相変調器を提供することを目的としてい
る。
に発生した位相振幅及び直交特性のずれを常時補正調整
可能とした位相変調器を提供することを目的としてい
る。
【０００８】
【課題を解決するための手段】本発明によれば、第１及
び第２のデータ信号列の各々を帯域制限する帯域制限手
段と、この帯域制限後の信号列の各々をアナログ変換す
るアナログ変換手段と、このアナログ信号列の各々を入
力とする低域通過瀘波手段と、この低域通過瀘波手段の
各出力の振幅設定及びオフセット設定をなす差動増幅手
段と、搬送波を９０度移相して互いに９０度位相差を有
する一対の搬送波信号を生成する移相手段と、前記差動
増幅手段の各出力を前記一対の搬送波信号の各々にて夫
々位相変調する位相変調手段とを含む位相変調器であっ
て、前記差動増幅手段の各出力を積分する積分手段と、
この積分出力の各々に応じた信号と第１の温度補正用信
号とを夫々加算してこれ等加算結果に応じて前記差動増
幅手段のオフセット電圧を制御するオフセット電圧制御
手段と、前記位相変調手段の各入力を積分する積分手段
と、この積分出力の各々に応じた信号と第２の温度補正
用信号とを夫々加算してこれ等加算結果に応じて前記差
動増幅手段の出力の振幅を制御する振幅制御手段と、前
記一対の搬送波信号を乗算する乗算手段と、前記搬送波
の周波数に応じた電圧を生成する手段と、この電圧と前
記乗算手段の出力と第３の温度補正用信号とに応じて前
記移相手段の移相制御をなす移相制御手段とを含むこと
を特徴とする位相変調器が得られる。
び第２のデータ信号列の各々を帯域制限する帯域制限手
段と、この帯域制限後の信号列の各々をアナログ変換す
るアナログ変換手段と、このアナログ信号列の各々を入
力とする低域通過瀘波手段と、この低域通過瀘波手段の
各出力の振幅設定及びオフセット設定をなす差動増幅手
段と、搬送波を９０度移相して互いに９０度位相差を有
する一対の搬送波信号を生成する移相手段と、前記差動
増幅手段の各出力を前記一対の搬送波信号の各々にて夫
々位相変調する位相変調手段とを含む位相変調器であっ
て、前記差動増幅手段の各出力を積分する積分手段と、
この積分出力の各々に応じた信号と第１の温度補正用信
号とを夫々加算してこれ等加算結果に応じて前記差動増
幅手段のオフセット電圧を制御するオフセット電圧制御
手段と、前記位相変調手段の各入力を積分する積分手段
と、この積分出力の各々に応じた信号と第２の温度補正
用信号とを夫々加算してこれ等加算結果に応じて前記差
動増幅手段の出力の振幅を制御する振幅制御手段と、前
記一対の搬送波信号を乗算する乗算手段と、前記搬送波
の周波数に応じた電圧を生成する手段と、この電圧と前
記乗算手段の出力と第３の温度補正用信号とに応じて前
記移相手段の移相制御をなす移相制御手段とを含むこと
を特徴とする位相変調器が得られる。
【０００９】そして、前記第１〜第３の温度補正用信号
を発生するために、温度を検出してこの温度に応じた検
出電圧を生成する手段と、この検出電圧を前記第１〜第
３の温度補正用信号とするために極性及び利得を調整す
る手段とを有することを特徴とし、また、前記オフセッ
ト電圧制御手段、前記振幅制御手段及び前記移相制御手
段の各々は、入力信号を無変調波として出力する場合に
これ等各制御電圧を予め設定された一定電圧に夫々固定
する固定手段を有することを特徴とする。
を発生するために、温度を検出してこの温度に応じた検
出電圧を生成する手段と、この検出電圧を前記第１〜第
３の温度補正用信号とするために極性及び利得を調整す
る手段とを有することを特徴とし、また、前記オフセッ
ト電圧制御手段、前記振幅制御手段及び前記移相制御手
段の各々は、入力信号を無変調波として出力する場合に
これ等各制御電圧を予め設定された一定電圧に夫々固定
する固定手段を有することを特徴とする。
【００１０】本発明の作用を述べる。まず、データ信号
列のＤ／Ａ変換後のアナログ信号を帯域制限した後差動
増幅する差動増幅器のオフセット電圧の調整のために、
差動増幅出力を積分してこの積分出力に応じた電圧に対
して第１の温度補正用信号を加算してこの加算出力によ
り差動増幅器のオフセット電圧制御を行う。
列のＤ／Ａ変換後のアナログ信号を帯域制限した後差動
増幅する差動増幅器のオフセット電圧の調整のために、
差動増幅出力を積分してこの積分出力に応じた電圧に対
して第１の温度補正用信号を加算してこの加算出力によ
り差動増幅器のオフセット電圧制御を行う。
【００１１】また、位相変調回路の入力を整流積分して
この積分出力に応じた電圧に対して第２の温度補正用信
号を加算し、この加算出力により位相変調回路の入力振
幅制御を行う。更に、互いに９０度位相差を有する一対
の搬送波信号の乗算を行い、この乗算出力により両信号
の位相誤差を検出し、この位相誤差と、搬送周波数に応
じた電圧と、第３の温度補正用信号とにより搬送周波数
移相器の移相量制御を行う。こうすることで、差動増幅
器のオフセット電圧、位相変調回路の入力振幅、搬送波
移相器の移相量の各温度変動が自動補正される。
この積分出力に応じた電圧に対して第２の温度補正用信
号を加算し、この加算出力により位相変調回路の入力振
幅制御を行う。更に、互いに９０度位相差を有する一対
の搬送波信号の乗算を行い、この乗算出力により両信号
の位相誤差を検出し、この位相誤差と、搬送周波数に応
じた電圧と、第３の温度補正用信号とにより搬送周波数
移相器の移相量制御を行う。こうすることで、差動増幅
器のオフセット電圧、位相変調回路の入力振幅、搬送波
移相器の移相量の各温度変動が自動補正される。
【００１２】
【発明の属する技術分野】以下に図面を参照しつつ本発
明の実施例を説明する。
明の実施例を説明する。
【００１３】図１は本発明の一実施例のブロック図であ
り、図７と同等部分は同一符号にて示しており、本実施
例においても、図７の場合と同様に、４相位相変調器に
ついて示す。
り、図７と同等部分は同一符号にて示しており、本実施
例においても、図７の場合と同様に、４相位相変調器に
ついて示す。
【００１４】送信されるデータＱ２０１，データＩ２０
２は夫々リタイミング回路１，２において、タイミング
信号２０５を用いてリタイミングされる。リタイミング
回路出力１０１，１０２は、変調／無変調切替え信号２
０３によって、無変調時はＡＬＬ“１”またはＡＬＬ
“０”に固定される。
２は夫々リタイミング回路１，２において、タイミング
信号２０５を用いてリタイミングされる。リタイミング
回路出力１０１，１０２は、変調／無変調切替え信号２
０３によって、無変調時はＡＬＬ“１”またはＡＬＬ
“０”に固定される。
【００１５】リタイミング回路出力信号１０１，１０２
は、夫々帯域通過フィルタ（ディジタルフィルタ）３，
４にて帯域制限され、帯域制限フィルタ出力１０３，１
０４はＤ／Ａ変換器５，６にて、アナログ電圧の信号１
０５，１０６に変換される。Ｄ／Ａ変換出力１０５，１
０６は更に低域通過瀘波回路７，８によってサンプリン
グ信号を除去された信号１０７，１０８となる。
は、夫々帯域通過フィルタ（ディジタルフィルタ）３，
４にて帯域制限され、帯域制限フィルタ出力１０３，１
０４はＤ／Ａ変換器５，６にて、アナログ電圧の信号１
０５，１０６に変換される。Ｄ／Ａ変換出力１０５，１
０６は更に低域通過瀘波回路７，８によってサンプリン
グ信号を除去された信号１０７，１０８となる。
【００１６】低域通過瀘波回路出力信号１０７，１０８
は、その後差動増幅器９，１０で差動増幅器出力信号１
０９，１１０が２相位相変調器１１，１２の入力電圧と
なる様に制御電圧１２３，１２４と差分されて増幅され
る。この差動増幅器出力１０９，１１０は積分回路１
７，１８で積分され、積分回路出力１１７，１１８は差
動増幅回路３１，３２によってＶ３，Ｖ４と差分され増
幅される。
は、その後差動増幅器９，１０で差動増幅器出力信号１
０９，１１０が２相位相変調器１１，１２の入力電圧と
なる様に制御電圧１２３，１２４と差分されて増幅され
る。この差動増幅器出力１０９，１１０は積分回路１
７，１８で積分され、積分回路出力１１７，１１８は差
動増幅回路３１，３２によってＶ３，Ｖ４と差分され増
幅される。
【００１７】差動増幅回路出力１３１，１３２は切替え
器２７，２８を通る。切替え器出力１２７，１２８は加
算器２３，２４で温度補正電圧，と加算され差動増
幅器９，１０のオフセット制御信号１２３，１２４とな
る。差動増幅器出力１０９，１１０は４相位相変調出力
における４つの信号配置を満足させ、その特性を維持す
る様に制御される。
器２７，２８を通る。切替え器出力１２７，１２８は加
算器２３，２４で温度補正電圧，と加算され差動増
幅器９，１０のオフセット制御信号１２３，１２４とな
る。差動増幅器出力１０９，１１０は４相位相変調出力
における４つの信号配置を満足させ、その特性を維持す
る様に制御される。
【００１８】差動増幅器出力１０９，１１０は、可変減
衰器１５，１６によりレベル調整される。可変減衰器出
力１１５，１１６は、全波整流回路１９，２０によって
全波整流１１９，１２０された後、積分回路２１によっ
て積分され（１２１，１２２）、差動増幅回路３３，３
４によって、Ｖ７，Ｖ８と差分され増幅される。
衰器１５，１６によりレベル調整される。可変減衰器出
力１１５，１１６は、全波整流回路１９，２０によって
全波整流１１９，１２０された後、積分回路２１によっ
て積分され（１２１，１２２）、差動増幅回路３３，３
４によって、Ｖ７，Ｖ８と差分され増幅される。
【００１９】差動増幅回路出力１３１，１３２は、切替
え器２９，３０を通る。切替え器出力１３１，１３２は
加算器２５，２６で温度補正電圧，と加算され可変
減衰器１５，１６の減衰量制御信号１２５，１２６とな
る。可変減衰器出力１５，１６は４相位相変調出力にお
ける４つの信号を満足させ、その特性を維持する様に制
御される。
え器２９，３０を通る。切替え器出力１３１，１３２は
加算器２５，２６で温度補正電圧，と加算され可変
減衰器１５，１６の減衰量制御信号１２５，１２６とな
る。可変減衰器出力１５，１６は４相位相変調出力にお
ける４つの信号を満足させ、その特性を維持する様に制
御される。
【００２０】図５に、送信データの波形例を示す。図５
（１）はランダムな送信データ信号の一例を、（２），
（３）は送信データ信号がａｌｌ“１”とａｌｌ“０”
に固定された場合を夫々示す。
（１）はランダムな送信データ信号の一例を、（２），
（３）は送信データ信号がａｌｌ“１”とａｌｌ“０”
に固定された場合を夫々示す。
【００２１】積分回路１７，１８及び全波整流回路１
９，２０に入力された場合、図５（１）の様なランダム
な送信データ信号が入力された場合と、図５（２），
（３）に示す様な送信データ信号がａｌｌ“１”または
ａｌｌ“０”に固定された場合で、積分回路出力１１
７，１１８及び全波整流回路出力１１９，１２０に相違
が表れる。
９，２０に入力された場合、図５（１）の様なランダム
な送信データ信号が入力された場合と、図５（２），
（３）に示す様な送信データ信号がａｌｌ“１”または
ａｌｌ“０”に固定された場合で、積分回路出力１１
７，１１８及び全波整流回路出力１１９，１２０に相違
が表れる。
【００２２】この場合、その電圧値の差によるオフセッ
ト制御信号１２３，１２４、可変減衰器制御信号１２
５，１２６への影響を防ぐために、各制御電圧を、夫々
切替え器２７，２８，２９，３０を変調／無変調切替え
信号２０３によって切替え、４相位相変調出力における
４つの信号配置を満足させ、その特性が送信データ信号
の種類等によって変化しない様な固定の電圧Ｖ１，Ｖ
２，Ｖ５，Ｖ６に固定する。これにより、変調／無変調
時の特性変動を防ぐことができ、４相位相変調出力にお
ける４つの信号配置を満足するだけでなく、その時の出
力レベルの差も補正できる。
ト制御信号１２３，１２４、可変減衰器制御信号１２
５，１２６への影響を防ぐために、各制御電圧を、夫々
切替え器２７，２８，２９，３０を変調／無変調切替え
信号２０３によって切替え、４相位相変調出力における
４つの信号配置を満足させ、その特性が送信データ信号
の種類等によって変化しない様な固定の電圧Ｖ１，Ｖ
２，Ｖ５，Ｖ６に固定する。これにより、変調／無変調
時の特性変動を防ぐことができ、４相位相変調出力にお
ける４つの信号配置を満足するだけでなく、その時の出
力レベルの差も補正できる。
【００２３】局部信号２０４であるSin ωｔを分岐器５
６によって２分岐した一方の信号１５６´を、信号１５
６とπ／２位相差を持つCos ωｔ信号とするため、電圧
制御π／２位相シフタ３５に入力する。電圧制御π／２
位相シフタ３５の出力信号１３５であるCos （ωｔ＋
Δ）は、信号１５６であるSin ωｔと乗算器５５によっ
て乗算される。乗算器５５の出力信号１５５である１／
２｛Sin （２ωｔ＋Δ）＋Sin （−Δ）｝は、低域通過
瀘波器（ＬＰＦ）３６によってSin （２ωｔ＋Δ）を除
去され信号１３８であるSin （−Δ）となり、差動増幅
回路３９の一方の入力端子に入力される。
６によって２分岐した一方の信号１５６´を、信号１５
６とπ／２位相差を持つCos ωｔ信号とするため、電圧
制御π／２位相シフタ３５に入力する。電圧制御π／２
位相シフタ３５の出力信号１３５であるCos （ωｔ＋
Δ）は、信号１５６であるSin ωｔと乗算器５５によっ
て乗算される。乗算器５５の出力信号１５５である１／
２｛Sin （２ωｔ＋Δ）＋Sin （−Δ）｝は、低域通過
瀘波器（ＬＰＦ）３６によってSin （２ωｔ＋Δ）を除
去され信号１３８であるSin （−Δ）となり、差動増幅
回路３９の一方の入力端子に入力される。
【００２４】差動増幅回路３９は他方の入力端子に入力
される加算器３８からの出力１３８と低域通過瀘波器３
６からの信号１３６との差を増幅し、電圧制御π／２位
相シフタ３５の制御電圧１３９として出力する。電圧制
御π／２位相シフタ制御電圧１３８は、Ｆ−Ｖ（周波数
−電圧）変換回路３７の出力電圧１３７と、温度保正電
圧及び基準電圧Ｖ１１を加算器３８によって加算して
作られる。
される加算器３８からの出力１３８と低域通過瀘波器３
６からの信号１３６との差を増幅し、電圧制御π／２位
相シフタ３５の制御電圧１３９として出力する。電圧制
御π／２位相シフタ制御電圧１３８は、Ｆ−Ｖ（周波数
−電圧）変換回路３７の出力電圧１３７と、温度保正電
圧及び基準電圧Ｖ１１を加算器３８によって加算して
作られる。
【００２５】この電圧制御π／２位相シフタ制御電圧１
３９は乗算器５５等の周波数、温度等による温度差を吸
収する。信号１３６と加算器出力１３８とが等しくなる
（Δが０に近くなる）様に制御電圧１３９によって、電
圧制御π／２位相シフタ３５の位相シフト量（移相量）
は制御される。図２に電圧制御キャパシタを用いた電圧
制御π／２位相シフタ３５の一例を示す。ここであげた
電圧制御π／２位相シフタは、固定位相シフタ回路５３
と電圧制御キャパシタ５４と、制御電圧の信号への影響
を防止するコンデンサ５３とを用いた位相補正回路とか
らなる。
３９は乗算器５５等の周波数、温度等による温度差を吸
収する。信号１３６と加算器出力１３８とが等しくなる
（Δが０に近くなる）様に制御電圧１３９によって、電
圧制御π／２位相シフタ３５の位相シフト量（移相量）
は制御される。図２に電圧制御キャパシタを用いた電圧
制御π／２位相シフタ３５の一例を示す。ここであげた
電圧制御π／２位相シフタは、固定位相シフタ回路５３
と電圧制御キャパシタ５４と、制御電圧の信号への影響
を防止するコンデンサ５３とを用いた位相補正回路とか
らなる。
【００２６】信号１１３´であるSin ωｔは、出力がCo
s （ωｔ−φ）となる様な固定シフト回路５３を通った
後、制御電圧キャパシタ５４により出力がCos ωｔとな
る様に位相シフトされる。制御電圧１３９は、出力がCo
s ωｔとなる様に制御電圧キャパシタ５４を制御する。
s （ωｔ−φ）となる様な固定シフト回路５３を通った
後、制御電圧キャパシタ５４により出力がCos ωｔとな
る様に位相シフトされる。制御電圧１３９は、出力がCo
s ωｔとなる様に制御電圧キャパシタ５４を制御する。
【００２７】温度−電圧変換回路４０では、温度変化を
検出して回路４０の出力電圧１４０を変化させる。図３
にその例を示す如く、出力電圧１４０は、自動利得制御
回路、自動オフセット制御回路、電圧制御π／２位相シ
フタ用に夫々極性決定回路４２〜４６でその制御極性が
決定され、出力１４２〜１４６はその制御幅を増幅回路
４７〜５１で決定され温度補正電圧〜となる。尚、
５５〜５９は増幅回路４７〜５１の利得を決定する帰還
回路である。
検出して回路４０の出力電圧１４０を変化させる。図３
にその例を示す如く、出力電圧１４０は、自動利得制御
回路、自動オフセット制御回路、電圧制御π／２位相シ
フタ用に夫々極性決定回路４２〜４６でその制御極性が
決定され、出力１４２〜１４６はその制御幅を増幅回路
４７〜５１で決定され温度補正電圧〜となる。尚、
５５〜５９は増幅回路４７〜５１の利得を決定する帰還
回路である。
【００２８】本回路は、Ｖ３，Ｖ４，Ｖ７，Ｖ８，Ｖ１
１によって初期調整で４相位相変調出力における４つの
信号配置を満足するように調整され、その後はその特性
を維持する様に自動で制御する。
１によって初期調整で４相位相変調出力における４つの
信号配置を満足するように調整され、その後はその特性
を維持する様に自動で制御する。
【００２９】本発明では、４相時の位相変調方式の場合
を例にとって説明したが、ｎ相になった場合でも有効で
あることはいうまでもない。ｎ＝８の時の一例を図６に
示す。
を例にとって説明したが、ｎ相になった場合でも有効で
あることはいうまでもない。ｎ＝８の時の一例を図６に
示す。
【００３０】図６において、図１に示したデータＱ２０
１とデータＩ２０２との４相位相変調器１００の出力１
１４を、分岐器７８で２分岐し、その一つをπ／２位相
シフタ７９で９０°移相して、２相位相変調器６７の一
入力としている。
１とデータＩ２０２との４相位相変調器１００の出力１
１４を、分岐器７８で２分岐し、その一つをπ／２位相
シフタ７９で９０°移相して、２相位相変調器６７の一
入力としている。
【００３１】この変調器６７の他入力には、データＲ２
０５が印加されるが、データＲ２０５はリタイミング回
路６１，帯域制限フィルタ６２，Ｄ／Ａ変換器６３，低
域通過フィルタ６４，差動増幅器６５，可変減衰器６６
を介して２相位相変調器６７へ入力される。
０５が印加されるが、データＲ２０５はリタイミング回
路６１，帯域制限フィルタ６２，Ｄ／Ａ変換器６３，低
域通過フィルタ６４，差動増幅器６５，可変減衰器６６
を介して２相位相変調器６７へ入力される。
【００３２】差動増幅器６５のオフセット電圧制御用と
して、積分回路６９，差動増幅回路７０，切替え器７
１，加算器７２が設けられており、温度補正電圧が加
算器７２にて加えられ、温度補正がなされる。Ｖ９，Ｖ
１０は固定電圧である。
して、積分回路６９，差動増幅回路７０，切替え器７
１，加算器７２が設けられており、温度補正電圧が加
算器７２にて加えられ、温度補正がなされる。Ｖ９，Ｖ
１０は固定電圧である。
【００３３】可変減衰量６６の出力振幅制御用として、
全波整流回路７３，積分回路７４，差動増幅回路７５，
切替え回路７６，加算器７７が設けられており、温度補
正電圧が加算器７７にて加えられて、温度補正がなさ
れる。Ｖ１２，Ｖ１３は固定電圧である。
全波整流回路７３，積分回路７４，差動増幅回路７５，
切替え回路７６，加算器７７が設けられており、温度補
正電圧が加算器７７にて加えられて、温度補正がなさ
れる。Ｖ１２，Ｖ１３は固定電圧である。
【００３４】電圧制御π／２位相シフタ７９の位相誤差
制御用として、Ｆ／Ｖ変換器８０，乗算器８１，低域通
過フィルタ８２，差動増幅回路８３，加算器８４が設け
られており、温度補正用電圧が加算器８４にて印加さ
れ、温度補正がなされる。２相位相変調器６７の出力は
合成器６８にて分岐器７８の分岐出力であるブロック１
００の出力と合成されて、８相位相変調波として出力さ
れる。
制御用として、Ｆ／Ｖ変換器８０，乗算器８１，低域通
過フィルタ８２，差動増幅回路８３，加算器８４が設け
られており、温度補正用電圧が加算器８４にて印加さ
れ、温度補正がなされる。２相位相変調器６７の出力は
合成器６８にて分岐器７８の分岐出力であるブロック１
００の出力と合成されて、８相位相変調波として出力さ
れる。
【００３５】尚、温度補正用電圧（信号）〜は、図
１の信号〜と同じく、補償極性利得調整回路４１に
より生成される様になっている。
１の信号〜と同じく、補償極性利得調整回路４１に
より生成される様になっている。
【００３６】
【発明の効果】以上述べた如く、本発明によれば、振幅
−位相特性初期調整後に差動増幅器のオフセットや利得
変化、９０°シフタの位相ずれや、温度変化等の外部要
因に起因する直交調整のずれを、装置動作中に常に自動
補正し、位相変調出力におけるｎ個の信号配置及び直交
特性を保持することができるという効果がある。
−位相特性初期調整後に差動増幅器のオフセットや利得
変化、９０°シフタの位相ずれや、温度変化等の外部要
因に起因する直交調整のずれを、装置動作中に常に自動
補正し、位相変調出力におけるｎ個の信号配置及び直交
特性を保持することができるという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】図１の位相シフタ３５の例を示す図である。
【図３】図１の補償極性，利得調整回路の例を示す図で
ある。
ある。
【図４】４相位相変調波の信号配置図である。
【図５】送信データ波形例を示す図である。
【図６】本発明の他の実施例のブロック図である。
【図７】従来の位相変調器のブロック図である。
１，２，６１ リタイミング回路 ３，４，６２ 帯域制限フィルタ ５，６，６３ Ｄ／Ａ変換器 ７，８，３６，６４，８２ 低域通過フィルタ ９，１０，６５ 差動増幅器 １１，１２，６７ ２相位相変調器 １４，６８ 合成器 １７，１８，２１， ２２，６９，７４ 積分回路 １９，２０，７３ 全波整流回路 ２３〜２６，３８，７２， ７３，８４ 加算器 ２７〜３０，７１，７６ 切替え器 ３１〜３４，３９，７０， ７５，８３ 差動増幅回路 ３５，７９ 電圧制御π／２位相シフタ ３７，８０ Ｆ／Ｖ変換器 ４０ 温度検出器 ４１ 補償極性利得調整回路 ５６，７８ 分岐器
Claims (3)
- 【請求項１】 第１及び第２のデータ信号列の各々を帯
域制限する帯域制限手段と、この帯域制限後の信号列の
各々をアナログ変換するアナログ変換手段と、このアナ
ログ信号列の各々を入力とする低域通過瀘波手段と、こ
の低域通過瀘波手段の各出力の振幅設定及びオフセット
設定をなす差動増幅手段と、搬送波を９０度移相して互
いに９０度位相差を有する一対の搬送波信号を生成する
移相手段と、前記差動増幅手段の各出力を前記一対の搬
送波信号の各々にて夫々位相変調する位相変調手段とを
含む位相変調器であって、 前記差動増幅手段の各出力を積分する積分手段と、 この積分出力の各々に応じた信号と第１の温度補正用信
号とを夫々加算してこれ等加算結果に応じて前記差動増
幅手段のオフセット電圧を制御するオフセット電圧制御
手段と、 前記位相変調手段の各入力を積分する積分手段と、 この積分出力の各々に応じた信号と第２の温度補正用信
号とを夫々加算してこれ等加算結果に応じて前記差動増
幅手段の出力の振幅を制御する振幅制御手段と、 前記一対の搬送波信号を乗算する乗算手段と、 前記搬送波の周波数に応じた電圧を生成する手段と、 この電圧と前記乗算手段の出力と第３の温度補正用信号
とに応じて前記移相手段の移相制御をなす移相制御手段
と、を含むことを特徴とする位相変調器。 - 【請求項２】 前記第１〜第３の温度補正用信号を発生
するために、温度を検出してこの温度に応じた検出電圧
を生成する手段と、この検出電圧を前記第１〜第３の温
度補正用信号とするために極性及び利得を調整する手段
とを有することを特徴とする請求項１記載の位相変調
器。 - 【請求項３】 前記オフセット電圧制御手段、前記振幅
制御手段及び前記移相制御手段の各々は、入力信号を無
変調波として出力する場合にこれ等各制御電圧を予め設
定された一定電圧に夫々固定する固定手段を有すること
を特徴とする請求項１または２記載の位相変調器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06768497A JP3570843B2 (ja) | 1997-03-21 | 1997-03-21 | 位相変調器 |
| US09/040,449 US6014065A (en) | 1997-03-21 | 1998-03-18 | Multi-phase modulator having automatic compensators for offsets of orthogonal adjustment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06768497A JP3570843B2 (ja) | 1997-03-21 | 1997-03-21 | 位相変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10271175A true JPH10271175A (ja) | 1998-10-09 |
| JP3570843B2 JP3570843B2 (ja) | 2004-09-29 |
Family
ID=13352076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06768497A Expired - Fee Related JP3570843B2 (ja) | 1997-03-21 | 1997-03-21 | 位相変調器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6014065A (ja) |
| JP (1) | JP3570843B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969562A (en) * | 1997-10-30 | 1999-10-19 | Alesis Studio Electronics, Inc. | Low noise method for interconnecting analog and digital integrated circuits |
| JP2000124962A (ja) * | 1998-10-19 | 2000-04-28 | Alps Electric Co Ltd | ベースバンド信号処理回路 |
| DK1142149T3 (da) | 1998-12-14 | 2004-07-26 | Interdigital Tech Corp | Random-access-kanal præambeldetektering |
| US6181099B1 (en) * | 1999-12-03 | 2001-01-30 | General Electric Company | Method and apparatus for correcting DC offset in a frequency to voltage converter and motor drive using the same |
| US7103027B2 (en) * | 1999-12-14 | 2006-09-05 | Interdigital Technology Corporation | Random access channel preamble detection |
| US6421398B1 (en) * | 2000-01-28 | 2002-07-16 | Alcatel Canada Inc. | Modulation system having on-line IQ calibration |
| US6421397B1 (en) * | 2000-01-28 | 2002-07-16 | Alcatel Canada Inc. | Modulation system having on-line IQ calibration |
| JP3647364B2 (ja) * | 2000-07-21 | 2005-05-11 | Ｎｅｃエレクトロニクス株式会社 | クロック制御方法及び回路 |
| GB2377141B (en) * | 2001-06-29 | 2005-03-23 | Nokia Corp | A transmitter |
| KR100446003B1 (ko) * | 2002-05-16 | 2004-08-25 | 인티그런트 테크놀로지즈(주) | 차동 증폭기의 오프셋 제거 회로 및 오프셋이 억제된 차동증폭기 |
| US7030795B1 (en) * | 2005-05-17 | 2006-04-18 | Motorola, Inc. | Digital automatic gain control method and device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05130156A (ja) * | 1991-11-08 | 1993-05-25 | Nec Corp | 直交変調器 |
| US5371481A (en) * | 1993-03-24 | 1994-12-06 | Nokia Mobile Phones Ltd. | Tuning techniques for I/Q channel signals in microwave digital transmission systems |
| FR2729261A1 (fr) * | 1995-01-11 | 1996-07-12 | Alcatel Telspace | Estimateur d'un defaut de fonctionnement d'un modulateur en quadrature et etage de modulation l'utilisant |
-
1997
- 1997-03-21 JP JP06768497A patent/JP3570843B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-18 US US09/040,449 patent/US6014065A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6014065A (en) | 2000-01-11 |
| JP3570843B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169803B2 (ja) | 電力増幅器の非線形補償回路 | |
| KR960015277B1 (ko) | 이중 브랜치 수신기 | |
| US5268647A (en) | Method and arrangement of coherently demodulating PSK signals using a feedback loop including a filter bank | |
| US7310387B2 (en) | Apparatus for compensating DC offsets, gain and phase imbalances between I-channel and Q-channel in quadrature transceiving system | |
| US5162763A (en) | Single sideband modulator for translating baseband signals to radio frequency in single stage | |
| GB2267402A (en) | Modulators,demodulators or amplifiers | |
| US7187725B2 (en) | Method and apparatus for compensating I/Q imbalance by using variable loop gain in quadrature demodulator | |
| WO2005093962A1 (ja) | 無線システム、無線送信装置および無線受信装置 | |
| JP3570843B2 (ja) | 位相変調器 | |
| US7248654B2 (en) | Apparatus and method for compensating I/Q imbalance based on gain-controlled reference channel in orthogonal frequency division multiplex | |
| CA2120216C (en) | Quadrature modulator | |
| US4028641A (en) | Linear phase modulator including a pair of Armstrong modulators | |
| JP3451398B2 (ja) | 準同期検波復調回路 | |
| JPH059978B2 (ja) | ||
| JPH04207802A (ja) | デジタル型ｆｍ信号復調装置 | |
| JP2707797B2 (ja) | 直交変調装置 | |
| JPH0690264A (ja) | 自動キャリア調整回路 | |
| JPH05207080A (ja) | 変調器 | |
| JPS6310613B2 (ja) | ||
| JPH04287542A (ja) | 直交変調回路 | |
| JP2874450B2 (ja) | 復調器 | |
| JPH07235955A (ja) | Ｄｑｐｓｋ変調信号の位相補正装置 | |
| JPH1127332A (ja) | 直交振幅歪み補正回路 | |
| JPH07162466A (ja) | Ｔｄｍａ直交変調方法 | |
| JP2000069097A (ja) | 直交変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |