JPH10265951A - スパッタ膜、液晶素子及びこれらの製造方法 - Google Patents
スパッタ膜、液晶素子及びこれらの製造方法Info
- Publication number
- JPH10265951A JPH10265951A JP9074791A JP7479197A JPH10265951A JP H10265951 A JPH10265951 A JP H10265951A JP 9074791 A JP9074791 A JP 9074791A JP 7479197 A JP7479197 A JP 7479197A JP H10265951 A JPH10265951 A JP H10265951A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- target
- liquid crystal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 カラーフィルタ上に有機樹脂からなる保護膜
を設けた液晶素子基板の該保護膜上に、枚葉式スパッタ
装置によりＩＴＯ膜を成膜する際に、異常放電によるタ
ーゲットや基板の損傷を防止し、且つ成膜時に上記保護
膜から発生するガスによるＩＴＯの膜質低下を防止す
る。 【解決手段】 枚葉式スパッタ装置のスパッタ室におい
て、ターゲット１１と基板１２との間に第三電極１８を
設置し、該第三電極１８の電位を０〜６０Ｖに制御して
スパッタを行なう。
を設けた液晶素子基板の該保護膜上に、枚葉式スパッタ
装置によりＩＴＯ膜を成膜する際に、異常放電によるタ
ーゲットや基板の損傷を防止し、且つ成膜時に上記保護
膜から発生するガスによるＩＴＯの膜質低下を防止す
る。 【解決手段】 枚葉式スパッタ装置のスパッタ室におい
て、ターゲット１１と基板１２との間に第三電極１８を
設置し、該第三電極１８の電位を０〜６０Ｖに制御して
スパッタを行なう。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶素子基板や半
導体基板、磁気記録基板等の成膜に用いられる枚葉式ス
パッタ装置によるスパッタ膜の製造方法及び該製造方法
により製造されたスパッタ膜に関し、さらに、保護膜等
有機樹脂層を成膜面とする液晶素子の基板上に、当該製
造方法により透明電極を形成する液晶素子の製造方法及
び該製造方法により製造された液晶素子に関する。
導体基板、磁気記録基板等の成膜に用いられる枚葉式ス
パッタ装置によるスパッタ膜の製造方法及び該製造方法
により製造されたスパッタ膜に関し、さらに、保護膜等
有機樹脂層を成膜面とする液晶素子の基板上に、当該製
造方法により透明電極を形成する液晶素子の製造方法及
び該製造方法により製造された液晶素子に関する。
【０００２】
【従来の技術】従来、カラー液晶ディスプレイの応用分
野、市場の拡大とともに、ブラックマトリクス用、金属
電極用、透明導電膜用等のスパッタ成膜装置が各種用い
られているが、基板の大型化に伴い、生産性に優れるイ
ンライン装置が主流となっている。
野、市場の拡大とともに、ブラックマトリクス用、金属
電極用、透明導電膜用等のスパッタ成膜装置が各種用い
られているが、基板の大型化に伴い、生産性に優れるイ
ンライン装置が主流となっている。
【０００３】インライン装置は、高い生産性とともに、
成膜室の数や種類、成膜前後の加熱処理、マスクデポ等
の構成に自由度があるという利点があり、さらに、基板
搬送用のトレイ（キャリア）を連続搬送するために、タ
ーゲットに対向する基板の成膜面近傍が常にスパッタガ
スに対して開放状態にあり、有機樹脂からなる保護膜の
上にスパッタ膜を形成する場合に、基板から発生するガ
スの影響を受け難く、良好な膜質を確保し易いという利
点がある。そのため、液晶装置のカラーフィルタの上に
形成される透明導電膜の製造装置としては、インライン
装置が主流となっている。
成膜室の数や種類、成膜前後の加熱処理、マスクデポ等
の構成に自由度があるという利点があり、さらに、基板
搬送用のトレイ（キャリア）を連続搬送するために、タ
ーゲットに対向する基板の成膜面近傍が常にスパッタガ
スに対して開放状態にあり、有機樹脂からなる保護膜の
上にスパッタ膜を形成する場合に、基板から発生するガ
スの影響を受け難く、良好な膜質を確保し易いという利
点がある。そのため、液晶装置のカラーフィルタの上に
形成される透明導電膜の製造装置としては、インライン
装置が主流となっている。
【０００４】しかしながら、インライン装置には、大き
な設置スペースを必要とする、トレイの維持管理が煩雑
である、トレイ以外の成膜室の汚れに対して維持管理が
煩雑である、成膜室の一室がダウンすると装置全体がダ
ウンして大気にさらされるため回復に時間がかかる等の
問題がある。
な設置スペースを必要とする、トレイの維持管理が煩雑
である、トレイ以外の成膜室の汚れに対して維持管理が
煩雑である、成膜室の一室がダウンすると装置全体がダ
ウンして大気にさらされるため回復に時間がかかる等の
問題がある。
【０００５】一方、枚葉式スパッタ装置は、インライン
装置に比較して、生産性、装置構成の自由度の面では劣
るものの、上記インライン装置の問題点が全て解消さ
れ、特に、基板のみを搬送するためにゴミ（パーティク
ル）が少ないという大きな利点を有する。従って、大型
の液晶素子基板、特にカラーフィルタ上に形成された有
機樹脂からなる保護膜を成膜面として透明導電膜をスパ
ッタにより形成する場合には、当該利点により、枚葉式
スパッタ装置を用いた成膜が期待される。
装置に比較して、生産性、装置構成の自由度の面では劣
るものの、上記インライン装置の問題点が全て解消さ
れ、特に、基板のみを搬送するためにゴミ（パーティク
ル）が少ないという大きな利点を有する。従って、大型
の液晶素子基板、特にカラーフィルタ上に形成された有
機樹脂からなる保護膜を成膜面として透明導電膜をスパ
ッタにより形成する場合には、当該利点により、枚葉式
スパッタ装置を用いた成膜が期待される。
【０００６】
【発明が解決しようとする課題】図３に従来の枚葉式ス
パッタ装置の断面を模式的に示す。図中、１１はターゲ
ット、１２は基板、１３は均熱板、１５は支持台、１６
は突き当てピン、１７は装置マスク、１９は排気口、２
０はゲートバルブである。支持台１５にはヒーターが内
蔵されており、水平搬送された基板１２をスパッタ時に
ほぼ直立させる機構を有する。また、突き当てピン１６
は基板１２がほぼ直立した時に上下方向の位置出しを行
なうための部材である。
パッタ装置の断面を模式的に示す。図中、１１はターゲ
ット、１２は基板、１３は均熱板、１５は支持台、１６
は突き当てピン、１７は装置マスク、１９は排気口、２
０はゲートバルブである。支持台１５にはヒーターが内
蔵されており、水平搬送された基板１２をスパッタ時に
ほぼ直立させる機構を有する。また、突き当てピン１６
は基板１２がほぼ直立した時に上下方向の位置出しを行
なうための部材である。
【０００７】図３に示されるように、基板１２とターゲ
ット１１に挟まれた放電空間は、装置マスク１７と呼ば
れる防着板でほぼ密閉された構造を有しているため、放
電開始とともに基板表面の温度上昇により基板より発生
したガス成分がスパッタ膜中に取り込まれ、膜質を低下
させるという問題があった。
ット１１に挟まれた放電空間は、装置マスク１７と呼ば
れる防着板でほぼ密閉された構造を有しているため、放
電開始とともに基板表面の温度上昇により基板より発生
したガス成分がスパッタ膜中に取り込まれ、膜質を低下
させるという問題があった。
【０００８】さらに、従来、ＩＴＯ等の透明導電膜を形
成するために、インライン装置においても枚葉装置にお
いても低電圧法（カソード側磁石をターゲット表面で〜
１０００ガウス程度とし、プラズマ密度を上げ、ＤＣ電
圧を下げて膜厚１５００Åで１５Ω／□以下の低抵抗膜
を得る方法）が用いられ、ターゲットとしてはＳｎ１０
％の高密度（９５％以上）ターゲットが用いられている
が、より低抵抗の膜を得る方法が望まれている。
成するために、インライン装置においても枚葉装置にお
いても低電圧法（カソード側磁石をターゲット表面で〜
１０００ガウス程度とし、プラズマ密度を上げ、ＤＣ電
圧を下げて膜厚１５００Åで１５Ω／□以下の低抵抗膜
を得る方法）が用いられ、ターゲットとしてはＳｎ１０
％の高密度（９５％以上）ターゲットが用いられている
が、より低抵抗の膜を得る方法が望まれている。
【０００９】その一つとして、ＤＣにＲＦ等の高周波を
重畳してさらに低電圧化して成膜する方法が検討されて
いるが、投入電力が大きくなるにつれて異常放電が発生
し易くなり、ターゲットが損傷するなどの問題が発生し
易く、量産機として実用化されるには至っていない。
重畳してさらに低電圧化して成膜する方法が検討されて
いるが、投入電力が大きくなるにつれて異常放電が発生
し易くなり、ターゲットが損傷するなどの問題が発生し
易く、量産機として実用化されるには至っていない。
【００１０】特に、枚葉装置においては、通常ターゲッ
トと基板間との距離がインライン装置よりも狭く、異常
放電が発生し易いため、ターゲット、基板、マスクデポ
用の金属マスクが損傷を受け易いという問題があった。
さらに、枚葉装置においては、ＲＦ重畳の場合にその放
電空間が密閉されているためより基板から発生するガス
の影響を受け易く、良好な膜質（抵抗、光透過率）が得
られないという問題があった。
トと基板間との距離がインライン装置よりも狭く、異常
放電が発生し易いため、ターゲット、基板、マスクデポ
用の金属マスクが損傷を受け易いという問題があった。
さらに、枚葉装置においては、ＲＦ重畳の場合にその放
電空間が密閉されているためより基板から発生するガス
の影響を受け易く、良好な膜質（抵抗、光透過率）が得
られないという問題があった。
【００１１】本発明の目的は、枚葉式スパッタ装置を用
い、異常放電によるターゲットや基板の損傷を防止し、
且つ、基板から発生するガス、特に、有機樹脂からなる
保護膜を成膜面とする液晶素子基板から発生するガスの
影響を受けずに、良好な膜質のスパッタ膜、特にＩＴＯ
等からなる透明導電膜をスパッタにより製造する方法を
提供することにある。
い、異常放電によるターゲットや基板の損傷を防止し、
且つ、基板から発生するガス、特に、有機樹脂からなる
保護膜を成膜面とする液晶素子基板から発生するガスの
影響を受けずに、良好な膜質のスパッタ膜、特にＩＴＯ
等からなる透明導電膜をスパッタにより製造する方法を
提供することにある。
【００１２】
【課題を解決するための手段】本発明の第一は、少なく
とも、一つ以上の基板搬入搬出室、一つ以上のスパッタ
室、及び該基板搬入搬出室とスパッタ室との間を連絡す
る搬送室を備えた枚葉式スパッタ装置を用いたスパッタ
膜の製造方法において、上記スパッタ室内のターゲット
と基板との間に、該ターゲット及び基板とは異なる電位
に制御した第三電極を設けてスパッタを行なうことを特
徴とするスパッタ膜の製造方法である。
とも、一つ以上の基板搬入搬出室、一つ以上のスパッタ
室、及び該基板搬入搬出室とスパッタ室との間を連絡す
る搬送室を備えた枚葉式スパッタ装置を用いたスパッタ
膜の製造方法において、上記スパッタ室内のターゲット
と基板との間に、該ターゲット及び基板とは異なる電位
に制御した第三電極を設けてスパッタを行なうことを特
徴とするスパッタ膜の製造方法である。
【００１３】本発明のスパッタ膜の製造方法において
は、上記第三電極を好ましく０〜６０Ｖに制御し、ま
た、ＤＣスパッタ或いはＤＣにＲＦを重畳した重畳スパ
ッタによりスパッタ膜を製造する。
は、上記第三電極を好ましく０〜６０Ｖに制御し、ま
た、ＤＣスパッタ或いはＤＣにＲＦを重畳した重畳スパ
ッタによりスパッタ膜を製造する。
【００１４】また本発明の第二は、上記製造方法により
製造されたことを特徴とするスパッタ膜であり、特に透
明導電膜に好ましく適用される。
製造されたことを特徴とするスパッタ膜であり、特に透
明導電膜に好ましく適用される。
【００１５】本発明の第三は、一対の電極基板間に液晶
を挟持してなる液晶素子の製造方法であって、上記本発
明第一のスパッタ膜の製造方法により透明電極を透明基
板上に形成する工程を少なくとも有することを特徴とす
る液晶素子の製造方法であり、本発明の第四は、該製造
方法により製造されたことを特徴とする液晶素子であ
る。
を挟持してなる液晶素子の製造方法であって、上記本発
明第一のスパッタ膜の製造方法により透明電極を透明基
板上に形成する工程を少なくとも有することを特徴とす
る液晶素子の製造方法であり、本発明の第四は、該製造
方法により製造されたことを特徴とする液晶素子であ
る。
【００１６】本発明の第三は、特に、有機樹脂からなる
カラーフィルタ、或いは該カラーフィルタ上に有機樹脂
からなる保護膜を設けた上に透明電極を形成する場合に
より顕著な効果が得られる。
カラーフィルタ、或いは該カラーフィルタ上に有機樹脂
からなる保護膜を設けた上に透明電極を形成する場合に
より顕著な効果が得られる。
【００１７】
【発明の実施の形態】以下、図面を用いて本発明を詳細
に説明する。
に説明する。
【００１８】図２は本発明にかかる枚葉式スパッタ装置
の一実施形態である液晶基板用スパッタ装置の室構成を
示す模式図である。図中、２１，２２は基板の搬入搬出
室、２３は加熱室、２４〜２６はスパッタ室、２７は搬
送用ロボットを内蔵する搬送室、２８，２９は複数の基
板が内蔵された外部カセットである。各室はゲートバル
ブで仕切られ、独立に排気運転される。連続運転時は外
部カセット２８又は２９から複数の基板が同時に移載ロ
ボットにより大気開放された搬入搬出室２１又は２２の
装置内専用カセットに投入される。投入後、搬入搬出室
内は真空に排気され、基板は搬送室２７を介して、加熱
室２３からスパッタ室２４〜２６のいずれかに搬送され
る。加熱室２３では通常、基板はホットプレート上で直
接加熱される。スパッタ室２４〜２６においては、スパ
ッタ方式はサイドスパッタ方式である方がごみに対して
有利であると同時に、水平搬送から基板がほぼ直立した
時に基板の自重で位置出し部材（図３の装置では突き当
てピン１６がこれに該当する）に突き当たって上下方向
の位置出しができるという利点があり、好ましい。
の一実施形態である液晶基板用スパッタ装置の室構成を
示す模式図である。図中、２１，２２は基板の搬入搬出
室、２３は加熱室、２４〜２６はスパッタ室、２７は搬
送用ロボットを内蔵する搬送室、２８，２９は複数の基
板が内蔵された外部カセットである。各室はゲートバル
ブで仕切られ、独立に排気運転される。連続運転時は外
部カセット２８又は２９から複数の基板が同時に移載ロ
ボットにより大気開放された搬入搬出室２１又は２２の
装置内専用カセットに投入される。投入後、搬入搬出室
内は真空に排気され、基板は搬送室２７を介して、加熱
室２３からスパッタ室２４〜２６のいずれかに搬送され
る。加熱室２３では通常、基板はホットプレート上で直
接加熱される。スパッタ室２４〜２６においては、スパ
ッタ方式はサイドスパッタ方式である方がごみに対して
有利であると同時に、水平搬送から基板がほぼ直立した
時に基板の自重で位置出し部材（図３の装置では突き当
てピン１６がこれに該当する）に突き当たって上下方向
の位置出しができるという利点があり、好ましい。
【００１９】スパッタ室２４〜２６でスパッタ膜形成終
了後、基板は搬送室２７を介して搬入搬出室２１又は２
２の専用カセットに戻り、該専用カセットに所定数の成
膜処理済みの基板が収納された後、大気開放されて外部
カセット２８又は２９に移される。
了後、基板は搬送室２７を介して搬入搬出室２１又は２
２の専用カセットに戻り、該専用カセットに所定数の成
膜処理済みの基板が収納された後、大気開放されて外部
カセット２８又は２９に移される。
【００２０】図１に本発明にかかる枚葉式スパッタ装置
のスパッタ室の部分断面図を模式的に示す。図中、先に
説明した図３と同じ部材には同じ符号を付して説明を省
略する。図１において、１３は基板１２上に形成される
スパッタ膜のマスクデポのための金属マスク、１８は第
三電極である。
のスパッタ室の部分断面図を模式的に示す。図中、先に
説明した図３と同じ部材には同じ符号を付して説明を省
略する。図１において、１３は基板１２上に形成される
スパッタ膜のマスクデポのための金属マスク、１８は第
三電極である。
【００２１】第三電極がない従来の構成では、ＤＣ投入
によるパワーの増大とともに電子の発生量も増大し、基
板のチャージアップにより異常放電が発生し、スパッタ
膜表面が損傷を受け易くなる。特に、マスクデポのため
に基板上に金属マスクがある場合には、この異常放電は
顕著となる。さらには、低抵抗化のためＤＣにＲＦを重
畳して成膜しようとすると、ターゲット１１近傍の過剰
な電子のため、ターゲット１１そのものが異常放電によ
り損傷を受け易くなる。もちろん、ＤＣにしてもＤＣ及
びＲＦ重畳にしても投入電力を小さくして成膜時間を伸
ばすか、或いはターゲット（成膜室）を増設すれば異常
放電を防止することができるが、好ましい方法とは言い
難い。
によるパワーの増大とともに電子の発生量も増大し、基
板のチャージアップにより異常放電が発生し、スパッタ
膜表面が損傷を受け易くなる。特に、マスクデポのため
に基板上に金属マスクがある場合には、この異常放電は
顕著となる。さらには、低抵抗化のためＤＣにＲＦを重
畳して成膜しようとすると、ターゲット１１近傍の過剰
な電子のため、ターゲット１１そのものが異常放電によ
り損傷を受け易くなる。もちろん、ＤＣにしてもＤＣ及
びＲＦ重畳にしても投入電力を小さくして成膜時間を伸
ばすか、或いはターゲット（成膜室）を増設すれば異常
放電を防止することができるが、好ましい方法とは言い
難い。
【００２２】本発明においては、ターゲット１１（カソ
ード）と基板１２（アノード）との間に第三電極１８を
設け、ターゲット１１や基板１２とは異なる電位に制御
することにより、異常放電や基板１２から発生するガス
の影響を防止することができる。即ち、第三電極１８を
設けてその電位を制御することにより、成膜時に発生し
た電子を捕獲して、異常放電を防ぐと同時に、基板１２
表面の温度上昇を抑えてガスの発生量を減らし、スパッ
タ膜への該ガスの影響を防止できるものと推測される。
ード）と基板１２（アノード）との間に第三電極１８を
設け、ターゲット１１や基板１２とは異なる電位に制御
することにより、異常放電や基板１２から発生するガス
の影響を防止することができる。即ち、第三電極１８を
設けてその電位を制御することにより、成膜時に発生し
た電子を捕獲して、異常放電を防ぐと同時に、基板１２
表面の温度上昇を抑えてガスの発生量を減らし、スパッ
タ膜への該ガスの影響を防止できるものと推測される。
【００２３】本発明において、例えばＩＴＯ成膜のＤＣ
低電圧スパッタ法において、ターゲット投入電力１Ｗ／
ｃｍ2 以下で金属マスクがあった場合でも異常放電を防
止することができ、保護膜上であっても抵抗、透過率共
に良好な膜質を得ることができる。第三電極１８の電位
はアースでも効果があるが、生産上、スパッタ膜の汚れ
を考慮して数十Ｖ程度の正電位が好ましい。また、第三
電極１８をターゲット上に格子状或いは網目状等に設け
ることにより大型の基板であってもプラズマの均一化、
さらには膜厚分布の均一化を図ることができる。
低電圧スパッタ法において、ターゲット投入電力１Ｗ／
ｃｍ2 以下で金属マスクがあった場合でも異常放電を防
止することができ、保護膜上であっても抵抗、透過率共
に良好な膜質を得ることができる。第三電極１８の電位
はアースでも効果があるが、生産上、スパッタ膜の汚れ
を考慮して数十Ｖ程度の正電位が好ましい。また、第三
電極１８をターゲット上に格子状或いは網目状等に設け
ることにより大型の基板であってもプラズマの均一化、
さらには膜厚分布の均一化を図ることができる。
【００２４】さらにまた、ＲＦ重畳スパッタ法において
も、ターゲット投入電力１Ｗ／ｃｍ2 以下でターゲット
上の異常放電を防止でき、その場合、第三電極１８の電
位は数十Ｖ程度の正電位がより効果的に防止でき、良好
な膜質を得ることができる。
も、ターゲット投入電力１Ｗ／ｃｍ2 以下でターゲット
上の異常放電を防止でき、その場合、第三電極１８の電
位は数十Ｖ程度の正電位がより効果的に防止でき、良好
な膜質を得ることができる。
【００２５】本発明にかかる第三電極の電位は０Ｖでも
構わないが、０Ｖでスパッタを続けると、第三電極に高
抵抗のスパッタ膜が付着し、第三電極の電子捕獲性能が
低下し、異常放電が発生し易くなる。そこで、０Ｖを超
える電圧、例えば３０Ｖを第三電極に印加しておくこと
により、電子捕獲性能を維持することができる。しか
し、第三電極にさらに高電圧をかけると不安定な放電を
招き、また、７０Ｖ程度になるとスパッタ電位も上昇
し、ＩＴＯ膜の抵抗値として保護膜上で２０Ω／□以下
を確保しにくくなる。従って、第三電極の電位は０〜６
０Ｖが好ましい。
構わないが、０Ｖでスパッタを続けると、第三電極に高
抵抗のスパッタ膜が付着し、第三電極の電子捕獲性能が
低下し、異常放電が発生し易くなる。そこで、０Ｖを超
える電圧、例えば３０Ｖを第三電極に印加しておくこと
により、電子捕獲性能を維持することができる。しか
し、第三電極にさらに高電圧をかけると不安定な放電を
招き、また、７０Ｖ程度になるとスパッタ電位も上昇
し、ＩＴＯ膜の抵抗値として保護膜上で２０Ω／□以下
を確保しにくくなる。従って、第三電極の電位は０〜６
０Ｖが好ましい。
【００２６】尚、本発明第三の液晶素子の製造方法に係
る他の工程については、従来と同じ素材、方法をそのま
ま用いることができる。
る他の工程については、従来と同じ素材、方法をそのま
ま用いることができる。
【００２７】
［実施例１］ガラス基板上にブラックマトリクス、カラ
ーフィルタ、保護膜を設けた液晶素子基板（３７０ｍｍ
×４７０ｍｍ×０．７ｍｍ）を用意し、この基板を外部
カセットより搬入搬出室に投入し、加熱、ＩＴＯ膜形成
を行なった。保護膜はアクリル系保護膜（日本合成ゴム
社製）で、その厚さは２μｍである。基板加熱温度は２
００℃、ＩＴＯ膜厚は１５００Åである。スパッタ圧力
は０．４５Ｐａ、Ａｒ流量は１００ｓｃｃｍ、酸素流量
２ｓｃｃｍ、ＤＣ投入電力はターゲット電力密度で１Ｗ
／ｃｍ2 であった。第三電極のサイズはターゲットと同
じ大きさで、ターゲットから２０ｍｍ、電極棒間隔は３
０ｍｍの格子状とした。成膜時のターゲット電位は−２
８０Ｖ、第三電極の電位を０Ｖとした時、基板側装置マ
スクの電位は−５〜０Ｖであった。この時、ＩＴＯパタ
ーン形成用の金属マスクが基板上に設けてあるにもかか
わらず、異常放電の発生は見られなかった。また、金属
マスク開口部に形成されたＩＴＯ膜は、シート抵抗が２
０Ω／□以下、入射光の吸収が３％以下の光透過性に優
れる膜質が得られた。
ーフィルタ、保護膜を設けた液晶素子基板（３７０ｍｍ
×４７０ｍｍ×０．７ｍｍ）を用意し、この基板を外部
カセットより搬入搬出室に投入し、加熱、ＩＴＯ膜形成
を行なった。保護膜はアクリル系保護膜（日本合成ゴム
社製）で、その厚さは２μｍである。基板加熱温度は２
００℃、ＩＴＯ膜厚は１５００Åである。スパッタ圧力
は０．４５Ｐａ、Ａｒ流量は１００ｓｃｃｍ、酸素流量
２ｓｃｃｍ、ＤＣ投入電力はターゲット電力密度で１Ｗ
／ｃｍ2 であった。第三電極のサイズはターゲットと同
じ大きさで、ターゲットから２０ｍｍ、電極棒間隔は３
０ｍｍの格子状とした。成膜時のターゲット電位は−２
８０Ｖ、第三電極の電位を０Ｖとした時、基板側装置マ
スクの電位は−５〜０Ｖであった。この時、ＩＴＯパタ
ーン形成用の金属マスクが基板上に設けてあるにもかか
わらず、異常放電の発生は見られなかった。また、金属
マスク開口部に形成されたＩＴＯ膜は、シート抵抗が２
０Ω／□以下、入射光の吸収が３％以下の光透過性に優
れる膜質が得られた。
【００２８】［比較例１］第三電極を設けずにスパッタ
を行なう以外は実施例１と同様にしてＩＴＯ膜を形成し
た。この時、ターゲット電位−２６０Ｖに対して、装置
マスクの電位は−５０Ｖであった。成膜時、異常放電が
多発し、金属マスク、及び金属マスク近傍の基板に損傷
が見られた。また、得られたＩＴＯ膜の抵抗は２５Ω／
□、入射光の吸収は５％と実施例１に比べて大きく、膜
質が劣っていた。
を行なう以外は実施例１と同様にしてＩＴＯ膜を形成し
た。この時、ターゲット電位−２６０Ｖに対して、装置
マスクの電位は−５０Ｖであった。成膜時、異常放電が
多発し、金属マスク、及び金属マスク近傍の基板に損傷
が見られた。また、得られたＩＴＯ膜の抵抗は２５Ω／
□、入射光の吸収は５％と実施例１に比べて大きく、膜
質が劣っていた。
【００２９】［実施例２］実施例１と同様にして、複数
枚の基板にＩＴＯ膜を連続形成した。１５００Åの膜厚
で１０００枚成膜した頃から時々異常放電が発生するよ
うになり、処理枚数の増加とともにさらに異常放電の発
生回数が増加する傾向が見られた。そこで、第三電極に
３０ＶのＤＣ電圧（この時装置マスクの電位は０Ｖ）を
印加し、さらに継続してスパッタを行なったところ、異
常放電の発生が見られなくなった。これは、成膜回数の
増加とともに第三電極に付着した高抵抗のＩＴＯ膜のた
めに、第三電極の電子捕獲性能が劣化したためであると
推測される。第三電極に３０ＶのＤＣ電圧をかけること
により、１５００Åの膜厚で３０００枚の成膜が可能と
なり、膜質も実施例１で得られたＩＴＯ膜と同様のもの
が得られた。
枚の基板にＩＴＯ膜を連続形成した。１５００Åの膜厚
で１０００枚成膜した頃から時々異常放電が発生するよ
うになり、処理枚数の増加とともにさらに異常放電の発
生回数が増加する傾向が見られた。そこで、第三電極に
３０ＶのＤＣ電圧（この時装置マスクの電位は０Ｖ）を
印加し、さらに継続してスパッタを行なったところ、異
常放電の発生が見られなくなった。これは、成膜回数の
増加とともに第三電極に付着した高抵抗のＩＴＯ膜のた
めに、第三電極の電子捕獲性能が劣化したためであると
推測される。第三電極に３０ＶのＤＣ電圧をかけること
により、１５００Åの膜厚で３０００枚の成膜が可能と
なり、膜質も実施例１で得られたＩＴＯ膜と同様のもの
が得られた。
【００３０】［比較例２］ＤＣにＲＦ（１３．５６ＭＨ
ｚ）を重畳する以外は比較例１と同様にしてＩＴＯ膜を
形成した。この時、ＤＣパワー１．２ＫＷ／ＲＦパワー
１．２ＫＷの値で電力を印加した。スパッタ電圧は１２
０Ｖと低下し、装置マスクの電位は−６０Ｖとなった。
さらに、電圧を下げる効果は確認できたが、金属マス
ク、基板の異常放電のみならず、ターゲット側での異常
放電が新たに発生した。これはプラズマ密度の増加によ
る過剰な電子のため異常放電が発生し易くなったためと
考えられる。ＤＣパワー６００Ｗ／ＲＦパワー６００Ｗ
とパワーを１／２に落とすと、異常放電の回数は減少す
るが完全ではなく、また、量産上の観点からも不満足な
ものであった。また、抵抗値や入射光の吸収についても
比較例１と変わらなかった。
ｚ）を重畳する以外は比較例１と同様にしてＩＴＯ膜を
形成した。この時、ＤＣパワー１．２ＫＷ／ＲＦパワー
１．２ＫＷの値で電力を印加した。スパッタ電圧は１２
０Ｖと低下し、装置マスクの電位は−６０Ｖとなった。
さらに、電圧を下げる効果は確認できたが、金属マス
ク、基板の異常放電のみならず、ターゲット側での異常
放電が新たに発生した。これはプラズマ密度の増加によ
る過剰な電子のため異常放電が発生し易くなったためと
考えられる。ＤＣパワー６００Ｗ／ＲＦパワー６００Ｗ
とパワーを１／２に落とすと、異常放電の回数は減少す
るが完全ではなく、また、量産上の観点からも不満足な
ものであった。また、抵抗値や入射光の吸収についても
比較例１と変わらなかった。
【００３１】［実施例３］ＤＣにＲＦを重畳する以外
は、実施例１と同様にしてＩＴＯ膜を形成した。即ち、
ＤＣパワー６００Ｗ／ＲＦパワー６００Ｗの時、スパッ
タ電圧は１２０Ｖ、装置マスクの電位は−５〜０Ｖとな
り、基板、金属マスクの異常放電は見られず、またター
ゲット側の異常放電も発生せず、ＩＴＯ膜の抵抗値は１
２Ω／□と低抵抗であった。また、吸収値も３％以下と
良好であった。しかしながら、ＤＣパワー１．２ＫＷ／
ＲＦパワー１．２ＫＷの値で電力を印加した場合、ター
ゲット側の異常放電が時々発生し、繰り返し成膜回数を
増やすと異常放電が発生し易い傾向であることがわかっ
た。さらに低パワーでの成膜では量産上の観点から好ま
しくなかった。
は、実施例１と同様にしてＩＴＯ膜を形成した。即ち、
ＤＣパワー６００Ｗ／ＲＦパワー６００Ｗの時、スパッ
タ電圧は１２０Ｖ、装置マスクの電位は−５〜０Ｖとな
り、基板、金属マスクの異常放電は見られず、またター
ゲット側の異常放電も発生せず、ＩＴＯ膜の抵抗値は１
２Ω／□と低抵抗であった。また、吸収値も３％以下と
良好であった。しかしながら、ＤＣパワー１．２ＫＷ／
ＲＦパワー１．２ＫＷの値で電力を印加した場合、ター
ゲット側の異常放電が時々発生し、繰り返し成膜回数を
増やすと異常放電が発生し易い傾向であることがわかっ
た。さらに低パワーでの成膜では量産上の観点から好ま
しくなかった。
【００３２】［実施例４］第三電極の電位を３０Ｖと
し、ＤＣパワー１．２ＫＷ／ＲＦパワー１．２ＫＷの値
をターゲットに印加する以外は実施例３と同様にしてＩ
ＴＯ膜を形成した。スパッタ電圧は１２０Ｖ、装置マス
クの電位は０Ｖとなり、基板、金属マスク、ターゲット
側ともに異常放電が解消された。得られたＩＴＯ膜の抵
抗値は１２Ω／□、吸収値は３％以下で良好な膜特性が
得られた。また、第三電極の電位を７０Ｖ程度にした場
合には、スパッタ電圧が上昇し、抵抗値も上昇するため
好ましくないことがわかった。
し、ＤＣパワー１．２ＫＷ／ＲＦパワー１．２ＫＷの値
をターゲットに印加する以外は実施例３と同様にしてＩ
ＴＯ膜を形成した。スパッタ電圧は１２０Ｖ、装置マス
クの電位は０Ｖとなり、基板、金属マスク、ターゲット
側ともに異常放電が解消された。得られたＩＴＯ膜の抵
抗値は１２Ω／□、吸収値は３％以下で良好な膜特性が
得られた。また、第三電極の電位を７０Ｖ程度にした場
合には、スパッタ電圧が上昇し、抵抗値も上昇するため
好ましくないことがわかった。
【００３３】
【発明の効果】本発明によると、パーティクルの少ない
膜形成が可能な枚葉式スパッタ装置を用い、成膜時に異
常放電によるターゲットや基板の損傷を防止し、且つ、
基板から発生するガスの影響を防止し、基板上に金属マ
スクがある場合でも、良好な膜質のスパッタ膜を得るこ
とができ、特に低抵抗で光透過性の高いＩＴＯからなる
透明導電膜をスパッタにより製造することができる。こ
れにより、カラーフィルタ上に有機樹脂からなる保護膜
を有する基板でも該保護膜から発生するガスの影響を受
けず、低抵抗で光透過性の高いＩＴＯ膜を形成すること
が可能となり、信頼性の高い液晶素子、特に大型のカラ
ー液晶素子を作製することが可能となった。
膜形成が可能な枚葉式スパッタ装置を用い、成膜時に異
常放電によるターゲットや基板の損傷を防止し、且つ、
基板から発生するガスの影響を防止し、基板上に金属マ
スクがある場合でも、良好な膜質のスパッタ膜を得るこ
とができ、特に低抵抗で光透過性の高いＩＴＯからなる
透明導電膜をスパッタにより製造することができる。こ
れにより、カラーフィルタ上に有機樹脂からなる保護膜
を有する基板でも該保護膜から発生するガスの影響を受
けず、低抵抗で光透過性の高いＩＴＯ膜を形成すること
が可能となり、信頼性の高い液晶素子、特に大型のカラ
ー液晶素子を作製することが可能となった。
【図１】本発明に用いるスパッタ室の部分断面を模式的
に示す図である。
に示す図である。
【図２】本発明にかかる枚葉式スパッタ装置の室構成を
示す図である。
示す図である。
【図３】従来の枚葉式スパッタ装置のスパッタ室の断面
を模式的に示す図である。
を模式的に示す図である。
１１ ターゲット １２ 基板 １３ 金属マスク １４ 均熱板 １５ 支持台 １６ 突き当てピン １７ 装置マスク １８ 第三電極 １９ 排気口 ２０ ゲートバルブ ２１，２２ 搬入搬出室 ２３ 加熱室 ２４〜２６ スパッタ室 ２７ 搬送室 ２８，２９ 外部カセット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/285 Ｈ０１Ｌ 21/285 Ｓ
Claims (11)
- 【請求項１】 少なくとも、一つ以上の基板搬入搬出
室、一つ以上のスパッタ室、及び該基板搬入搬出室とス
パッタ室との間を連絡する搬送室を備えた枚葉式スパッ
タ装置を用いたスパッタ膜の製造方法において、上記ス
パッタ室内のターゲットと基板との間に、該ターゲット
及び基板とは異なる電位に制御した第三電極を設けてス
パッタを行なうことを特徴とするスパッタ膜の製造方
法。 - 【請求項２】 上記第三電極に印加される電圧が０〜６
０Ｖである請求項１記載のスパッタ膜の製造方法。 - 【請求項３】 上記スパッタが、ＤＣスパッタ、或い
は、ＤＣにＲＦを重畳した重畳スパッタである請求項１
又は２記載のスパッタ膜の製造方法。 - 【請求項４】 請求項１〜３いずれかに記載のスパッタ
膜の製造方法により製造されたことを特徴とするスパッ
タ膜。 - 【請求項５】 透明導電膜である請求項４記載のスパッ
タ膜。 - 【請求項６】 一対の電極基板間に液晶を挟持してなる
液晶素子の製造方法であって、請求項１〜３のいずれか
に記載のスパッタ膜の製造方法により透明電極を透明基
板上に形成する工程を少なくとも有することを特徴とす
る液晶素子の製造方法。 - 【請求項７】 上記透明基板上にカラーフィルタを形成
し、該カラーフィルタ上に上記透明電極を形成する請求
項６記載の液晶素子の製造方法。 - 【請求項８】 上記カラーフィルタが有機樹脂からなる
請求項７記載の液晶素子の製造方法。 - 【請求項９】 上記カラーフィルタ上に保護膜を形成
し、該保護膜上に上記透明電極を形成する請求項７記載
の液晶素子の製造方法。 - 【請求項１０】 上記保護膜が有機樹脂からなる請求項
９記載の液晶素子の製造方法。 - 【請求項１１】 請求項６〜１０のいずれかに記載の液
晶素子の製造方法により製造されたことを特徴とする液
晶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9074791A JPH10265951A (ja) | 1997-03-27 | 1997-03-27 | スパッタ膜、液晶素子及びこれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9074791A JPH10265951A (ja) | 1997-03-27 | 1997-03-27 | スパッタ膜、液晶素子及びこれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10265951A true JPH10265951A (ja) | 1998-10-06 |
Family
ID=13557479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9074791A Withdrawn JPH10265951A (ja) | 1997-03-27 | 1997-03-27 | スパッタ膜、液晶素子及びこれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10265951A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002061166A1 (fr) * | 2001-01-29 | 2002-08-08 | Nippon Sheet Glass Co., Ltd. | Dispositif de pulverisation |
| JP2007321172A (ja) * | 2006-05-30 | 2007-12-13 | Toppan Printing Co Ltd | 透明導電膜形成方法及び有機電界発光素子の製造方法 |
| JP2011012348A (ja) * | 2010-09-21 | 2011-01-20 | Dainippon Printing Co Ltd | スパッタ装置 |
-
1997
- 1997-03-27 JP JP9074791A patent/JPH10265951A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002061166A1 (fr) * | 2001-01-29 | 2002-08-08 | Nippon Sheet Glass Co., Ltd. | Dispositif de pulverisation |
| JP2007321172A (ja) * | 2006-05-30 | 2007-12-13 | Toppan Printing Co Ltd | 透明導電膜形成方法及び有機電界発光素子の製造方法 |
| JP2011012348A (ja) * | 2010-09-21 | 2011-01-20 | Dainippon Printing Co Ltd | スパッタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6471879B2 (en) | Buffer layer in flat panel display | |
| JP2845856B2 (ja) | 有機エレクトロルミネッセンス素子の製造方法 | |
| WO2017020272A1 (en) | A shadow mask for organic light emitting diode manufacture | |
| TW201402851A (zh) | 利用一預穩定電漿之製程的濺鍍方法 | |
| CN105514028A (zh) | 扩大Ti/TiN应力窗口的工艺方法 | |
| EP2093306B1 (en) | Plasma display panel manufacturing method and manufacturing device | |
| JP4473410B2 (ja) | スパッタリング装置及び成膜方法 | |
| JPH10265953A (ja) | スパッタ膜、液晶素子及びこれらの製造方法 | |
| JPH10265951A (ja) | スパッタ膜、液晶素子及びこれらの製造方法 | |
| JP2000129436A (ja) | インライン型スパッタリング装置およびスパッタリング方法 | |
| JPH11335815A (ja) | 透明導電膜付き基板および成膜装置 | |
| US20210214834A1 (en) | Shadow mask with tapered openings formed by double electroforming with reduced internal stresses | |
| JPH10265952A (ja) | スパッタ膜、液晶素子及びこれらの製造方法 | |
| JPH11131212A (ja) | 枚葉式スパッタ装置、枚葉式スパッタ方法及びスパッタ膜 | |
| JP4099328B2 (ja) | スパッタリング装置におけるパーティクル発生防止方法、スパッタリング方法、スパッタリング装置及び被覆用部材 | |
| US7999907B2 (en) | Method for producing color filter, color filter, liquid crystal display device and producing apparatus | |
| JPS62211374A (ja) | スパツタリング装置 | |
| JPH0273963A (ja) | 低温基体への薄膜形成方法 | |
| JP2002339061A (ja) | 薄膜形成方法 | |
| JPH05230651A (ja) | スパッタ成膜基板ホルダ− | |
| JPS63121653A (ja) | 透明導電膜の形成方法 | |
| JPH05331619A (ja) | 薄膜作製方法および薄膜作製装置 | |
| JP2001323370A (ja) | 透明導電膜形成方法及び該方法に用いるスパッタリング装置 | |
| JPH09143733A (ja) | スパッタ膜の製造方法およびスパッタ膜 | |
| KR20040018591A (ko) | 스퍼터링 프로세스 챔버 구조 및 이를 이용한 스퍼터링 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |