JPH10229139A - 電力半導体装置 - Google Patents

電力半導体装置

Info

Publication number
JPH10229139A
JPH10229139A JP9044784A JP4478497A JPH10229139A JP H10229139 A JPH10229139 A JP H10229139A JP 9044784 A JP9044784 A JP 9044784A JP 4478497 A JP4478497 A JP 4478497A JP H10229139 A JPH10229139 A JP H10229139A
Authority
JP
Japan
Prior art keywords
input
power semiconductor
resin
output terminals
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9044784A
Other languages
English (en)
Inventor
Sumio Fujita
純夫 藤田
Masahiro Aoyama
雅洋 青山
Seiji Tanaka
成治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP9044784A priority Critical patent/JPH10229139A/ja
Publication of JPH10229139A publication Critical patent/JPH10229139A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 電力半導体装置の入出力端子の固定構造の改
善。 【解決手段】 金属ベース1と前記金属ベース1の上に
絶縁された金属パターン7と、前記金属パターン7の上
に搭載した電力半導体チップ3と、さらに前記金属パタ
ーンの上に半田付けで固定した複数の入出力端子4と、
前記金属ベース1の上に接着剤で固定した樹脂ケース2
を有する電力半導体装置において前記樹脂ケース2に接
着剤で固定される樹脂カバー5を有する電力半導体装置
である。前記樹脂カバー5は前記複数の端子を通過させ
る入出力端子用孔10を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は金属ベースに電力半
導体チップを搭載し、樹脂ケース、複数の入出力端子を
有する電力半導体装置に関する。
【0002】
【従来の技術】従来の技術の一実施例を図4に示す。従
来の技術では金属ベース41上に金属パターン47を形
成して、電力半導体チップ46を前記金属パターン47
上に半田付けで固定して搭載し前記金属パターン47と
前記電力半導体チップ46間はワイヤボンデイング45
で接続する。前記金属パターン47にはさらに複数の入
出力端子43が半田付けで固定される。樹脂ケース42
はすべての半田付けを施し、フラックス等の洗浄後に接
着剤で金属ベース41に固定する。前記樹脂ケース42
を固定後、前記ワイヤボンデイング及び前記電力半導体
チップ46を保護するシリコンゲル48を注入する。シ
リコンゲル48を注入後、前記複数の入出力端子の先端
の固定用のエポキシ樹脂を44を注入し、熱で硬化させ
る。
【0003】
【発明が解決しようとする課題】従来の技術では前記シ
リコンゲル48の上にエポキシ樹脂44を硬化させて、
前記複数の入出力端子を固定しているために前記シリコ
ンゲル48と前記エポキシ樹脂44の間には隙間が無
い、密閉された領域に閉ざされる。電力半導体装置は動
作時、前記電力半導体チップ46の損失により温度の上
昇が起きて前記シリコンゲル48の熱膨張を起こす。前
記シリコンゲル48が熱膨張することで前記エポキシ樹
脂44及び樹脂ケース42に応力を与えて前記樹脂ケー
ス42及び前記エポキシ樹脂44を破壊する場合があ
る。さらに複数の入出力端子43の半田を破壊して前記
複数の入出力端子43の接触不良を起こす場合がある。
さらに前記エポキシ樹脂の注入と前記エポキシ樹脂の硬
化の製造工程に時間がかかる。
【0006】
【課題を解決するための手段】第一の発明は、金属ベー
スと、前記金属ベースの上には前記金属ベースと絶縁さ
れた金属パターンと、前記金属パターン上に半田付けで
固定されて、ワイヤーボンディングで配線された電力半
導体チップと、前記電力半導体チップで構成する電力回
路の入出力を構成する複数の入出力端子と、前記金属ベ
ースに固定して周囲の壁を構成する樹脂ケースと、前記
樹脂ケースに固定して前記複数の入出力端子を固定する
樹脂カバーとを具備する電力半導体装置において、前記
複数の入出力端子の貫通孔と、前記樹脂カバーを前記樹
脂ケースに取り付けると同時に前記複数の入出力端子を
前記貫通孔に通し、前記樹脂カバーと前記複数の入出力
端子同士を固定する勘合爪とを有する樹脂カバーを具備
することを特徴とする電力半導体装置である。すなわち
前記樹脂カバーに勘合爪を設けることで前記シリコンゲ
ルを注入した後に前記樹脂カバーを組み立てて前記入出
力端子を前記樹脂ケースに固定する。
【0007】第二の発明は第一の発明の電力半導体装置
において、前記複数の入出力端子を通す孔と、ファスナ
ーとを有する樹脂カバーと、前記樹脂カバーを前記樹脂
ケースに取り付けと同時に前記ファスナーが勘合するフ
ァスナー勘合孔を有する複数の入出力端子を具備する電
力半導体装置である。すなわち前記樹脂カバーに前記フ
ァスナーを設けて前記複数の入出力端子の孔に前記ファ
スナーを勘合して前記複数の入出力端子を固定し、前記
電力半導体装置をカバーして組み立てる。前記ファスナ
ーによって前記複数の入出力端子を前記樹脂ケースに固
定する。
【0008】
【発明の実施の形態】第一の発明の実施の形態を図1、
2を参照して説明する。金属ベース1と前記金属ベース
1の上に絶縁された金属パターン7と、前記金属パター
ン7の上に搭載した電力半導体チップ3と、さらに前記
金属パターンの上に半田付けで固定した複数の入出力端
子4と、前記金属ベース1の上に接着剤で固定した樹脂
ケース2を有する電力半導体装置において前記樹脂ケー
ス2に接着剤で固定される樹脂カバー5を有する電力半
導体装置である。前記樹脂カバー5は前記複数の入出力
端子を通過させる入出力端子用孔10を有する。
【0009】前記樹脂カバー5には前記入出力端子4の
両側に勘合する勘合爪6を設けて、前記複数の入出力端
子4は前記金属ベース1に垂直に立てられて半田付けで
固定される。その入出力端子4の一部分が前記金属ベー
ス1及び前記樹脂カバー5と平行になる状態に曲げら
れ、前記樹脂カバー5と平行の部分に前記勘合爪6が勘
合し、前記樹脂カバー5と前記複数の入出力端子4を固
定する。
【0010】前記樹脂ケース2は前記金属ベース1に接
着剤で固定される。前記樹脂カバー5を前記樹脂ケース
2に接着剤で固定する前に前記電力半導体チップ3の半
田付け及びフラックスの洗浄を行う。前記洗浄の後に前
記電力半導体チップの保護用のシリコンゲル9を注入す
る。前記シリコンゲル9の注入は前記複数の入出力端子
4の前記樹脂カバー5と平行の部分が埋まらない程度に
注入する。前記シリコンゲルを注入した後、前記樹脂カ
バー5を前記入出力端子用孔10を通し前記勘合爪6に
押さえつけて固定する。
【0011】第二の発明の実施の形態を図3を参照しな
がら説明する。図3(a)、(b)には第二の発明の複
数の入出力端子34の内の一つを示す。前記複数の入出
力端子34は前記金属ベース1に垂直に立てられて半田
付けで固定される。その入出力端子34の一部分が前記
金属ベース1及び前記樹脂カバー35と平行になる状態
に曲げられ、前記樹脂カバー35と平行の部分の孔37
に前記ファスナー36が勘合し、前記樹脂カバー35と
前記複数の入出力端子34を固定する。
【0016】
【発明の効果】前記樹脂カバー5に前記勘合爪6又は前
記ファスナー36を設けて前記複数の入出力端子を固定
し、前記シリコンゲル9を注入するレベルを調整し、前
記樹脂カバー5を組み立てることで、前記樹脂カバー5
に接触しない程度に前記シリコンゲル9のレベルを調整
することができる。すなわち前記樹脂カバー5と前記シ
リコンゲル9のレベルの間に空間を設けることができて
電力半導体チップ3で発熱する熱によって前記シリコン
ゲル9が熱膨張をしても前記樹脂カバー5を押し上げる
こと無く、シリコンゲル9の膨張による前記樹脂カバー
5の破損を除くことができる。また、前記エポキシ樹脂
の注入、前記エポキシ樹脂の硬化の工程が無くなり電力
半導体の製造工程が簡略化される。
【図面の簡単な説明】
【図1】本発明の実施の形態の断面図である。
【図2】本発明の実施の形態の勘合爪の断面図である。
【図3】第二の発明の実施の形態のファスナーの図面で
ある。
【図4】従来技術の一実施例の断面図である。
【符号の説明】
1、41 金属ベース 2、42 樹脂ケース 3、46 電力半導体チップ 4、43 複数の入出力端子 5、35 樹脂カバー 6 勘合爪 7、47 金属パターン 8、45 ワイヤーボンディング 9、48 シリコンゲル 10 入出力端子孔 34 入出力端子 36 ファスナー 37 入出力端子孔 38 孔

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 金属ベースと、前記金属ベースの上には
    前記金属ベースと絶縁された金属パターンと、前記金属
    パターン上に半田付けで固定されて、ワイヤーボンディ
    ングで配線された電力半導体チップと、前記電力半導体
    チップで構成する電力回路の入出力を構成する複数の入
    出力端子と、前記金属ベースに固定して周囲の壁を構成
    する樹脂ケースと、前記樹脂ケースに固定して前記複数
    の入出力端子を固定する樹脂カバーとを具備する電力半
    導体装置において、前記樹脂カバーを、前記複数の入出
    力端子が貫通する貫通孔と、前記樹脂カバーを前記樹脂
    ケースに取り付けると同時に前記複数の入出力端子を前
    記貫通孔に通し、前記樹脂カバーと前記複数の入出力端
    子同士を固定する勘合爪とを前記樹脂カバーに有するこ
    とを特徴とする電力半導体装置。
  2. 【請求項2】 金属ベースと、前記金属ベースの上には
    前記金属ベースと絶縁された金属パターンと、前記金属
    パターン上に半田付けで固定されて、ワイヤーボンディ
    ングで配線された電力半導体チップと、前記電力半導体
    チップで構成する電力回路の入出力を構成する複数の入
    出力端子と、前記金属ベースに固定して周囲の壁を構成
    する樹脂ケースと、前記樹脂ケースに固定して前記複数
    の入出力端子を固定する樹脂カバーとを具備する電力半
    導体装置において、前記樹脂カバーが前記複数の入出力
    端子を通す孔と、ファスナーとを有し、前記複数の入出
    力端子は前記樹脂カバーを前記樹脂ケースに取り付けと
    同時に前記ファスナーが勘合するファスナー勘合孔を有
    する電力半導体装置。
JP9044784A 1997-02-13 1997-02-13 電力半導体装置 Pending JPH10229139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9044784A JPH10229139A (ja) 1997-02-13 1997-02-13 電力半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9044784A JPH10229139A (ja) 1997-02-13 1997-02-13 電力半導体装置

Publications (1)

Publication Number Publication Date
JPH10229139A true JPH10229139A (ja) 1998-08-25

Family

ID=12701044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9044784A Pending JPH10229139A (ja) 1997-02-13 1997-02-13 電力半導体装置

Country Status (1)

Country Link
JP (1) JPH10229139A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277975A (ja) * 2008-05-16 2009-11-26 Toyota Industries Corp 半導体装置
CN110137092A (zh) * 2019-04-29 2019-08-16 中国电子科技集团公司第十三研究所 功率半导体器件制作方法及功率半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277975A (ja) * 2008-05-16 2009-11-26 Toyota Industries Corp 半導体装置
CN110137092A (zh) * 2019-04-29 2019-08-16 中国电子科技集团公司第十三研究所 功率半导体器件制作方法及功率半导体器件

Similar Documents

Publication Publication Date Title
JP2001015682A (ja) 樹脂封止型電子装置
JPS62202548A (ja) 半導体装置
JPH07153907A (ja) 電力用半導体モジュール
JPH10229139A (ja) 電力半導体装置
JP6645134B2 (ja) 半導体装置および半導体装置の製造方法
JPH1116937A (ja) パワー半導体モジュールの端子構造
JPH10242385A (ja) 電力用混合集積回路装置
JPH01315167A (ja) 半導体装置
JPH08204071A (ja) 半導体装置
JPH1050897A (ja) 半導体装置
JPH09129823A (ja) 半導体装置
JP2972112B2 (ja) 電力半導体装置
JP2004356494A (ja) 電子装置および圧力検出装置
JP2621722B2 (ja) 半導体装置
JPH0727639Y2 (ja) 半導体装置
JPH05267503A (ja) 半導体装置
JPS622702B2 (ja)
JP3818899B2 (ja) 複合半導体装置の製造方法
JP2004095759A (ja) 表面実装型電子部品及びその製造方法
JPH10189792A (ja) 半導体パッケージ
JP2549633Y2 (ja) パワーモジュール
JP2799831B2 (ja) 電力用半導体モジュール
JPH077100A (ja) 半導体装置
JPH04350957A (ja) 電力用半導体モジュール
JPH02246143A (ja) リードフレーム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees