CN110137092A - 功率半导体器件制作方法及功率半导体器件 - Google Patents

功率半导体器件制作方法及功率半导体器件 Download PDF

Info

Publication number
CN110137092A
CN110137092A CN201910353871.4A CN201910353871A CN110137092A CN 110137092 A CN110137092 A CN 110137092A CN 201910353871 A CN201910353871 A CN 201910353871A CN 110137092 A CN110137092 A CN 110137092A
Authority
CN
China
Prior art keywords
substrate
chip
heat sink
metal shell
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910353871.4A
Other languages
English (en)
Other versions
CN110137092B (zh
Inventor
段雪
洪求龙
银军
李明磊
黄雒光
张志国
高永辉
徐会博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201910353871.4A priority Critical patent/CN110137092B/zh
Publication of CN110137092A publication Critical patent/CN110137092A/zh
Application granted granted Critical
Publication of CN110137092B publication Critical patent/CN110137092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明适用于半导体及微电子技术领域，提供了一种功率半导体器件制作方法及功率半导体器件，包括：对基板双面金属化，其中基板正面形成三个金属化区域，并在所述基板的正面三个金属化区域表面分别粘接热沉片；将所述基板的背面粘接在金属外壳内腔底面上，并对粘接有所述基板的所述金属外壳进行烧结；设置玻璃绝缘子；在所述基板的中间位置的热沉片上粘接芯片，并对所述芯片进行烧结；电连接所述芯片与两侧热沉片；在所述芯片表面涂覆绝缘胶，并对所述金属外壳进行密封。从而形成一种具有特殊结构布局的功率半导体器件，布局合理，易于实现多芯片并联布局，键合金带操作简单，寄生电感及寄生电阻小，稳定性及可靠性均得到了很好的提升。

Description

功率半导体器件制作方法及功率半导体器件
技术领域
本发明属于半导体及微电子技术领域，尤其涉及一种功率半导体器件制作方法及功率半导体器件。
背景技术
随着GaN材料技术和加工工艺技术的快速进步，横向结构GaN肖特基功率二极管(SBD)由于其快速开关、高耐压、低正向导通电压、小导通电阻、快速恢复及散热良好的器件性能，迅速成为一种新型的高耐压电力电子整流器件。
目前采用标准GaN工艺加工制作的横向结构GaN SBD芯片为插指型、条形电极对列布局、表层镀金的芯片结构，沿用传统的功率半导体器件封装方法进行封装存在多芯片并联布局困难、键合金带或金丝操作困难且键合线过长寄生电感大、寄生电阻大等问题，影响器件开关速度、正向导通电压和导通电阻，引起功率模块损耗增大、效率降低，容易产生应用电路寄生振荡、电磁干扰加剧，造成系统效率降低并带来系统运行的稳定性和可靠性问题。
发明内容
有鉴于此，本发明实施例提供了一种功率半导体器件制作方法及功率半导体器件，以解决现有技术中传统封装方法封装的功率半导体器件多芯片布局困难、键合金带困难且键合线过长及寄生电感和寄生电容大等问题。
本发明实施例的第一方面提供了一种功率半导体器件制作方法，包括：
对基板的两面分别进行金属化，其中基板正面形成三个相互隔离的金属化区域，并在所述基板的正面三个金属化区域表面分别粘接热沉片；
将所述基板的背面粘接在金属外壳内腔底面上，并对粘接有所述基板的所述金属外壳进行烧结；
将玻璃绝缘子穿过所述金属外壳侧壁上的引线孔，固定于所述金属外壳侧壁上，并将设置在玻璃绝缘子内部的引线分别与对应的热沉片连接；
在所述基板的中间位置的热沉片上粘接芯片，并对所述芯片进行烧结；
电连接所述芯片与两侧热沉片；
在所述芯片表面涂覆绝缘胶，并对所述金属外壳进行密封。
可选的，所述基板为陶瓷基板，可由氧化铍或氮化铝形成。
可选的，所述三个金属化区域平行排列，其中中间位置的金属化区域与所述芯片相适应，两侧两个金属化区域为长条形。
可选的，所述热沉片为表面镀金的铜钼铜片。
可选的，所述电连接所述芯片与两侧热沉片，包括：在所述芯片与所述两侧热沉片之间等间距依次平行键合金带。
可选的，所述金带宽度为250μm，厚度为25μm。
可选的，所述三个金属化区域之间间隔为0.5mm～1.0mm。
可选的，所述基板与所述热沉片之间、所述热沉片与所述芯片之间及所述基板与所述金属外壳底面之间均采用涂覆纳米银膏进行粘接。
可选的，所述对粘接有所述基板的所述金属外壳进行烧结，包括：将所述粘接有所述基板的所述金属外壳在200℃～250℃的氮气气氛中烧结0.5h～1h。
可选的，所述对所述芯片进行烧结，包括：将安装有所述芯片的所述金属外壳在150℃～180℃的氮气气氛中烧结4h。
本发明实施例的第二方面提供了一种功率半导体器件，包括：
具有密闭空间的金属外壳；
基板，设置在所述金属外壳内，所述基板两面金属化，且正面形成三个相互隔离的金属化区域；
三个热沉片，分别设置在所述基板的三个金属化区域上；
芯片，设置在位于中间位置的热沉片上，且所述芯片与两侧热沉片电连接；
玻璃绝缘子，穿设在所述金属外壳侧壁引线孔中，并固定在所述金属外壳侧壁上，且设置在玻璃绝缘子内部的引线分别与对应的热沉片连接；
其中，在芯片表面涂覆有用于对芯片进行密封的绝缘胶。
本发明实施例与现有技术相比存在的有益效果是：本发明实施例，通过采用一种新的功率半导体器件制作方法，对基板进行双面金属化，其中正面形成三个金属化区域，并且在三个金属化区域分别粘接热沉片，在位于中间的热沉片上设置芯片，两侧热沉片连接引线端子，并将芯片与两侧热沉片电连接，从而形成一种具有新型结构布局的功率半导体器件，易于实现多芯片并联布局，器件内部电连接简单，寄生电感及寄生电阻小，稳定性及可靠性均得到了很好的提升。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的功率半导体器件制作方法的流程图；
图2a-图2h是本发明实施例提供的功率半导体器件制作过程示意图；
图3是本发明实施例提供的功率半导体器件的结构示意图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图和具体实施方式对本发明作进一步详细的说明。
参见图1本发明一实施例提供了一种功率半导体器件制作方法，包括以下步骤：
步骤S101，对基板的两面分别进行金属化，其中基板正面形成三个相互隔离的金属化区域，并在所述基板的正面三个金属化区域表面分别粘接热沉片。
示例性的，参见图2a和图2b，对基板302的两面分别进行金属化，其中基板正面形成三个相互隔离的金属化区域303a、303b和303c，并在所述基板302的正面三个金属化区域303a、303b和303c表面分别粘接热沉片304a、304b和304c。
一些实施例中，所述基板302可为陶瓷基板，可由氧化铍(BeO)或氮化铝(AlN)形成，导热率高，利于芯片散热。
由于传统封装方法与插指型芯片不匹配，键合过程中会出现键合线过长、不平行及交叉等问题，造成器件寄生电阻大、键合工艺操作困难及器件应用可靠性低等问题。
一些实施例中，所述基板302为双面金属化，表层镀金结构，可选用常规金属化方法溅射或蒸发后剥离对基板进行双面金属化。其中，基板背面可全部金属化，基板正面所述三个金属化区域303a、303b和303c相互绝缘、隔离、平行排列，其中中间位置的金属化区域303c与所述芯片相适应，两侧两个金属化区域303a和303b为长条形，采用该金属化布局与芯片结构特点相匹配，易于实现多芯片并联布局、键合金带操作简单、键合线短且不会出现交叉。
一些实施例中，三个金属化区域303a、303b和303c之间间隔为0.5mm～1.0mm，以满足功率半导体器件电极间高耐压绝缘要求。可以理解的，金属化区域303a、303b和303c之间的间隔可根据实际需求进行调整，以满足不同耐压能力的器件需求。
一些实施例中，热沉片304a、304b和304c可为表面镀金的铜钼铜(CMC)片。铜钼铜(CMC)封装材料是一种三明治结构的平板复合材料，它采用纯钼做芯材，双面再覆以纯铜或者弥散强化铜。其作为热沉片具有良好的导电性、导热性和抗拉强度，可保证器件在大电流导通时所有金属化区域与基板302之间具有良好的热匹配性，同时又可增大器件内部导电通路的截面积。一方面可提高器件过大电流能力，从而提高器件可靠性；另一方面可减小内部结构电连接的寄生电阻，从而降低器件的总导通电阻，达到减小器件导通损耗的目的。
步骤S102，将所述基板的背面粘接在金属外壳内腔底面上，并对粘接有所述基板的所述金属外壳进行烧结。
示例性的，参见图2c，将所述基板302的背面粘接在金属外壳301内腔底面上，并对粘接有所述基板302的所述金属外壳301进行烧结。
由于基板三个金属化区域分别粘接有热沉片，因此可同时实现热沉片与基板302、基板302与金属外壳301的烧结。
步骤S103，将玻璃绝缘子穿过所述金属外壳侧壁上的引线孔，固定于所述金属外壳侧壁上，并将设置在玻璃绝缘子内部的引线分别与对应的热沉片连接。
示例性的，参见图2d，将玻璃绝缘子307a和307b穿过所述金属外壳301侧壁上的引线孔，固定于所述金属外壳301侧壁上，并将设置在玻璃绝缘子307a和307b内部的引线分别与对应的热沉片304a和304b连接。
其中，所述玻璃绝缘子307a和307b内部设置有引线，用于作为功率半导体器件的引脚。金属外壳301侧壁上设置有引线孔，将玻璃绝缘子307a和307b穿过所述引线孔，一端在金属外壳301内，内部引线端头与对应热沉片相连，即玻璃绝缘子307a位于金属外壳301内部的一端的的引线端头与热沉片304a连接，玻璃绝缘子307b位于金属外壳301内部的一端的引线端头与热沉片304b连接，另一端在金属外壳301外，做为功率半导体器件的引脚。并将玻璃绝缘子307a和307b分别固定在所述金属外壳301侧壁上。
一些实施例中，可采用焊接工艺固定玻璃绝缘子307a和307b，例如，可采用Sn63Pb37铅锡焊料将玻璃绝缘子307a和307b焊接于金属外壳301侧壁上，然后使用助焊剂对金属外壳301内部及侧壁进行清洁。
可选的，所述玻璃绝缘子307a和307b的引线端头与热沉片通过金带点焊工艺连接。
步骤S104，在所述基板的中间位置的热沉片上粘接芯片，并对所述芯片进行烧结。
示例性的，参见图2e，在所述基板302的中间位置的热沉片304c上粘接芯片305，并对所述芯片305进行烧结。
一些实施例中，所述金属化区域303a与热沉片304a之间、所述金属化区域303b与热沉片304b之间、所述金属化区域303c与热沉片304c之间、所述基板302背面与所述金属外壳301底面之间及所述芯片305与热沉片304c之间均可采用涂覆纳米银膏进行粘接，然后采用低温烧结工艺对纳米银膏进行烧结，使之可将粘接对象紧密的粘接在一起，具有较好的粘接强度。纳米银膏具有良好的机械性能、导电及导热性能，工作温度高，可克服传统焊料互联易出孔洞及疲劳失效的缺陷，满足大功率半导体器件的需求。
可选的，所述纳米银膏厚度可以为30μm～60μm。
一个实施例中，对使用纳米银膏粘接有所述基板302的所述金属外壳301进行烧结时，可将所述金属外壳301放入烘箱中，设置温度为200℃～250℃，在氮气气氛中烧结0.5h～1h。可以理解的，所述时间和温度可根据烧结尺寸、厚度、环境温度及器件类型等进行调整。
另一个实施例中，对通过纳米银膏粘接在中间位置金属化区域304c上的芯片305进行烧结，可将所述金属外壳301放入烘箱中，设置温度为150℃～180℃，在氮气气氛中烧结4h。可以理解的，所述时间和温度可根据烧结尺寸、厚度、环境温度及器件类型等进行调整。在低温状态下实现芯片与热沉片之间的连接，可保证粘接强度，并利于提高芯片的可靠性。
步骤S105，电连接所述芯片与两侧热沉片。
传统封装方法与插指型芯片不匹配，键合过程中会出现键合线过长、不平行及交叉等问题，造成器件寄生电阻大、键合工艺操作困难及器件应用可靠性低等问题。
本发明实施例中采用一种新的结构布局，参见图2f，一些实施例中，电连接所述芯片305与两侧热沉片304a和304b可平行等间距键合。同时，传统封装方法采用键合粗铝丝的方法进行键合，而芯片305表面镀金，金铝混用可靠性低，因此本发明实施例中采用金带306键合所述芯片305与两侧热沉片304a和304b，例如，所述金带尺寸可以为宽250μm、厚25μm。芯片305和热沉片之间304a和304b平行等间距键合金带306电连接，可避免传统封装工艺金铝混用带来的问题，同时金具有低电阻、高导热性的优点，平行键合又可缩短键合线的长度，实现器件内部结构之间的低阻和低电感连接，减少器件的损耗，提高器件的效率及稳定性。
步骤S106，在所述芯片表面涂覆绝缘胶，并对所述金属外壳进行密封。
参见图2g和2h，器件内部电连接后，为了避免芯片受外界环境影响，在芯片305表面涂覆绝缘胶308，涂覆绝缘胶308的区域以完全覆盖芯片305为准，所述绝缘胶308可为例如705硅橡胶或其他耐热并可以对芯片305进行绝缘保护的介质。
一些实施例中，可采用平行缝焊对金属外壳301进行密封，实现器件的全密封，避免外界环境对器件的影响，保证器件稳定、高效的运行。
采用以上功率半导体器件制作方法，装配工艺简单易控，装配精度高，结构布局易于实现多芯片并联；同时，使用该方法制作的功率半导体器件寄生电阻和寄生电感小，可应用于电源及电能传输装置多种功率模块，减小电路寄生振荡，降低损耗，提高功率模块的稳定性、可靠性和效率，有利于电源及电能传输装置实现低损耗、高效率，从而提高系统的节能环保水平。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
参见图3，本发明一实施例提供了一种功率半导体器件300，包括：金属外壳301、基板302、三个热沉片(304a、304b和304c)、芯片305和玻璃绝缘子(307a和307b)。
其中，金属外壳301具有密闭空间；基板302，设置在所述金属外壳301内，所述基板302两面金属化，且正面形成三个相互隔离的金属化区域；三个热沉片304a、304b和304c，分别对应设置在所述基板302的三个金属化区域303a、303b和303c上；芯片305，设置在位于中间位置的热沉片304c上，并且所述芯片305与两侧热沉片304a、304b电连接；玻璃绝缘子(307a和307b)穿设在所述金属外壳301侧壁引线孔中，并固定在所述金属外壳301侧壁上，且设置在玻璃绝缘子(307a和307b)内部的引线分别与对应的热沉片连接；在芯片305表面涂覆有用于对芯片305进行密封的绝缘胶308。
上述功率半导体器件300结构布局易于实现多芯片并联，键合简单，寄生电阻和寄生电感小，器件性能和稳定性较好。
一个实施例中，所述基板302可为陶瓷基板，可由氧化铍(BeO)或氮化铝(AlN)形成，导热率高，利于芯片散热。
一个实施例中，基板302表面镀金，基板302背面可全部金属化，基板正面所述三个金属化区域303a、303b和303c相互绝缘、隔离、平行排列，其中中间位置的金属化区域303c与所述芯片相适应，两侧两个金属化区域303a和303b为长条形，采用该金属化布局与芯片结构特点相匹配，易于实现多芯片并联布局、键合金带操作简单、键合线短且不会出现交叉。可选的，三个金属化区域之间间隔为0.5mm～1.0mm，可以理解的，间隔可根据实际需求进行调整，以满足不同耐压能力的器件需求。
一些实施例中，所述三个热沉片304a、304b和304c可为表面镀金的铜钼铜(CMC)，可保证器件在大电流导通时所有金属化区域与基板之间具有良好的热匹配性，同时又可增大器件内部导电通路的截面积。一方面可提高器件过大电流能力，从而提高器件可靠性；另一方面可减小内部结构电连接的寄生电阻，从而降低器件的总导通电阻，达到减小器件导通损耗的目的。同时，CMC片表面镀金，利于键合金带及粘接芯片。
一些实施例中，可通过平行等间距键合金带306电连接所述芯片305和两侧热沉片304a、304b，实现器件内部低电阻、低电感连接。可选的，所述金带306宽度可为250μm，厚度可为25μm。
玻璃绝缘子307a和307b，作为功率半导体器件300的引脚，内部设有导电引线。玻璃绝缘子307a和307b穿设在所述金属外壳301侧壁引线孔中，一端位于金属外壳301内部，一端位于金属外壳301外部。其中，玻璃绝缘子307a和307b位于金属外壳301内部的一端的引线端头各自与对应的热沉片连接，即307a位于金属外壳内部的一端引线端头与热沉片304a连接，307b位于金属外壳内部的一端引线端头与热沉片304b连接；同时，玻璃绝缘子307a和307b位于金属外壳301外部的一端作为外部引脚，由此将器件内部电信号引出，从而实现功率半导体器件300与外部器件的连接。
本实施例中，涂覆绝缘胶308的区域以完全覆盖芯片305为准，所述绝缘胶308可为例如705硅橡胶或其他耐热并可以对芯片305进行绝缘保护的介质，用于将芯片305与外界环境隔离，避免芯片305受外界环境影响。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (11)

1.一种功率半导体器件制作方法，其特征在于，包括：
对基板的两面分别进行金属化，其中基板正面形成三个相互隔离的金属化区域，并在所述基板的正面三个金属化区域表面分别粘接热沉片；
将所述基板的背面粘接在金属外壳内腔底面上，并对粘接有所述基板的所述金属外壳进行烧结；
将玻璃绝缘子穿过所述金属外壳侧壁上的引线孔，固定于所述金属外壳侧壁上，并将设置在玻璃绝缘子内部的引线分别与对应的热沉片连接；
在所述基板的中间位置的热沉片上粘接芯片，并对所述芯片进行烧结；
电连接所述芯片与两侧热沉片；
在所述芯片表面涂覆绝缘胶，并对所述金属外壳进行密封。
2.如权利要求1所述的功率半导体器件制作方法，其特征在于，所述基板为陶瓷基板，可由氧化铍或氮化铝形成。
3.如权利要求1所述的功率半导体器件制作方法，其特征在于，所述三个金属化区域平行排列，其中中间位置的金属化区域与所述芯片相适应，两侧两个金属化区域为长条形。
4.如权利要求1所述的功率半导体器件制作方法，其特征在于，所述热沉片为表面镀金的铜钼铜片。
5.如权利要求1所述的功率半导体器件制作方法，其特征在于，所述电连接所述芯片与两侧热沉片，包括：在所述芯片与所述两侧热沉片之间等间距依次平行键合金带。
6.如权利要求5所述的功率半导体器件制作方法，其特征在于，所述金带宽度为250μm，厚度为25μm。
7.如权利要求1所述的功率半导体器件制作方法，其特征在于，所述三个金属化区域之间间隔为0.5mm～1.0mm。
8.如权利要求1所述的功率半导体器件制作方法，其特征在于，所述基板与所述热沉片之间、所述热沉片与所述芯片之间及所述基板与所述金属外壳底面之间均采用涂覆纳米银膏进行粘接。
9.如权利要求8所述的功率半导体器件制作方法，其特征在于，所述对粘接有所述基板的所述金属外壳进行烧结，包括：将所述粘接有所述基板的所述金属外壳在200℃～250℃的氮气气氛中烧结0.5h～1h。
10.如权利要求8所述的功率半导体器件制作方法，其特征在于，所述对所述芯片进行烧结，包括：将安装有所述芯片的所述金属外壳在150℃～180℃的氮气气氛中烧结4h。
11.一种功率半导体器件，其特征在于，包括：
具有密闭空间的金属外壳；
基板，设置在所述金属外壳内，所述基板两面金属化，且正面形成三个相互隔离的金属化区域；
三个热沉片，分别设置在所述基板的三个金属化区域上；
芯片，设置在位于中间位置的热沉片上，且所述芯片与两侧热沉片电连接；
玻璃绝缘子，穿设在所述金属外壳侧壁引线孔中，并固定在所述金属外壳侧壁上，且设置在玻璃绝缘子内部的引线分别与对应的热沉片连接；
其中，在芯片表面涂覆有用于对芯片进行密封的绝缘胶。
CN201910353871.4A 2019-04-29 2019-04-29 功率半导体器件制作方法及功率半导体器件 Active CN110137092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910353871.4A CN110137092B (zh) 2019-04-29 2019-04-29 功率半导体器件制作方法及功率半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910353871.4A CN110137092B (zh) 2019-04-29 2019-04-29 功率半导体器件制作方法及功率半导体器件

Publications (2)

Publication Number Publication Date
CN110137092A true CN110137092A (zh) 2019-08-16
CN110137092B CN110137092B (zh) 2020-11-24

Family

ID=67575497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910353871.4A Active CN110137092B (zh) 2019-04-29 2019-04-29 功率半导体器件制作方法及功率半导体器件

Country Status (1)

Country Link
CN (1) CN110137092B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229139A (ja) * 1997-02-13 1998-08-25 Sansha Electric Mfg Co Ltd 電力半導体装置
WO2006119485A2 (en) * 2005-05-03 2006-11-09 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
CN105981167A (zh) * 2014-08-12 2016-09-28 富士电机株式会社 半导体装置
CN207183253U (zh) * 2017-09-11 2018-04-03 深圳市国王科技有限公司 反向阻断晶闸管
US10597526B2 (en) * 2016-03-22 2020-03-24 Fuji Electric Co., Ltd. Resin composition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229139A (ja) * 1997-02-13 1998-08-25 Sansha Electric Mfg Co Ltd 電力半導体装置
WO2006119485A2 (en) * 2005-05-03 2006-11-09 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
CN105981167A (zh) * 2014-08-12 2016-09-28 富士电机株式会社 半导体装置
US10597526B2 (en) * 2016-03-22 2020-03-24 Fuji Electric Co., Ltd. Resin composition
CN207183253U (zh) * 2017-09-11 2018-04-03 深圳市国王科技有限公司 反向阻断晶闸管

Also Published As

Publication number Publication date
CN110137092B (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
WO2018227655A1 (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
US7880285B2 (en) Semiconductor device comprising a semiconductor chip stack and method for producing the same
EP3157053B1 (en) Power module
CN102593081A (zh) 包括散热器的半导体器件
CN109168320B (zh) 半导体装置
JP6299407B2 (ja) パワー半導体モジュール及びその製造方法
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
TWI236741B (en) Chip package and substrate
TW201216382A (en) Power module
CN102244189A (zh) 一种陶瓷基板集成封装的led
CN110137092A (zh) 功率半导体器件制作方法及功率半导体器件
CN212587507U (zh) 采用多芯片堆叠结构的功率分立器件
CN215815842U (zh) 可提高模块安装可靠性的双面冷却功率模块
CN203491305U (zh) 电子元件
KR101074550B1 (ko) 파워 모듈 및 그의 제조 방법
CN113540017A (zh) 一种igbt模块封装结构及其制作方法
CN112736042A (zh) 一种双面水冷式功率模块
CN217641315U (zh) 一种功率模块用基板
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
JP4005937B2 (ja) 熱電モジュールのパッケージ
CN214797383U (zh) 双面水冷式功率模块
CN112086372B (zh) 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法
CN217933787U (zh) 一种大功率整流器件
CN116705726B (zh) 一种免焊模块封装结构及其双面散热模块封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant