JP6299407B2 - パワー半導体モジュール及びその製造方法 - Google Patents
パワー半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP6299407B2 JP6299407B2 JP2014100206A JP2014100206A JP6299407B2 JP 6299407 B2 JP6299407 B2 JP 6299407B2 JP 2014100206 A JP2014100206 A JP 2014100206A JP 2014100206 A JP2014100206 A JP 2014100206A JP 6299407 B2 JP6299407 B2 JP 6299407B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- power semiconductor
- dimensional
- semiconductor module
- insulating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、本発明の第1実施形態に係るパワー半導体モジュールの構成を示す要部断面図である。図1に示すように、本実施形態に係るパワー半導体モジュール2000は、絶縁配線基板11と、該絶縁配線基板11に実装されるパワー半導体チップ15、及び絶縁配線基板11の下面に設けられる放熱器17を備えている。
次に、第1実施形態に係るパワー半導体モジュール2000の製造方法について説明する。
次に、第1実施形態に係るパワー半導体モジュール2000の効果を説明する。初めに、比較例として、2次元超伝熱導体を使用しない表面導体を有するパワー半導体モジュールについて説明する。図9は、比較例に係るパワー半導体モジュール1000の構成を示す要部断面図である。該パワー半導体モジュール1000は、絶縁配線基板101と、該絶縁配線基板101に実装されるパワー半導体チップ105、及び絶縁配線基板101の下面に設けられる放熱器107を備えている。
次に、本発明の第2実施形態について説明する。図4は、第2実施形態に係るパワー半導体モジュール3000の構成を示す要部断面図である。なお、図4において、前述した図1と同一部分には同一符号を付して構成説明を省略する。
次に、第2実施形態に係るパワー半導体モジュール3000の製造方法について説明する。初めに、第1工程として、活性金属接合法を用いて、絶縁板12の表面と裏面にそれぞれ所定の形状に加工した2次元超伝熱導体の表面導体13S、13D、及び2次元超伝熱導体の裏面導体14’を接合する。但し、この時点では表面導体13S、13D、及び裏面導体14’の表面には、めっき(Ni:Pめっき)は未だ施されてなく、蒸着膜(Ti/Ni積層膜等)だけが被覆されている。次いで、絶縁板12に接合した表面導体13S、13D、及び裏面導体14’の表面に、めっき(例えば、Ni:P無電解めっき)を5[μm]程度施し、絶縁配線基板11’を形成する。第2工程、第3工程は、前述した第1実施形態で示した第2工程、第3工程と同一であるので、説明を省略する。
次に、第2実施形態に係るパワー半導体モジュール3000の効果を説明する。第2実施形態では、前述した第1実施形態に係るパワー半導体モジュール2000に加えて、絶縁板12の裏面に2次元超伝熱導体で形成された裏面導体14’が設けられている。従って、パワー半導体チップ15から絶縁板12に伝達された熱が、より小さい熱抵抗で放熱器17に伝達されることになる。従って、パワー半導体チップ15にて発せられる熱を効率よく放熱器17に伝達することができる。
次に、本発明の第3実施形態について説明する。前述した第1、第2実施形態の表面導体及び裏面導体として使用した2次元超伝熱グラファイトは、伝熱特性が優れている反面、CuやAl等の良電導金属と対比して電気抵抗が大きい。従って、電気抵抗を減少させたい場合には、2次元超伝熱グラファイトの厚みを厚くしたり、Ni−Pめっきの厚みを厚くしたりする方策を取る必要がある。第3実施形態では、電気抵抗を低減させたパワー半導体モジュールを提供する。
次に、第3実施形態に係るパワー半導体モジュール4000の製造方法について説明する。初めに、第1工程として、第1の蝋材を使った活性金属接合法を用いて、所定の形状に加工した2次元超伝熱グラファイト層13-1と、低抵抗金属板13-2(ここではCu板とする)を接合して、低抵抗2次元超伝熱表面導体13S”、13D”及び裏面導体14”の前駆体を形成する。また、活性金属接合法の代わりに、溶射法を用いて低抵抗金属層(例えば、Cu層)を形成する場合はこの工程で溶射を行う。
次に、第3実施形態に係るパワー半導体モジュール4000の効果について説明する。第3実施形態では、図6に示すように、絶縁板12の表面に低抵抗2次元超伝熱表面導体13D”、13S”を設け、絶縁板12の裏面に低抵抗2次元超伝熱裏面導体14”を設けている。従って、前述した第2実施形態と同様に、絶縁配線基板11”の熱抵抗を低減でき、パワー半導体チップ15にて発せられる熱を効率よく放熱器17に伝達することができるという効果を達成できる。
次に、本発明の第4実施形態について説明する。図7は、第4実施形態に係るパワー半導体モジュール5000の構成を示す要部断面図である。第4実施形態では、前述した第3実施形態と対比して、低抵抗2次元超伝熱表面導体13D”に設けられる低抵抗金属板13-2’の構成が相違している。具体的には、第4実施形態では、ボンディングワイヤ16の下方領域となる部分に、低抵抗金属板13-2’が存在していない。つまり、低抵抗金属板13-2’は、電気抵抗を低減するために設けられているものであるから、ボンディングワイヤ16の下方領域となる部分は不要であり、第4実施形態では、この部分には低抵抗金属板13-2’を設けていない。
次に、第4実施形態に係るパワー半導体モジュール5000の効果を説明する。第4実施形態に係るパワー半導体モジュール5000は、前述した第3実施形態と同様に、絶縁配線基板11”の表面、及び裏面にそれぞれ、13S”、13D”及び14”を備えているので、絶縁配線基板11”の熱抵抗を低減できるという効果を達成することができる。
次に、本発明の第5実施形態について説明する。図8(a)は、第5実施形態に係るパワー半導体モジュール6000の構成を示す要部断面図、図8(b)は、回路図である。第5実施形態に係るパワー半導体モジュール6000は、図8(b)に示すハーフブリッジ回路、即ち、2個の半導体スイッチを直列接続した回路を構成している。大規模な誘導性負荷を制御する電力変換器の主回路には、このハーフブリッジ回路を構成するパワー半導体モジュールが広く用いられている。
12 絶縁板
13−1 2次元超伝熱グラファイト層
13−2 低抵抗金属板
13−2’ 低抵抗金属板
13B 2次元超伝熱ブリッジ出力表面導体
13N N極表面導体
13P P極表面導体
13S、13D 2次元超伝熱表面導体
14 2次元超伝熱裏面導体
14’ 裏面導体
15 パワー半導体チップ
15H パワー半導体チップ
15L パワー半導体チップ
16 ボンディングワイヤ
16H ボンディングワイヤ
16L ボンディングワイヤ
17 放熱器
18B ブリッジ出力リード端子
18N N極リード端子
18P P極リード端子
2000、3000、4000、5000、6000 パワー半導体モジュール
Claims (13)
- 絶縁板と、
前記絶縁板の一の主面に設けられ、板状の2次元超伝熱導体からなる表面導体と、
前記表面導体の表面に実装されるパワー半導体チップと、
前記絶縁板の他の主面に設けられ、板状の2次元超伝熱導体からなる裏面導体と、
前記裏面導体の、前記絶縁板とは反対側の面に直接的または間接的に接して、前記絶縁板にて生じた熱を放熱する放熱器と、を備え、
前記表面導体として用いる2次元超伝熱導体、及び前記裏面導体として用いる2次元超伝熱導体は、それぞれの成長軸が互いに直交するように配置されたこと
を特徴とするパワー半導体モジュール。 - 前記パワー半導体チップは、前記表面導体の中央に配置されることを特徴とする請求項1に記載のパワー半導体モジュール。
- 前記表面導体として用いる2次元超伝熱導体、及び裏面導体として用いる2次元超伝熱導体のうちの少なくとも一方は、成長軸に対して垂直な面に1000[W/mK]以上の熱伝導度を有する2次元超伝熱グラファイトを、前記成長軸に水平にスライスして得た薄板を主材料としてなることを特徴とする請求項1または2に記載のパワー半導体モジュール。
- 前記表面導体として用いる2次元超伝熱導体、及び裏面導体として用いる2次元超伝熱導体のうちの少なくとも一方は、表面がはんだ付け可能な金属めっきでメタライズした板状2次元超伝熱グラファイトで構成されることを特徴とする請求項1〜3のいずれか1項に記載のパワー半導体モジュール。
- 前記表面導体として用いる2次元超伝熱導体、及び裏面導体として用いる2次元超伝熱導体のうちの少なくとも一方は、板状の2次元超伝熱グラファイトの表面に低抵抗金属層を積層してなることを特徴とする請求項1〜4のいずれか1項に記載のパワー半導体モジュール。
- 前記低抵抗金属層の厚みは0.3〜1[mm]の範囲であることを特徴とする請求項5に記載のパワー半導体モジュール。
- 前記低抵抗金属層の表面は、はんだ付け可能な金属でめっきされていることを特徴とする請求項5または6に記載のパワー半導体モジュール。
- 前記低抵抗金属層は、前記表面導体の、主電流の経路となる領域にのみ配設されることを特徴とする請求項5〜7のいずれか1項に記載のパワー半導体モジュール。
- 前記絶縁板の一の主面には、2以上の表面導体が設けられ、一の表面導体には、第1のパワー半導体チップが搭載され、他の表面導体には、第2のパワー半導体チップが搭載され、前記第1のパワー半導体チップと第2のパワー半導体チップにてハーフブリッジ回路を構成すること
を特徴とする請求項1に記載のパワー半導体モジュール。 - 絶縁板の一の主面に活性金属接合法にて2次元超伝熱導体からなる表面導体を接合する工程と、
前記絶縁板の他の主面に、活性金属接合法にて、前記表面導体とは成長軸が直交する方向に、2次元超伝熱導体からなる裏面導体を接合する工程と、
前記表面導体、及び裏面導体の表面にはんだ付け可能なめっき金属膜を被覆する工程と、
前記表面導体の表面にパワー半導体チップをはんだ付けする工程と、
前記裏面導体の、前記絶縁板とは反対側の面に直接的或いは間接的に放熱器をはんだ付けする工程と、
を備えたことを特徴とするパワー半導体モジュールの製造方法。 - 前記表面導体を接合する工程は、
絶縁板の一の主面に活性金属接合法にて2次元超伝熱グラファイトを接合する工程と、
前記2次元超伝熱グラファイトの表面に低抵抗金属層を形成する工程と、からなることを特徴とする請求項10に記載のパワー半導体モジュールの製造方法。 - 前記2次元超伝熱グラファイトの表面に低抵抗金属層を形成する工程は、
前記2次元超伝熱グラファイトの表面に前記低抵抗金属層を、活性金属接合法で接合することにより行われることを特徴とする請求項11に記載のパワー半導体モジュールの製造方法。 - 前記2次元超伝熱グラファイトの表面に低抵抗金属層を形成する工程は、
前記2次元超伝熱グラファイトの表面に低抵抗金属を溶射法で堆積することによって行われることを特徴とする請求項11に記載のパワー半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014100206A JP6299407B2 (ja) | 2014-05-14 | 2014-05-14 | パワー半導体モジュール及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014100206A JP6299407B2 (ja) | 2014-05-14 | 2014-05-14 | パワー半導体モジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015220239A JP2015220239A (ja) | 2015-12-07 |
JP6299407B2 true JP6299407B2 (ja) | 2018-03-28 |
Family
ID=54779424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014100206A Active JP6299407B2 (ja) | 2014-05-14 | 2014-05-14 | パワー半導体モジュール及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6299407B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020091008A1 (ja) | 2018-10-31 | 2020-05-07 | 三菱マテリアル株式会社 | 金属層付き炭素質部材、及び、熱伝導板 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11367669B2 (en) | 2016-11-21 | 2022-06-21 | Rohm Co., Ltd. | Power module and fabrication method of the same, graphite plate, and power supply equipment |
JP7025181B2 (ja) * | 2016-11-21 | 2022-02-24 | ローム株式会社 | パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置 |
JP6873791B2 (ja) * | 2017-03-31 | 2021-05-19 | ローム株式会社 | パワーモジュールおよびその製造方法 |
US11382215B2 (en) | 2017-09-28 | 2022-07-05 | Kyocera Corporation | Electronic element mounting substrate and electronic device |
JP7562012B2 (ja) | 2021-10-25 | 2024-10-04 | 三菱電機株式会社 | 半導体装置、電力変換装置、および半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3673436B2 (ja) * | 1998-11-11 | 2005-07-20 | 東炭化工株式会社 | 炭素基金属複合材料およびその製造方法 |
JP2000164777A (ja) * | 1998-11-27 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US7351360B2 (en) * | 2004-11-12 | 2008-04-01 | International Business Machines Corporation | Self orienting micro plates of thermally conducting material as component in thermal paste or adhesive |
JP2006196593A (ja) * | 2005-01-12 | 2006-07-27 | Sumitomo Electric Ind Ltd | 半導体装置およびヒートシンク |
JP2006241333A (ja) * | 2005-03-04 | 2006-09-14 | Nitta Ind Corp | 熱伝導性組成物および熱伝導性シート |
JP2009004666A (ja) * | 2007-06-25 | 2009-01-08 | Hitachi Ltd | パワー半導体モジュールおよびその製造方法 |
JP5748487B2 (ja) * | 2010-01-27 | 2015-07-15 | 京セラ株式会社 | 回路基板およびこれを用いた電子装置 |
JP2011258755A (ja) * | 2010-06-09 | 2011-12-22 | Denso Corp | 熱拡散体および発熱体の冷却装置 |
JP5621698B2 (ja) * | 2011-04-08 | 2014-11-12 | 株式会社日本自動車部品総合研究所 | 発熱体モジュール及びその製造方法 |
-
2014
- 2014-05-14 JP JP2014100206A patent/JP6299407B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020091008A1 (ja) | 2018-10-31 | 2020-05-07 | 三菱マテリアル株式会社 | 金属層付き炭素質部材、及び、熱伝導板 |
KR20210084456A (ko) | 2018-10-31 | 2021-07-07 | 미쓰비시 마테리알 가부시키가이샤 | 금속층 형성 탄소질 부재, 및, 열전도판 |
Also Published As
Publication number | Publication date |
---|---|
JP2015220239A (ja) | 2015-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6299407B2 (ja) | パワー半導体モジュール及びその製造方法 | |
CN102593081B (zh) | 包括散热器的半导体器件 | |
CN108133915B (zh) | 功率器件内置且双面散热的功率模组及其制备方法 | |
JP5572678B2 (ja) | クラッド型ベースプレートを含む半導体装置 | |
JP6300236B2 (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 | |
JP6199397B2 (ja) | 半導体装置およびその製造方法 | |
US9337163B2 (en) | Low profile surface mount package with isolated tab | |
JP5965687B2 (ja) | パワー半導体モジュール | |
TW200818418A (en) | Semiconductor die package including stacked dice and heat sink structures | |
CN108604768A (zh) | 半导体激光器装置及其制造方法 | |
JP2008258547A (ja) | 半導体装置およびその製造方法 | |
JP2006269966A (ja) | 配線基板およびその製造方法 | |
JP4244760B2 (ja) | 半導体装置 | |
WO2014021077A1 (ja) | 多層基板および多層基板を用いたパワーモジュール | |
JP2018064362A (ja) | 半導体装置 | |
CN111524814B (zh) | 一种功率器件高可靠高密度集成结构的制备方法 | |
JP2008147307A (ja) | 回路基板およびこれを用いた半導体モジュール | |
JP6686467B2 (ja) | 電子部品放熱構造 | |
JP2016174034A (ja) | 半導体パワーモジュール | |
JP7221401B2 (ja) | 電気回路基板及びパワーモジュール | |
JP6540587B2 (ja) | パワーモジュール | |
JP5971543B2 (ja) | 半導体モジュール、及び半導体チップ実装方法 | |
KR101897304B1 (ko) | 파워 모듈 | |
JP2003092383A (ja) | パワー半導体装置およびそのヒートシンク | |
JP6819385B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180212 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6299407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |