JP2015220239A - パワー半導体モジュール及びその製造方法 - Google Patents

パワー半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2015220239A
JP2015220239A JP2014100206A JP2014100206A JP2015220239A JP 2015220239 A JP2015220239 A JP 2015220239A JP 2014100206 A JP2014100206 A JP 2014100206A JP 2014100206 A JP2014100206 A JP 2014100206A JP 2015220239 A JP2015220239 A JP 2015220239A
Authority
JP
Japan
Prior art keywords
conductor
power semiconductor
dimensional
semiconductor module
insulating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014100206A
Other languages
English (en)
Other versions
JP6299407B2 (ja
Inventor
智 谷本
Satoshi Tanimoto
谷本  智
雅裕 塚本
Masahiro Tsukamoto
雅裕 塚本
Original Assignee
日産自動車株式会社
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日産自動車株式会社, Nissan Motor Co Ltd filed Critical 日産自動車株式会社
Priority to JP2014100206A priority Critical patent/JP6299407B2/ja
Publication of JP2015220239A publication Critical patent/JP2015220239A/ja
Application granted granted Critical
Publication of JP6299407B2 publication Critical patent/JP6299407B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】絶縁配線基板から放熱器に至るまでの熱抵抗を小さくし、パワー半導体チップの最大許容電力損失を大きく設定することが可能なパワー半導体モジュール及びその製造方法を提供する。【解決手段】絶縁板12と、絶縁板12の表面に設けられ、板状の2次元超伝熱導体からなる表面導体13D、13Sと、表面導体13Dの表面に実装されるパワー半導体チップ15を備える。更に、絶縁板12の裏面に直接的または間接的に接して、絶縁板12にて生じた熱を放熱する放熱器17を有する。このような構成により、パワー半導体チップ15より発せられる熱は、2次元超伝熱導体による熱拡散作用により、該パワー半導体チップと表面導体との接触面積に比べて極めて広い面積に拡がる。従って、絶縁配線基板から放熱器に至るまでの熱抵抗を小さくできる。【選択図】 図1

Description

本発明は、高い伝熱性を有する絶縁配線基板を備えたパワー半導体モジュール及びその製造方法に関する。
例えば、特許文献1に開示されているように、絶縁板の片面、或いは両面に金属板を張り付けた構成の絶縁配線基板の上に1つ以上のパワー半導体チップをはんだ等で接合させた構造を基本構造とするパワー半導体モジュールが知られている。
このようなパワー半導体モジュールは、絶縁板の一方の面に、直接接合法や活性金属接合法等の方法を用いて表面導体を接合し、該表面導体の表面にパワー半導体チップをはんだ等で接合している。また、絶縁配線基板の他方の面に、直接接合法や活性金属接合法等の方法を用いて裏面導体を接合し、該裏面導体にはんだ等により放熱器が固着されている。従って、パワー半導体チップにて生じる熱は、表面導体と絶縁板と裏面導体からなる絶縁配線基板を介して放熱器に伝達されることになる。
特開2008−270353号
しかしながら、従来におけるパワー半導体モジュールでは、絶縁配線基板から放熱器に至るまでの熱抵抗が高くなり、パワー半導体モジュールの最大許容電力損失を大きく設定することができないという問題があった。
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、絶縁配線基板から放熱器に至るまでの熱抵抗を小さくし、パワー半導体チップの最大許容電力損失を大きく設定することが可能なパワー半導体モジュール及びその製造方法を提供することにある。
上記目的を達成するため、本願発明に係るパワー半導体モジュールは、絶縁板の一の主面に設けられ、板状の2次元超伝熱導体からなる表面導体と、この表面導体の表面に実装されるパワー半導体チップと、絶縁板の他の主面に直接的または間接的に接して、絶縁板にて生じた熱を放熱する放熱器とを備える。
また、本願発明にかかるパワー半導体モジュールの製造方法は、絶縁板の一の主面に2次元超伝熱導体からなる表面導体を接合し、表面導体の表面にはんだ付け可能なめっき金属膜を被覆し、表面導体の表面にパワー半導体チップをはんだ付けし、絶縁板の他の主面に、直接的或いは間接的に放熱器をはんだ付けする。
本願発明では、パワー半導体チップより発せられる熱は、2次元超伝熱導体による熱拡散作用により、該パワー半導体チップと表面導体との接触面積に比べて極めて広い面積に拡がる。従って、絶縁配線基板から放熱器に至るまでの熱抵抗を小さくし、パワー半導体チップの最大許容電力損失を大きく設定することが可能となる。
本発明の第1実施形態に係るパワー半導体モジュールの要部断面図である。 本発明の第1実施形態に係るパワー半導体モジュールの効果を、比較例と対比して説明する図である。 本発明の第1実施形態に係るパワー半導体モジュールの効果を説明する図である。 本発明の第2実施形態に係るパワー半導体モジュールの要部断面図である。 本発明の第2実施形態に係るパワー半導体モジュールの効果を説明する図である。 本発明の第3実施形態に係るパワー半導体モジュールの要部断面図である。 本発明の第4実施形態に係るパワー半導体モジュールの要部断面図である。 本発明の第5実施形態に係るパワー半導体モジュールの要部断面図である。 比較例に係るパワー半導体モジュールの要部断面図である。
以下、本発明の実施形態を図面に基づいて説明する。なお、以下に示す各実施形態では、理解を促進するために、各図に示す厚み方向の寸法を誇張して記載している。即ち、横方向の寸法と縦方向の寸法の比率は実物と一致していない。また、以下に示す各実施形態では、1個または2個のパワー半導体チップを備えたパワー半導体モジュールを例に挙げて説明するが、本発明はこれに限定されず、3個以上のパワー半導体チップを設けることも可能である。
[第1実施形態の説明]
図1は、本発明の第1実施形態に係るパワー半導体モジュールの構成を示す要部断面図である。図1に示すように、本実施形態に係るパワー半導体モジュール2000は、絶縁配線基板11と、該絶縁配線基板11に実装されるパワー半導体チップ15、及び絶縁配線基板11の下面に設けられる放熱器17を備えている。
絶縁配線基板11は、絶縁板12と、該絶縁板12の表面に接合され2次元超伝熱導体で形成された表面導体13S及び13Dと、絶縁板12の裏面に接合された裏面導体14から構成されている。絶縁板12は、例えば、SiNやAlN、アルミナやその他のセラミック板で形成される。裏面導体14は、例えば、CuやAl等の平板から構成されている。なお、接合層は、図示を省略している。また、図1では、絶縁配線基板11が裏面導体14を有する構成を示しているが、裏面導体14を有しない絶縁配線基板11を用いることも可能である。
パワー半導体チップ15は、表面導体13Dの上面にはんだ等で接合されている。接合層は図示を省略している。パワー半導体チップ15は、どのような種類、材料のものであってもよい。該パワー半導体チップ15は、パワー半導体チップ15の水平伝熱面積を大きくするために、表面導体13Dの略中央に配置することが望ましい。
パワー半導体チップ15の表面電極と表面導体13Sを接続する接続手段として、ボンディングワイヤ16が設けられている。接続手段は、ボンディングワイヤ以外に、ボンディングリボンやクリップリード等を用いることも可能である。なお、発熱源としてのパワー半導体チップ15を搭載しない表面導体13Sは、2次元超伝熱導体である必要はなく、裏面導体14のように通常の金属電極であってもよい。
放熱器17は、絶縁配線基板11の下面、即ち裏面導体14に、はんだ等により固着されている。即ち、放熱器17は、絶縁板12に間接的に接している。なお、裏面導体14を固着せずに、放熱グリースで軟接着するようにしてもよい。但し、この場合は絶縁配線基板11を支持するための支持手段が別途必要になる。また、放熱器17は、CuやAl、CuMo合金、或いはAlSiC合金、Cu/Mo/Cu積層材等の平板またはフィン付き平板、液冷ジャケット付き平板等で構成される。
また、図1では、絶縁板12に対して間接的に放熱器17が接する例を示しているが、絶縁配線基板11が裏面導体14を備えない場合には、絶縁板12と放熱器17が直接的に接することになる。即ち、放熱器17は、絶縁板12に対して直接的または間接的に接している。
次に、本発明の特徴的な構成要件である2次元超伝熱導体で形成される表面導体13S、13Dの構造について詳細に説明する。第1実施形態に係る表面導体13S、13Dの主原料は、2次元超伝熱グラファイトである。2次元超伝熱グラファイトは、2次元結晶であるグラフェン単層が成長軸方向に幾層も堆積した特殊なグラファイトであって、成長軸(これを、z軸とする)と垂直な方向(x−y平面)に極めて大きな熱伝導度を有する。具体的には、1000[W/mK](ワット/メートル・ケルビン)を超える熱伝導度を有する。これと同時に、2次元超伝熱グラファイトは、導電体としての特性を有する。昨今において、熱分解気相成長法による製造方法が確立したことにより、2次元超伝熱グラファイトを容易に入手することが可能となった。
第1実施形態に係るパワー半導体モジュール2000に使用する2次元超伝熱導体で形成される表面導体13S、13Dは、上記の2次元超伝熱グラファイトをz軸に平行にスライスしてできた薄い板(例えば、厚み0.3〜2mm)の表面を、パワー半導体チップ15をはんだ付けできるようにメタライズして形成したものである(後述する第2〜第5実施形態についても同様)。即ち、表面導体として用いる2次元超伝熱導体は、表面がはんだ付け可能な金属めっきでメタライズした板状2次元超伝熱グラファイトで構成されている。
ここでは、説明の便宜上図1に示すように、スライスしてできた薄い板の主面をx−z平面、主面に垂直な方向をy軸と定義する。このように方向を定義すると、図1に示す表面導体13Dの断面はx−y平面となる。メタライズの一例として、TiとNiを連続蒸着したTi/Ni積層膜の上に、Ni:Pめっきを厚み5[μm]程度被覆する構成が挙げられる。Ti/Ni積層膜の他に、Ti/NiCr積層膜、或いは、Ti/Pt膜とすることもできる。Ni:Pめっきの他に、Ni:Bめっき、或いは、Ptめっきとすることもできる。
[第1実施形態の製造方法]
次に、第1実施形態に係るパワー半導体モジュール2000の製造方法について説明する。
初めに、第1工程として、活性金属接合法を用いて、絶縁板12の表面(一の主面)に所定の形状に加工した2次元超伝熱導体で形成された表面導体13S、13Dを接合する。更に、絶縁板の裏面(他の主面)に、例えばCuで形成された裏面導体14を接合する。但し、この時点では表面導体13S、13Dの表面のめっき(Ni:Pめっき)は、未だ施されていないものとする。次いで、絶縁板12に接合した表面導体13S、13D、及び裏面導体14の表面にめっき(例えば、Ni:P無電解めっき)を厚み5[μm]程度施す。その結果、絶縁配線基板11が完成する。
第2工程として、絶縁配線基板11の表面導体13Dの所定の位置にパワー半導体チップ15をはんだ付けする。その後、パワー半導体チップ15の表面電極と表面導体13Sをボンディングワイヤ16等の接続手段で接続する。
第3工程として、パワー半導体チップ15を搭載した絶縁配線基板11の裏面導体14を、放熱器17にはんだ付けする。こうすることにより、第1実施形態に係るパワー半導体モジュール2000が完成する。
なお、上記した各工程では、パワー半導体チップ15と絶縁配線基板11とのはんだ付け、及び、絶縁配線基板11と放熱器17とのはんだ付け、を別工程で実施したが、これらの2回のはんだ付けを同一のはんだ材料を用いて同時に実施し、その後、ボンディングワイヤ16を接続する工程を実施することもできる。この場合には、一工程分を短縮することができる。
[第1実施形態の効果]
次に、第1実施形態に係るパワー半導体モジュール2000の効果を説明する。初めに、比較例として、2次元超伝熱導体を使用しない表面導体を有するパワー半導体モジュールについて説明する。図9は、比較例に係るパワー半導体モジュール1000の構成を示す要部断面図である。該パワー半導体モジュール1000は、絶縁配線基板101と、該絶縁配線基板101に実装されるパワー半導体チップ105、及び絶縁配線基板101の下面に設けられる放熱器107を備えている。
絶縁配線基板101は、絶縁板102と、該絶縁板102の表面に接合された表面導体103S及び103Dと、絶縁板102の裏面に接合された裏面導体104から構成されている。
パワー半導体チップ105は、表面導体103Dの上面にはんだ等で接合されている。パワー半導体チップ105の表面電極と表面導体103Sは、ボンディングワイヤ106により接続されている。また、放熱器107は、絶縁配線基板101の下面に、はんだ等により固着されている。即ち、図9に示す比較例と図1に示す第1実施形態とを対比すると、第1実施形態では、絶縁板12の表面に設けられる表面導体13S、13Dの材質が2次元超伝熱導体である点が相違している。
図2(a)は、比較例に係るパワー半導体チップ105に電流が流れて発熱しているときの熱の流れを模式的に示す説明図、図2(b)は、第1実施形態に係るパワー半導体チップ15に電流が流れて発熱しているときの熱の流れを模式的に示す説明図である。
図2(a)に示す比較例に係る絶縁配線基板101の構造では、表面導体103Dにおけるx方向の熱拡がり(図3に示すΔLx)は小さく、パワー半導体チップ105より発せられた熱は該パワー半導体チップ105の直下と、そのごく近傍の領域に限られて放熱器107に向かって伝播しようとする。これに対して、図2(b)に示す第1実施形態に係る絶縁配線基板11の構造では、2次元超伝熱グラファイトのx−y方向の大きな熱伝導性が現れる結果、表面導体13Dでのx方向の熱拡がり(ΔLx)は、比較例と対比して相対的に極めて大きくなる。
図3は、熱拡がりΔLxの説明図であり、第1実施形態の表面導体13Dとパワー半導体チップ15が接する端点から外側に向けて熱が伝搬する際の、絶縁板12と接する面上での距離を示す。そして、表面導体13Dの熱伝導度をK1b、絶縁板12の熱伝導度をK2、表面導体13Dの厚みをdとすると、熱拡がりΔLxは「ΔLx=d×K1b×K2」で示される。即ち、図3に示す角度αで拡がる。
具体的な例として、図2(a)の比較例に係る絶縁板102として、熱伝導度K2が170[W/m・K]のAlNセラミック板を使用し、更に、表面導体103Dとして、厚みd=1[mm]、熱伝導度が401[W/m・K](これを、熱伝導度K1aとする)のCu板を設けた場合の熱拡がりΔLx1(=d×K1a/K2)を算出すると、ΔLx1=2.4[mm]となった。
一方、図2(b)の第1実施形態に係る絶縁板12として、図2(a)と同様に熱伝導度K2が170[W/m・K]のAlNセラミック板を使用し、更に、この絶縁板12の表面に厚みdの2次元超伝熱導体の表面導体13Dを設けた場合の熱拡がりを算出した。2次元超伝熱導体の表面導体13Dの熱伝導度をK1bとすると、K1b=1700[W/m・K]であり、熱拡がりΔLx2(=d×K1b/K2)を算出すると、ΔLx2=10[mm]となった。即ち、ΔLx1<ΔLx2という結果が得られた。
ここで、「10mm」という熱拡がりは、今日生産されている最大級のSi−IGBT(絶縁ゲートバイポーラトランジスタ)チップの一辺に匹敵する規模である。この大きな熱拡がりがパワー半導体チップのx方向の左右に等しく形成されることになり、第1実施形態に係るパワー半導体モジュール2000は、比較例に係るパワー半導体モジュール1000と比較して、著しく放熱特性が向上していることが理解される。
このように、第1実施形態に係るパワー半導体モジュール2000では、パワー半導体チップ15より発せられる熱は、2次元超伝熱導体で形成された表面導体13Dのx方向への熱拡散作用により、該パワー半導体チップ15と表面導体13Dとの接触面積に比べて極めて広い面積に拡がる。そして、絶縁板12→裏面導体14→放熱器17へと伝搬する。即ち、第1実施形態に係るパワー半導体モジュール2000では、絶縁配線基板11の伝熱経路を拡大することによって、図9に示した比較例と対比して、絶縁配線基板11の熱抵抗を著しく低減できるという効果が得られる。
更に、パワー半導体チップ15の温度Tjと放熱器17の温度Tcが不変と仮定すると、最大許容電力損失Pmaxと絶縁板12の熱抵抗Rthの間にTj−Tc=Pmax/Rth(=一定)の関係があるから、熱抵抗が下がった分だけ、従来の最大許容電力損失を増大させることができるという効果を達成できる。
また、パワー半導体チップ15は、表面導体13Dの略中央に配置されるので、該パワー半導体チップ15の水平伝熱面積を大きくすることができる。
更に、表面導体として用いる2次元超伝熱導体は、表面がはんだ付け可能な金属めっきでメタライズした板状2次元超伝熱グラファイトで構成されているので、伝熱特性をより一層向上させることが可能となる。
また、表面導体として用いる2次元超伝熱導体は、成長軸に対して垂直な面に1000[W/mK]以上の熱伝導度を有する2次元超伝熱グラファイトを、前記成長軸に水平にスライスして得た薄板を主材料としているので、熱伝導性をより一層向上させることが可能となる。
また、第1実施形態に係るパワー半導体モジュール2000の製造方法では、絶縁板12の表面(一の主面)に活性金属接合法にて2次元超伝熱導体からなる表面導体13D、13Sを接合する工程、及び表面導体13D、13Sの表面にはんだ付け可能なめっき金属膜を被覆する工程(第1工程)を有する。更に、表面導体13Dの表面にパワー半導体チップ15をはんだ付けする工程(第2工程)と、絶縁板12の裏面側(他の主面)に、直接的或いは間接的に放熱器をはんだ付けする工程(第3工程)とを有するので、簡単な手順でパワー半導体モジュール2000を製造することが可能となる。
[第2実施形態の説明]
次に、本発明の第2実施形態について説明する。図4は、第2実施形態に係るパワー半導体モジュール3000の構成を示す要部断面図である。なお、図4において、前述した図1と同一部分には同一符号を付して構成説明を省略する。
図4に示すように、第4実施形態に係るパワー半導体モジュール3000は、絶縁配線基板11’を備えている。該絶縁配線基板11’は、絶縁板12の裏面に2次元超伝熱導体で形成された裏面導体14’が設けられている点で、前述した第1実施形態と相違する。裏面導体14’は、前述した表面導体13Dと同一の材質である。
即ち、絶縁板12の裏面には、該絶縁板12の表面に形成した表面導体13Dと同様に、2次元超伝熱グラファイトをz軸に平行にスライスしてできた薄い板の表面を蒸着(Ti/Ni積層膜等)とめっき(Ni:P膜など)でメタライズした2次元超伝熱導体の裏面導体14’が設けられている。このような構成によれば、絶縁板12と放熱器17との間の放熱特性を向上させることができ、第1実施形態と対比してパワー半導体チップ15より発せられる熱を効率よく放熱器17に伝達することが可能になる。
前述した表面導体13Dと同様に、主面に垂直な方向をy軸と定義すると、裏面導体14’のz軸の方向が面内のどの方向を向いている場合でも、良好な放熱特性を得ることができる。更に、裏面導体14’のz軸の方向が、表面導体13Dのz軸と直角の位置関係にあるとき(図4に示すx,y,zの方向)が最も放熱特性が良好となる。
[第2実施形態の製造方法]
次に、第2実施形態に係るパワー半導体モジュール3000の製造方法について説明する。初めに、第1工程として、活性金属接合法を用いて、絶縁板12の表面と裏面にそれぞれ所定の形状に加工した2次元超伝熱導体の表面導体13S、13D、及び2次元超伝熱導体の裏面導体14’を接合する。但し、この時点では表面導体13S、13D、及び裏面導体14’の表面には、めっき(Ni:Pめっき)は未だ施されてなく、蒸着膜(Ti/Ni積層膜等)だけが被覆されている。次いで、絶縁板12に接合した表面導体13S、13D、及び裏面導体14’の表面に、めっき(例えば、Ni:P無電解めっき)を5[μm]程度施し、絶縁配線基板11’を形成する。第2工程、第3工程は、前述した第1実施形態で示した第2工程、第3工程と同一であるので、説明を省略する。
[第2実施形態の効果]
次に、第2実施形態に係るパワー半導体モジュール3000の効果を説明する。第2実施形態では、前述した第1実施形態に係るパワー半導体モジュール2000に加えて、絶縁板12の裏面に2次元超伝熱導体で形成された裏面導体14’が設けられている。従って、パワー半導体チップ15から絶縁板12に伝達された熱が、より小さい熱抵抗で放熱器17に伝達されることになる。従って、パワー半導体チップ15にて発せられる熱を効率よく放熱器17に伝達することができる。
また、表面導体として用いる2次元超伝熱導体、及び裏面導体として用いる2次元超伝熱導体のうちの少なくとも一方は、成長軸に対して垂直な面に1000[W/mK]以上の熱伝導度を有する2次元超伝熱グラファイトを、前記成長軸に水平にスライスして得た薄板を主材料としているので、熱伝導性をより一層向上させることが可能となる。
更に、第2実施形態では、図4に示したように、表面導体13Dのx軸と、裏面導体14’のx軸を、互いに直交する位置関係とすることにより、より一層の放熱効果を達成している。以下、図5を参照して詳細に説明する。
図5(a)は、第2実施形態に係る絶縁配線基板11の上面図であり、絶縁板12と、該絶縁板12の表面に配置された表面導体13S、13D、及びパワー半導体チップ15が示されている。そして、図中左右方向が2次元超伝熱導体で形成された表面導体13S、13Dのx軸とされている。従って、熱拡がりΔLx3は、図中左右方向に向いている。
図5(b)は、放熱器17、及び裏面導体14’を示している。また、図5(b)に示すSxは、表面導体13Dから熱が伝達される伝熱面を示している。即ち、図5(a)に示した熱拡がりΔLx3により熱が伝わる領域が伝熱面Sxである。そして、図中上下方向が裏面導体14’のx軸とされている。従って、熱拡がりΔLx4は、図中上下方向を向いている。その結果、全体的な伝熱面はSx’となる。つまり、表面導体13Dのx軸と、裏面導体14’のx軸を、互いに直交する位置関係とすることにより、熱が伝わる領域は伝熱面Sx’まで拡がる。
例えば、厚み1[mm]の裏面導体14’が接合材を介さずにアルミニウム製の放熱器17(熱伝導率237[W/m・K])に固着している場合(熱的に理想的な場合)の熱拡がりΔLx4は、ΔLx4=7.2[mm]である。
このように、第2実施形態では、2次元超伝熱導体で形成された裏面導体14’を用いることにより、絶縁配線基板11の熱抵抗をより一層低減することが可能となる。更に、伝熱面Sx’が拡がったことにより、放熱器17の熱抵抗を低減することが可能となる。従って、パワー半導体チップ15の最大許容電力損失を増大させることが可能となる。
更に、表面導体及び裏面導体として用いる2次元超伝熱導体の少なくとも一方は、表面がはんだ付け可能な金属めっきでメタライズした板状2次元超伝熱グラファイトで構成されているので、伝熱特性をより一層向上させることが可能となる。
[第3実施形態の説明]
次に、本発明の第3実施形態について説明する。前述した第1、第2実施形態の表面導体及び裏面導体として使用した2次元超伝熱グラファイトは、伝熱特性が優れている反面、CuやAl等の良電導金属と対比して電気抵抗が大きい。従って、電気抵抗を減少させたい場合には、2次元超伝熱グラファイトの厚みを厚くしたり、Ni−Pめっきの厚みを厚くしたりする方策を取る必要がある。第3実施形態では、電気抵抗を低減させたパワー半導体モジュールを提供する。
図6は、第3実施形態に係るパワー半導体モジュール4000の要部断面を示しており、絶縁配線基板11”と、パワー半導体チップ15、及び放熱器17を備えている。絶縁配線基板11”は、絶縁板12と、該絶縁板12の表面に設けられる低抵抗2次元超伝熱表面導体13D”、13S”と、絶縁板12の裏面に設けられる2次元超伝熱裏面導体14”を備えている。
低抵抗2次元超伝熱表面導体13S”、13D”は2層構造とされ、絶縁板12に接する2次元超伝熱グラファイト層13-1と、その表面に形成される低抵抗金属板13-2(低抵抗金属層)を備えている。2次元超伝熱グラファイト層13-1は、2次元超伝熱グラファイトをz軸に平行にスライスしてできた薄い板(厚み1[mm]程度)である。低抵抗金属板13-2は、CuやMo等の低抵抗金属の板(厚み0.3〜1[mm]程度)である。該低抵抗金属板13-2は、はんだ付け可能な金属でめっきされている。
また、低抵抗金属板13-2の代わりに、溶射法等で堆積したCuやCu−Mo、Cu−Ni等の低抵抗金属層(厚み0.3〜1[mm]程度)でもよい。また、低抵抗2次元超伝熱裏面導体14”についても、低抵抗2次元超伝熱表面導体13S”、13D”と同様の構成である。即ち、2次元超伝熱グラファイト層と、その裏面に形成される低抵抗金属板から構成される。また、図6に示すその他の構成要素は、前述した第1、第2実施形態と同一であるので、同一符号を付して構成説明を省略する。
なお、前述した第2実施形態と同様の理由により、裏面導体14”のx軸は、表面導体13D”のx軸と直交する向きとすることが望ましい。また、裏面導体14”を搭載せず、第1実施形態に示した裏面導体14としても構わない。
[第3実施形態の製造方法]
次に、第3実施形態に係るパワー半導体モジュール4000の製造方法について説明する。初めに、第1工程として、第1の蝋材を使った活性金属接合法を用いて、所定の形状に加工した2次元超伝熱グラファイト層13-1と、低抵抗金属板13-2(ここではCu板とする)を接合して、低抵抗2次元超伝熱表面導体13S”、13D”及び裏面導体14”の前駆体を形成する。また、活性金属接合法の代わりに、溶射法を用いて低抵抗金属層(例えば、Cu層)を形成する場合はこの工程で溶射を行う。
第2工程として、第2の蝋材を使った活性金属接合法を用いて、絶縁板12の表面と裏面に表面導体、裏面導体の前駆体を接合する。ここで、第2の蝋材の融点(または固相線温度)が、第1蝋材の融点(または固相線温度)より少なくとも30℃以上低くなるように、第1の蝋材、及び第2の蝋材を選択する。また、1種類の蝋材を用いて上記工程1と工程2を同時に行ってもよい。この場合、製造の難易度が高くなるが、製造コストが軽減できるという効果が得られる。
第3工程として、無電解めっき法を用いて、表面導体及び裏面導体の前駆体となる低抵抗金属板13-2(Cu板)の表面に、Ni−P等のめっき膜(図示省略)を被覆する。必要であれば、その上にフラッシング無電解めっき法で薄いAuめっきやAgめっきを行う。このNi−Pめっき膜は、低抵抗金属板13-2の前駆体(Cu板)の表面が酸化してはんだ濡れ性が低下するのを防止するためである。こうして、図6に示す絶縁配線基板11”が完成する。
上記の第1工程〜第3工程では、低抵抗金属板13-2の前駆体(Cu板)の表面だけがNi−Pめっきされる。ここで、表面導体及び裏面導体の側面(=2次元超伝熱グラファイト層13-1の側面)にもめっきを被覆したい場合は、第1工程の最後に、表面導体及び裏面導体の前駆体の表面と側面に蒸着膜(Ti/Ni積層膜等)を被覆するプロセスを挿入すればよい。 第4工程、第5工程は、前述した第1実施形態の第2工程、第3工程と同一であるので説明を省略する。
[第3実施形態の効果]
次に、第3実施形態に係るパワー半導体モジュール4000の効果について説明する。第3実施形態では、図6に示すように、絶縁板12の表面に低抵抗2次元超伝熱表面導体13D”、13S”を設け、絶縁板12の裏面に低抵抗2次元超伝熱裏面導体14”を設けている。従って、前述した第2実施形態と同様に、絶縁配線基板11”の熱抵抗を低減でき、パワー半導体チップ15にて発せられる熱を効率よく放熱器17に伝達することができるという効果を達成できる。
これに加えて、第3実施形態では、低抵抗2次元超伝熱表面導体13D”、13S”を2層構造としている。即ち、2次元超伝熱グラファイト層13-1と低抵抗金属板13-2の2層構造としている。更に、低抵抗2次元超伝熱裏面導体14”も同様に2層構造としている。従って、主電流の流れる配線パスに沿った電気抵抗値を低下させることができ、ひいては、大電流を流すことができるという効果を達成できる。
また、低抵抗金属板13-2を設けることにより、電気抵抗を低減できる。更に、低抵抗金属板13-2の厚みを0.3〜1[mm]の範囲とすることにより、電気抵抗を低減し、且つ、全体の厚みを抑えることができる。
また、低抵抗金属板13-2の表面が、はんだ付け可能な金属でめっきされているので、低抵抗金属板13-2の前駆体の表面が酸化してはんだ濡れ性が低下することを防止できる。
更に、第3実施形態に係るパワー半導体モジュール4000の製造方法では、表面導体を接合する工程として、絶縁板12の表面(一の主面)に活性金属接合法にて2次元超伝熱グラファイトを接合して2次元超伝熱グラファイト層13-1を形成する工程と、その表面に低抵抗金属板13-2を形成する工程を有する。従って、2次元超伝熱グラファイト層13-1、及び低抵抗金属板13-2を容易に形成することができ、ひいては、パワー半導体モジュール4000を簡単な手順で形成することが可能となる。
また、2次元超伝熱グラファイト層13-1の表面に低抵抗金属板13-2を形成する工程は、活性金属接合法で接合することにより行われるので、より簡便にパワー半導体モジュール4000を製造することが可能となる。
更に、2次元超伝熱グラファイト層13-1の表面に低抵抗金属板13-2を形成する工程として、2次元超伝熱グラファイトの表面に低抵抗金属を溶射法で堆積する方法を採用する場合においても、簡便にパワー半導体モジュール4000を製造することが可能となる。
[第4実施形態の説明]
次に、本発明の第4実施形態について説明する。図7は、第4実施形態に係るパワー半導体モジュール5000の構成を示す要部断面図である。第4実施形態では、前述した第3実施形態と対比して、低抵抗2次元超伝熱表面導体13D”に設けられる低抵抗金属板13-2’の構成が相違している。具体的には、第4実施形態では、ボンディングワイヤ16の下方領域となる部分に、低抵抗金属板13-2’が存在していない。つまり、低抵抗金属板13-2’は、電気抵抗を低減するために設けられているものであるから、ボンディングワイヤ16の下方領域となる部分は不要であり、第4実施形態では、この部分には低抵抗金属板13-2’を設けていない。
なお、図7に示す13D”の表面に立設されるP極リード端子18P、及び13S”の表面に立設されるN極リード端子18Nは、電気接続するための端子であり、前述した第1〜第3実施形態では、記載を省略している。つまり、P極リード端子18P、N極リード端子18Nを備える構成は、第4実施形態の特有の構成ではない。
また、図7に示す絶縁配線基板11”を構成する材質は、図6に示した絶縁配線基板11”と同一である。また、第4実施形態に係るパワー半導体モジュール5000の製造方法は、第3実施形態と同様であるので、説明を省略する。
[第4実施形態の効果]
次に、第4実施形態に係るパワー半導体モジュール5000の効果を説明する。第4実施形態に係るパワー半導体モジュール5000は、前述した第3実施形態と同様に、絶縁配線基板11”の表面、及び裏面にそれぞれ、13S”、13D”及び14”を備えているので、絶縁配線基板11”の熱抵抗を低減できるという効果を達成することができる。
更に、第3実施形態と対比して、低抵抗金属板13-2’の一部を割愛するので、装置規模を縮小化できる。以下、詳細に説明する。パワー半導体チップ15(ここでは縦型半導体スイッチを仮定)がターンオン状態にあるとき、パワー半導体モジュール5000の主電流が流れる経路は、以下の通りである。即ち、図7に示すP極リード端子18Pに供給される主電流は、低抵抗金属板13-2’に伝達され、該低抵抗金属板13-2’上を、図中左方向に流れる。そして、パワー半導体チップ15の直下から該パワー半導体チップ15を通り、ボンディングワイヤ16を経由して、N極リード端子18Nに流れる。この主電流の経路は、ボンディングワイヤ16の下方領域にも低抵抗金属板13-2が存在する第3実施形態(図6)と全く同じである。従って、第4実施形態では、低抵抗金属板13-2’が表面導体上の主電流の経路となる領域にのみ配設されるので、低抵抗金属板13-2’の面積を低減でき、装置規模を縮小化することができる。
[第5実施形態の説明]
次に、本発明の第5実施形態について説明する。図8(a)は、第5実施形態に係るパワー半導体モジュール6000の構成を示す要部断面図、図8(b)は、回路図である。第5実施形態に係るパワー半導体モジュール6000は、図8(b)に示すハーフブリッジ回路、即ち、2個の半導体スイッチを直列接続した回路を構成している。大規模な誘導性負荷を制御する電力変換器の主回路には、このハーフブリッジ回路を構成するパワー半導体モジュールが広く用いられている。
図8(a)に示すパワー半導体モジュール6000の断面垂直構造は、第3実施形態に示したパワー半導体モジュール4000(図6参照)と略同一であり、2つのパワー半導体チップ15L、15Hが設置されている点で相違する。即ち、絶縁配線基板11”は、AlN等の絶縁板12と、該絶縁板12の表面に設けられる3つの表面導体、即ち、低抵抗2次元超伝熱N極表面導体13N”、低抵抗2次元超伝熱ブリッジ出力表面導体13B”、低抵抗2次元超伝熱P極表面導体13P”を備えている。更に、絶縁板12の裏面に設けられる低抵抗2次元超伝熱裏面導体14”を備えている。なお、以下では、13N”、13B”、13P”を、単に「表面導体」と略す。また、14”を「裏面導体」と略す。
表面導体13N”の表面には、N極リード端子18Nが立設され、表面導体13B”の表面には、ブリッジ出力リード端子18Bが立設され、更に、表面導体13P”の表面には、P極リード端子18Pが立設されている。表面導体13B”の上面には、パワー半導体チップ15L(第2のパワー半導体チップ)が搭載され、表面導体13P”の上面には、パワー半導体チップ15H(第1のパワー半導体チップ)が搭載される。
パワー半導体チップ15Hは、表面導体13P”にダイボンドされたハイサイドパワー半導体チップ(例えば、パワーMOSFET)であり、パワー半導体チップ15Lは、表面導体13B”にダイボンドされたローサイドパワー半導体チップ(例えば、パワーMOSFET)である。
パワー半導体チップ15Lと表面導体13N”は、ボンディングワイヤ16Lにより接続され、パワー半導体チップ15Hと表面導体13B”は、ボンディングワイヤ16Hにより接続されている。
図8(b)では、パワー半導体チップ15H、15Lとして、ボディーダイオードを内蔵したnチャネルパワーMOSFETを例に挙げて記載している。パワー半導体チップ15H、15Lが搭載されている表面導体13P”、13B”の下方の基板熱抵抗を最小化し、且つ、揃えるために、表面導体13P”、13B”の横幅を等しくし、パワー半導体チップ15H、15Lを表面導体13P”、13B”の中央に配置されるのが望ましい。
第5実施形態に係るパワー半導体モジュール6000の製造方法は、前述した第4実施形態と同一であるので詳細な説明を省略する。そして、ハーフブリッジ回路を構成する第5実施形態に係るパワー半導体モジュール6000のパワー半導体チップ15H、及び15Lの下方の構造は、前述した第3実施形態と同一であるので、パワー半導体チップ15H、15Lの下方の熱抵抗や配線電気抵抗の軽減に関し、第3実施形態と同一の効果を発揮することができる。
以上、本発明のパワー半導体モジュール及びその製造方法を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
11、11’ 絶縁配線基板
12 絶縁板
13-1 2次元超伝熱グラファイト層
13-2 低抵抗金属板
13-2’ 低抵抗金属板
13B 2次元超伝熱ブリッジ出力表面導体
13N N極表面導体
13P P極表面導体
13S、12D 2次元超伝熱表面導体
14 2次元超伝熱裏面導体
14’ 裏面導体
15 パワー半導体チップ
15H パワー半導体チップ
15L パワー半導体チップ
16 ボンディングワイヤ
16H ボンディングワイヤ
16L ボンディングワイヤ
17 放熱器
18B ブリッジ出力リード端子
18N N極リード端子
18P P極リード端子
2000、3000、4000、5000、6000 パワー半導体モジュール

Claims (15)

  1. 絶縁板と、
    前記絶縁板の一の主面に設けられ、板状の2次元超伝熱導体からなる表面導体と、
    前記表面導体の表面に実装されるパワー半導体チップと、
    前記絶縁板の他の主面に直接的または間接的に接して、前記絶縁板にて生じた熱を放熱する放熱器と、
    を備えたことを特徴とするパワー半導体モジュール。
  2. 前記絶縁板の他の主面と前記放熱器との間に、板状の2次元超伝熱導体からなる裏面導体を配設したことを特徴とする請求項1に記載のパワー半導体モジュール。
  3. 前記表面導体として用いる2次元超伝熱導体、及び前記裏面導体として用いる2次元超伝熱導体は、それぞれの成長軸が互いに直交するように配置されたことを特徴とする請求項2に記載のパワー半導体モジュール。
  4. 前記パワー半導体チップは、前記表面導体の中央に配置されることを特徴とする請求項1〜3のいずれか1項に記載のパワー半導体モジュール。
  5. 前記表面導体として用いる2次元超伝熱導体、及び裏面導体として用いる2次元超伝熱導体のうちの少なくとも一方は、成長軸に対して垂直な面に1000[W/mK]以上の熱伝導度を有する2次元超伝熱グラファイトを、前記成長軸に水平にスライスして得た薄板を主材料としてなることを特徴とする請求項1〜4のいずれか1項に記載のパワー半導体モジュール。
  6. 前記表面導体として用いる2次元超伝熱導体、及び裏面導体として用いる2次元超伝熱導体のうちの少なくとも一方は、表面がはんだ付け可能な金属めっきでメタライズした板状2次元超伝熱グラファイトで構成されることを特徴とする請求項1〜5のいずれか1項に記載のパワー半導体モジュール。
  7. 前記表面導体として用いる2次元超伝熱導体、及び裏面導体として用いる2次元超伝熱導体のうちの少なくとも一方は、板状の2次元超伝熱グラファイト層の表面に低抵抗金属層を積層してなることを特徴とする請求項1〜6のいずれか1項に記載のパワー半導体モジュール。
  8. 前記低抵抗金属層の厚みは0.3〜1[mm]の範囲であることを特徴とする請求項7に記載のパワー半導体モジュール。
  9. 前記低抵抗金属層の表面は、はんだ付け可能な金属でめっきされていることを特徴とする請求項7または8に記載のパワー半導体モジュール。
  10. 前記低抵抗金属層は、前記表面導体の、主電流の経路となる領域にのみ配設されることを特徴とする請求項7〜9のいずれか1項に記載のパワー半導体モジュール。
  11. 前記絶縁板の一の主面には、2以上の表面導体が設けられ、一の表面導体には、第1のパワー半導体チップが搭載され、他の表面導体には、第2のパワー半導体チップが搭載され、前記第1のパワー半導体チップと第2のパワー半導体チップにてハーフブリッジ回路を構成すること
    を特徴とする請求項1に記載のパワー半導体モジュール。
  12. 絶縁板の一の主面に活性金属接合法にて2次元超伝熱導体からなる表面導体を接合する工程と、
    前記表面導体の表面にはんだ付け可能なめっき金属膜を被覆する工程と、
    前記表面導体の表面にパワー半導体チップをはんだ付けする工程と、
    前記絶縁板の他の主面に、直接的或いは間接的に放熱器をはんだ付けする工程と、
    を備えたことを特徴とするパワー半導体モジュールの製造方法。
  13. 前記表面導体を接合する工程は、
    絶縁板の一の主面に活性金属接合法にて2次元超伝熱グラファイトを接合する工程と、
    前記2次元超伝熱グラファイト層の表面に低抵抗金属層を形成する工程と、からなることを特徴とする請求項12に記載のパワー半導体モジュールの製造方法。
  14. 前記2次元超伝熱グラファイトの表面に低抵抗金属層を形成する工程は、
    前記2次元超伝熱グラファイトの表面に前記低抵抗金属層を、活性金属接合法で接合することにより行われることを特徴とする請求項13に記載のパワー半導体モジュールの製造方法。
  15. 前記2次元超伝熱グラファイトの表面に低抵抗金属層を形成する工程は、
    前記2次元超伝熱グラファイトの表面に低抵抗金属を溶射法で堆積することによって行われることを特徴とする請求項13に記載のパワー半導体モジュールの製造方法。
JP2014100206A 2014-05-14 2014-05-14 パワー半導体モジュール及びその製造方法 Active JP6299407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014100206A JP6299407B2 (ja) 2014-05-14 2014-05-14 パワー半導体モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014100206A JP6299407B2 (ja) 2014-05-14 2014-05-14 パワー半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015220239A true JP2015220239A (ja) 2015-12-07
JP6299407B2 JP6299407B2 (ja) 2018-03-28

Family

ID=54779424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014100206A Active JP6299407B2 (ja) 2014-05-14 2014-05-14 パワー半導体モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP6299407B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202027977A (zh) 2018-10-31 2020-08-01 日商三菱綜合材料股份有限公司 附有金屬層之碳質構件,及熱傳導板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164777A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd 半導体装置
JP2000203973A (ja) * 1998-11-11 2000-07-25 Am Technology:Kk 炭素基金属複合材料およびその製造方法
JP2006196593A (ja) * 2005-01-12 2006-07-27 Sumitomo Electric Ind Ltd 半導体装置およびヒートシンク
JP2006241333A (ja) * 2005-03-04 2006-09-14 Nitta Ind Corp 熱伝導性組成物および熱伝導性シート
JP2009004666A (ja) * 2007-06-25 2009-01-08 Hitachi Ltd パワー半導体モジュールおよびその製造方法
JP2011176299A (ja) * 2010-01-27 2011-09-08 Kyocera Corp 回路基板およびこれを用いた電子装置
JP2011258755A (ja) * 2010-06-09 2011-12-22 Denso Corp 熱拡散体および発熱体の冷却装置
JP2012222160A (ja) * 2011-04-08 2012-11-12 Nippon Soken Inc 発熱体モジュール及びその製造方法、熱拡散部材
US20140038362A1 (en) * 2004-11-12 2014-02-06 International Business Machines Corporation Self orienting micro plates of thermally conducting material as component in thermal paste or adhesive

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000203973A (ja) * 1998-11-11 2000-07-25 Am Technology:Kk 炭素基金属複合材料およびその製造方法
JP2000164777A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd 半導体装置
US20140038362A1 (en) * 2004-11-12 2014-02-06 International Business Machines Corporation Self orienting micro plates of thermally conducting material as component in thermal paste or adhesive
JP2006196593A (ja) * 2005-01-12 2006-07-27 Sumitomo Electric Ind Ltd 半導体装置およびヒートシンク
JP2006241333A (ja) * 2005-03-04 2006-09-14 Nitta Ind Corp 熱伝導性組成物および熱伝導性シート
JP2009004666A (ja) * 2007-06-25 2009-01-08 Hitachi Ltd パワー半導体モジュールおよびその製造方法
JP2011176299A (ja) * 2010-01-27 2011-09-08 Kyocera Corp 回路基板およびこれを用いた電子装置
JP2011258755A (ja) * 2010-06-09 2011-12-22 Denso Corp 熱拡散体および発熱体の冷却装置
JP2012222160A (ja) * 2011-04-08 2012-11-12 Nippon Soken Inc 発熱体モジュール及びその製造方法、熱拡散部材

Also Published As

Publication number Publication date
JP6299407B2 (ja) 2018-03-28

Similar Documents

Publication Publication Date Title
CN102593081B (zh) 包括散热器的半导体器件
JP5572678B2 (ja) クラッド型ベースプレートを含む半導体装置
JP4244760B2 (ja) 半導体装置
JP6300236B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP6199397B2 (ja) 半導体装置およびその製造方法
JP5965687B2 (ja) パワー半導体モジュール
TW200818418A (en) Semiconductor die package including stacked dice and heat sink structures
JP2006269966A (ja) 配線基板およびその製造方法
CN108133915B (zh) 功率器件内置且双面散热的功率模组及其制备方法
WO2014021077A1 (ja) 多層基板および多層基板を用いたパワーモジュール
JP2008258547A (ja) 半導体装置およびその製造方法
JP6299407B2 (ja) パワー半導体モジュール及びその製造方法
JP2008147307A (ja) 回路基板およびこれを用いた半導体モジュール
CN108604768A (zh) 半导体激光器装置及其制造方法
JP5971543B2 (ja) 半導体モジュール、及び半導体チップ実装方法
JP6686467B2 (ja) 電子部品放熱構造
JP2017130540A (ja) 半導体集積回路装置およびその製造方法
JP2016046430A (ja) 回路基板、および電子装置
JP6819385B2 (ja) 半導体装置の製造方法
JP2003092383A (ja) パワー半導体装置およびそのヒートシンク
KR101897304B1 (ko) 파워 모듈
JP6347203B2 (ja) 半導体装置とその製造方法
JP6258635B2 (ja) 回路基板および電子装置
JP2521624Y2 (ja) 半導体装置
JP2018064362A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180212

R151 Written notification of patent or utility model registration

Ref document number: 6299407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151