JPH10215355A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 信号線の本数を減らしつつ拡張性を高めると
ともに、複数の画像データを並列転送する画像処理装置
を提供すること。 【解決手段】 所望の画像データ信号を出力する画像出
力部と画像データ信号を入力する画像入力部とを２以上
ずつ備える画像処理手段３〜６と、すべての画像処理手
段３〜６を共通接続する少なくとも２組の信号伝送路
７、９と、制御信号に基づいて任意の画像処理手段３〜
６と信号伝送路７、９との間を電気的に接続、あるい
は、遮断する接続切替手段と、画像処理手段３〜６の組
み合わせの中から、並列動作が可能な組み合わせを検索
する検索手段２と、任意の組み合わせを選択する際、検
索手段２によって検索された組み合わせに合致する画像
処理手段３〜６の組み合わせ毎に信号伝送路７、９を割
り当てるとともに、割り当てられた画像処理手段３〜６
と信号伝送路７、９とを接続状態とする制御手段２とを
備えるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の画像入力部
および画像出力部を備え、任意の画像入力部および画像
出力部との間で画像データを伝送する画像処理装置に関
する。

【０００２】

【従来の技術】従来、ファクシミリ装置や光ファイリン
グ装置等を拡張可能な画像処理装置としては、特開平４
−２４８６７９号公報に示すような画像処理装置が案出
されている。この画像処理装置は、画像入力部と画像出
力部とを備え、画像入力部によって入力した画像データ
を出力するための出力バッファ回路と、画像出力部に対
して出力すべき画像データを入力するための入力バッフ
ァ回路とを設けるとともに、画像データを伝達するため
の入力信号線と出力信号線とを互いに独立した状態で配
線したものである。

【０００３】そして、ファクシミリ装置や光ファイリン
グ装置等の拡張機能装置のように、画像データの入力お
よび出力を共に行うことのできる装置を、新たに接続可
能とするために、画像データや同期信号を双方向に伝達
するスルーパスが設けられている。このスルーパスは、
外部より与えられる制御信号によってその伝送方向を決
定する。このように、本画像処理装置では、簡単な構成
で、数多くの拡張機能装置を付加することができ、画像
入力部、画像出力部および新たに付加される拡張機能装
置の間で自由に画像データのやりとりを行うことができ
る。

【０００４】

【発明が解決しようとする課題】しかしながら、この画
像処理装置では、入力信号線と出力信号線とが別々にな
っていることから、入力信号線および出力信号線を共通
利用した場合と比較して、単純に２倍の信号線が必要に
なる。また、スルーパス用に複数のバッファ回路を必要
としているため、回路が複雑化し、その制御も複雑なも
のとなっていた。また、拡張装置の追加に伴って、新た
な拡張装置と主装置との間を接続する接続用信号線の数
が多くなるため、信号の流れを制御するための制御回路
の構成および制御処理が複雑になり、コストアップにつ
ながるという問題もあった。

【０００５】そこで、入力信号線と出力信号線とを共通
化し、さらに、各画像入力部および各画像出力部を接続
する信号線をバス状に共通接続することで、信号線数を
減らすとともに、拡張装置の追加に伴う信号線の増加を
抑えることが案出されている。ところが、各画像入力部
および各画像出力部を接続する信号線をバス状に共通接
続した場合、信号線に画像入力部および画像出力部が複
数接続されているにもかかわらず、信号線を介して画像
データのやりとりを行える画像入力部および画像出力部
は、それぞれ１つしか選択できない。

【０００６】すなわち、バス状の信号線では、信号線を
占有する画像入力部および画像出力部の指定が必要であ
り、指定されない他の画像入力部および画像出力部は、
例え、指定された画像入力部および画像出力部とは独立
して画像データのやりとりを行うことができるものであ
っても、信号線が開放されるまでは画像データのやりと
りを行うことができないという新たな問題点が生じてく
る。

【０００７】そこで本発明の目的は、上記問題点を解決
するため、信号線の本数を減らしつつ拡張性を高めると
ともに、複数の画像データを並列転送する画像処理装置
を提供することにある。

【０００８】

【課題を解決するための手段】請求項１記載の発明で
は、外部から入力される画像同期信号に基づいて所望の
画像データ信号を出力する画像出力部と、任意の画像出
力部に対して画像同期信号を出力し、当該画像出力部よ
り出力される画像データ信号を入力する画像入力部とを
２以上ずつ備える画像処理手段と、画像同期信号および
画像データ信号を伝送する信号線によって、すべての画
像処理手段を共通接続する少なくとも２組の信号伝送路
と、外部から入力される制御信号に基づいて、任意の画
像出力部および画像入力部と信号伝送路との間を電気的
に接続、あるいは、遮断する接続切替手段と、画像出力
部および画像入力部の組み合わせの中から、並列動作が
可能な組み合わせパターンを検索する検索手段と、任意
の画像出力部および画像入力部の組み合わせを選択する
際、検索手段によって検索された組み合わせパターンに
合致する画像出力部および画像入力部の組み合わせ毎に
信号伝送路を割り当てるとともに、割り当てられた画像
出力部および画像入力部と信号伝送路とを接続状態とす
る制御信号を接続切替手段に出力制御する制御手段とを
備えるように構成している。

【０００９】すなわち、請求項１記載の発明は、画像処
理手段間を共通接続する信号伝送路を２組以上設け、各
信号伝送路毎に並列動作可能な画像処理手段を割り当て
ることにより、信号線数を抑えつつ、複数組の画像処理
装置間で画像データの並列転送処理が可能となる。

【００１０】請求項２記載の発明では、外部から入力さ
れる基準クロック信号のパルス立ち上がりまたはパルス
立ち下がりタイミングに応じて所望の画像データの入力
あるいは出力を行う複数の画像処理手段と、画像同期信
号および画像データ信号を伝送する信号線によって、す
べての画像処理手段を共通接続する信号伝送路と、外部
から入力される制御信号に基づいて、任意の画像出力部
および画像入力部と信号伝送路との間を電気的に接続、
あるいは、遮断する接続切替手段と、これらの画像処理
手段における、画像データの入力を行う画像処理手段お
よび画像データの出力を行う画像処理手段の組み合わせ
の中から、並列動作が可能な複数組の組み合わせパター
ンを検索する検索手段と、基準クロック信号のｎ（ｎは
２以上の整数）倍となる周波数の倍クロック信号を生成
する倍クロック生成手段と、画像データの入力を行う画
像処理手段および画像データの出力を行う画像処理手段
の中から任意の画像処理手段の組み合わせを選択する
際、検索手段によって検索された組み合わせパターンに
合致する一対の画像処理手段毎に、基準クロック信号の
パルス立ち上がりまたはパルス立ち下がりタイミングか
ら１／ｎずつずれた倍クロック生成手段により生成され
る倍クロック信号のパルス周期時間を割り当て、この一
対の画像処理手段と信号伝送路とを、割り当てられた時
間だけ接続状態とする制御信号を接続切替手段に出力制
御する制御手段とを備えるように構成している。

【００１１】すなわち、請求項２記載の発明は、画像処
理手段間を共通接続する信号伝送路を利用する時間間隔
をｎ以上設け、このｎ時間毎に並列動作可能な画像処理
手段を割り当てることにより、信号線数を抑えつつ、複
数組の画像処理装置間で画像データの並列転送処理が可
能となる。

【００１２】請求項３記載の発明では、信号伝送路は、
画像データを伝送するための画像データ用信号線と、画
像処理手段間におけるページ同期およびライン同期をと
るための同期信号用信号線とを有し、画像データの転送
対象となる画像処理手段は、画像データの入力側から出
力側に対して同期信号用信号線を介して同期信号を出力
するとともに、画像データの出力側から入力側に対して
画像データ用信号線を介して画像データ信号を出力する
ように構成している。

【００１３】すなわち、請求項３記載の発明は、前述し
た請求項１または２に記載する発明に加えて、選択され
た画像処理手段間だけで正しく画像データのやりとりを
行うことができる。

【００１４】

【発明の実施の形態】以下、図示した一実施例に基づい
て本発明を詳細に説明する。

【００１５】第１の実施例

【００１６】図１は、本発明の第１の実施例における画
像処理装置の要部構成を示すものである。同図に示すよ
うに、本実施例での画像処理装置１は、画像処理装置１
における処理の全体制御を行う制御部（制御手段、検索
手段）２と、制御部２から信号線１０１を介して出力さ
れる制御信号に基づき所望の画像データを読み取る画像
読取部（画像処理手段）３と、制御部２から信号線１０
２を介して出力される制御信号に基づき画像データを記
録する画像記録部（画像処理手段）４と、制御部２から
信号線１０３を介して出力される制御信号に基づき外部
装置との間で通信によるデータの送受信を行う通信部
（画像処理手段）５と、制御部２から信号線１０４を介
して出力される制御信号に基づいて、図示しないパソコ
ン等のホスト装置との入出力インターフェースとなるホ
ストインターフェース部（画像処理手段）６とを備えて
いる。

【００１７】画像読取部３、画像記録部４、通信部５、
ホストインターフェース部６は、それぞれ独立したモジ
ュール（以下、画像読取部３、画像記録部４、通信部
５、ホストインターフェース部６をそれぞれサブモジュ
ールと呼称する）を構成し、各サブモジュールは、信号
線（信号伝送路）７および信号線（信号伝送路）９によ
って相互に接続されている。なお、図１中、信号線７お
よび信号線９は、１本の信号線として表されているが、
実際には、画像データ用信号線、ページ同期信号用信号
線、ライン同期信号用信号線、ドット同期信号用信号線
の４つの信号線を含んでいる。また、信号線７の一方端
部はプルダウン抵抗８を介して低電位電源線に接続され
ており、同様に、信号線９の一方端部はプルダウン抵抗
１０を介して低電位電源線に接続されている。

【００１８】制御部２は、システムバス１００に対し、
信号線１０５を介して接続するＣＰＵ（Central Proces
sing Unit ）１１と、信号線１０６を介して接続するＲ
ＯＭ（Read Only Memory）１２と、信号線１０７を介し
て接続するＲＡＭ（Random Access Memory）１３と、信
号線１０８を介して接続する操作パネル１４と、信号線
１０９を介して接続するシリアル入出力部（以下、本文
および図中において、シリアル入出力部をＳＩＯ部と略
す）１５と、信号線１１０を介して接続するＳＩＯ部１
６と、信号線１１１を介して接続するＳＩＯ部１７と、
信号線１１２を介して接続するＳＩＯ部１８とを備えて
いる。

【００１９】ここで、ＣＰＵ１１は、制御部２の中枢と
なるプロセッサであり、ＲＯＭ１２内に格納されたプロ
グラム処理手順に基づいて、各種制御処理を実行する。
ＲＯＭ１２は、ＣＰＵ１１によって利用される各種制御
プログラムやデータ等を格納する半導体メモリである。
ＲＡＭ１３は、ＣＰＵ１１におけるプログラム処理実行
中に利用されるプログラムデータ等を格納したり、処理
に関連するデータ等を一時的に記憶し、作業領域として
利用するための半導体メモリであり、ＲＡＭ１３内の所
定領域には、キューレジスタ１３ａ、１３ｂが設定され
ている。操作パネル１４は、制御部２に対する各種指示
項目を入力するためのインターフェースである。

【００２０】ＳＩＯ部１５は、信号線１０１を介して接
続される画像読取部３に対して、ＣＰＵ１１から出力さ
れる制御信号を伝達するためのものであり、同様に、Ｓ
ＩＯ部１６は、信号線１０２を介して接続される画像記
録部４に対して、ＳＩＯ部１７は、信号線１０３を介し
て接続される通信部５に対して、ＳＩＯ部１８は、信号
線１０４を介して接続されるホストインターフェース部
６に対して、ＣＰＵ１１から出力される制御信号をそれ
ぞれ伝達するためのものである。

【００２１】図２は、図１における画像読取部の要部構
成を詳細に示すものである。画像読取部３は、バス２０
０に対し、信号線２０１を介して接続するＣＰＵ２１
と、信号線２０２を介して接続するＲＯＭ２２と、信号
線２０３を介して接続するＲＡＭ２３と、信号線２０４
を介して接続するＳＩＯ部２４と、信号線２０５ａを介
して接続する画像信号インターフェース部２５ａと、信
号線２０５ｂを介して接続する画像信号インターフェー
ス部２５ｂと、信号線２０６を介して接続するＡ／Ｄ変
換部２６と、信号線２０９を介して接続するモータ２８
と、信号線２１０を介して接続するセンサ２９とを備え
ている。

【００２２】さらに、Ａ／Ｄ変換部２６に対して信号線
２０８を介して接続するＣＣＤ（Charge Coupled Devic
e ）２７と、画像信号インターフェース部２５ａ（２５
ｂ）から信号線２１１ａ（２１１ｂ）を介して入力され
る画像データ信号ＶＤを、信号線２１２ａ（２１２ｂ）
を介して出力するバッファ回路３０ａ（３０ｂ）と、信
号線２１３ａ（２１３ｂ）を介して入力されるドット同
期信号ＶＣＬＫを、信号線２１４ａ（２１４ｂ）を介し
て画像信号インターフェース部２５ａ（２５ｂ）に出力
するバッファ回路３１ａ（３１ｂ）と、信号線２１５ａ
（２１５ｂ）を介して入力されるライン同期信号ＬＳＹ
ＮＣを、信号線２１６ａ（２１６ｂ）を介して画像信号
インターフェース部２５ａ（２５ｂ）に出力するバッフ
ァ回路３２ａ（３２ｂ）と、信号線２１７ａ（２１７
ｂ）を介して入力されるページ同期信号ＰＳＹＮＣを、
信号線２１８ａ（２１８ｂ）を介して画像信号インター
フェース部２５ａ（２５ｂ）に出力するバッファ回路３
３ａ（３３ｂ）とを備えている。

【００２３】これらバッファ回路３０ａ（３０ｂ）〜３
３ａ（３３ｂ）は、画像信号インターフェース部２５ａ
（２５ｂ）と共に選択決定手段としての機能を有し、画
像信号インターフェース部２５ａ（２５ｂ）から信号線
２１９ａ（２１９ｂ）を介して出力されるイネーブル信
号Ｅ₁ によって各信号を入出力状態を制御する。具体的
には、イネーブル信号Ｅ₁ をハイレベル（以下、
“Ｈ”）とすることでアイドル状態とし、ローレベル
（以下、“Ｌ”）とすることで動作状態とする。また、
Ａ／Ｄ変換部２６は、信号線２０７を介して画像信号イ
ンターフェース部２５ａ、２５ｂにタイミング信号を出
力する。これによって、画像読取部３は、制御部２から
入力される制御信号に基づいて、ＣＣＤ２７によって所
望の画像データを読み取り、読み取った画像データを信
号線２１２ａあるいは信号線２１２ｂ（すなわち、信号
線７または信号線９）に出力する。

【００２４】図３は、図１における画像記録部の要部構
成を詳細に示すものである。画像記録部４は、バス２２
０に対し、信号線２２１を介して接続するＣＰＵ４１
と、信号線２２２を介して接続するＲＯＭ４２と、信号
線２２３を介して接続するＲＡＭ４３と、信号線２２４
を介して接続するＳＩＯ部４４と、信号線２２６ａを介
して接続する画像信号インターフェース部４５ａと、信
号線２２６ｂを介して接続する画像信号インターフェー
ス部４５ｂと、信号線２２９を介して接続するモータ４
７と、信号線２３０を介して接続するセンサ４８とを備
えている。

【００２５】さらに、画像信号インターフェース部４５
ａ（４５ｂ）から信号線２２７ａ（２２７ｂ）を介して
接続する露光部４６と、信号線２３１ａ（２３１ｂ）を
介して入力される画像データ信号ＶＤを、信号線２３２
ａ（２３２ｂ）を介して画像信号インターフェース部４
５ａ（４５ｂ）に出力するバッファ回路４９ａ（４９
ｂ）と、画像信号インターフェース部４５ａ（４５ｂ）
から信号線２３３ａ（２３３ｂ）を介して入力されるド
ット同期信号ＶＣＬＫを、信号線２３４ａ（２３４ｂ）
を介して出力するバッファ回路５０ａ（５０ｂ）と、画
像信号インターフェース部４５ａ（４５ｂ）から信号線
２３５ａ（２３５ｂ）を介して入力されるライン同期信
号ＬＳＹＮＣを、信号線２３６ａ（２３６ｂ）を介して
出力するバッファ回路５１ａ（５１ｂ）と、画像信号イ
ンターフェース部４５ａ（４５ｂ）から信号線２３７ａ
（２３７ｂ）を介して入力されるページ同期信号ＰＳＹ
ＮＣを、信号線２３８ａ（２３８ｂ）を介して出力する
バッファ回路５２ａ（５２ｂ）とを備えている。

【００２６】これらバッファ回路４９ａ（４９ｂ）〜５
２ａ（５２ｂ）は、画像信号インターフェース部４５ａ
（４５ｂ）と共に選択決定手段としての機能を有し、画
像信号インターフェース部４５ａ（４５ｂ）から信号線
２３９ａ（２３９ｂ）を介して出力されるイネーブル信
号Ｅ₂ によって各信号を入出力状態を制御する。これに
よって、画像記録部４は、制御部２から入力される制御
信号に基づいて、露光部４６において所望の画像データ
を形成し、形成した画像データを所定の画像記録用紙に
印刷出力する。

【００２７】図４は、図１における通信部の要部構成を
詳細に示すものである。通信部５は、バス２４０に対
し、信号線２４１を介して接続するＣＰＵ６１と、信号
線２４２を介して接続するＲＯＭ６２と、信号線２４３
を介して接続するＲＡＭ６３と、信号線２４４を介して
接続するＳＩＯ部６４と、信号線２４６ａを介して接続
する画像信号インターフェース部６５ａと、信号線２４
６ｂを介して接続する画像信号インターフェース部６５
ｂと、信号線２４８を介して接続する圧縮・伸長部６６
と、信号線２４９を介して接続するモデム６７と、信号
線２５１を介して接続する回線インターフェース６８と
を備えている。

【００２８】さらに、信号線２５３ａ（２５３ｂ）を介
して入力される画像データ信号ＶＤを、信号線２５５ａ
（２５５ｂ）を介して画像信号インターフェース部６５
ａ（６５ｂ）に出力するバッファ回路６９ａ（６９ｂ）
と、画像信号インターフェース部６５ａ（６５ｂ）から
信号線２５４ａ（２５４ｂ）を介して入力される画像デ
ータ信号ＶＤを、信号線２５３ａ（２５３ｂ）を介して
出力するバッファ回路７０ａ（７０ｂ）と、信号線２５
６ａ（２５６ｂ）を介して入力されるドット同期信号Ｖ
ＣＬＫを、信号線２５８ａ（２５８ｂ）を介して画像信
号インターフェース部６５ａ（６５ｂ）に出力するバッ
ファ回路７１ａ（７１ｂ）と、画像信号インターフェー
ス部６５ａ（６５ｂ）から信号線２５７ａ（２５７ｂ）
を介して入力されるドット同期信号ＶＣＬＫを、信号線
２５６ａ（２５６ｂ）を介して出力するバッファ回路７
２ａ（７２ｂ）と、信号線２５９ａ（２５９ｂ）を介し
て入力されるライン同期信号ＬＳＹＮＣを、信号線２６
１ａ（２６１ｂ）を介して画像信号インターフェース部
６５ａ（６５ｂ）に出力するバッファ回路７３ａ（７３
ｂ）と、画像信号インターフェース部６５ａ（６５ｂ）
から信号線２６０ａ（２６０ｂ）を介して入力されるラ
イン同期信号ＬＳＹＮＣを、信号線２５９ａ（２５９
ｂ）を介して出力するバッファ回路７４ａ（７４ｂ）
と、信号線２６２ａ（２６２ｂ）を介して入力されるペ
ージ同期信号ＰＳＹＮＣを、信号線２６４ａ（２６４
ｂ）を介して画像信号インターフェース部６５ａ（６５
ｂ）に出力するバッファ回路７５ａ（７５ｂ）と、画像
信号インターフェース部６５ａ（６５ｂ）から信号線２
６３ａ（２６３ｂ）を介して入力されるページ同期信号
ＰＳＹＮＣを、信号線２６２ａ（２６２ｂ）を介して出
力するバッファ回路７６ａ（７６ｂ）とを備えている。

【００２９】バッファ回路６９ａ（６９ｂ）、７１ａ
（７１ｂ）、７３ａ（７３ｂ）、７５ａ（７５ｂ）は、
画像信号インターフェース部６５ａ（６５ｂ）と共に選
択決定手段としての機能を有し、画像信号インターフェ
ース部６５ａ（６５ｂ）から信号線２６５ａ（２６５
ｂ）を介して出力されるイネーブル信号Ｅ₃ によって各
信号を入出力状態を制御する。また、バッファ回路７０
ａ（７０ｂ）、７２ａ（７２ｂ）、７４ａ（７４ｂ）、
７６ａ（７６ｂ）は、画像信号インターフェース部６５
ａ（６５ｂ）と共に選択決定手段としての機能を有し、
画像信号インターフェース部６５ａ（６５ｂ）から信号
線２６６ａ（２６６ｂ）を介して出力されるイネーブル
信号Ｅ₄ によって各信号を入出力状態を制御する。すな
わち、通信部５は、画像信号および同期信号の入力およ
び出力を行うことから、入出力を２種類のイネーブル信
号によって制御する必要があるためである。

【００３０】圧縮・伸長部６６は、信号線２４７ａ（２
４７ｂ）を介して画像信号インターフェース部６５ａ
（６５ｂ）との間で画像信号のやりとりを行い、画像信
号の圧縮あるいは伸長を行う。また、モデム６７は、信
号線２５０を介して回線インターフェース６８に接続さ
れており、回線インターフェース６８に出力すべき信号
を変調したり、回線インターフェース６８から入力され
る信号を復調したりするものである。回線インターフェ
ース６８は、信号線２５２を介して、アナログ一般公衆
回線等の外部回線に接続し、外部回線を通して画像信号
の入出力を行うものである。これによって、通信部５
は、制御部２から入力される制御信号に基づいて、外部
回線との間で画像データの入出力を行う。

【００３１】図５は、図１におけるホストインターフェ
ース部の要部構成を詳細に示すものである。ホストイン
ターフェース部６は、バス２７０に対し、信号線２７１
を介して接続するＣＰＵ８１と、信号線２７２を介して
接続するＲＯＭ８２と、信号線２７３を介して接続する
ＲＡＭ８３と、信号線２７４を介して接続するＳＩＯ部
８４と、信号線２７６ａを介して接続する画像信号イン
ターフェース部８５ａと、信号線２７６ｂを介して接続
する画像信号インターフェース部８５ｂと、信号線２７
８を介して接続するページメモリ８６と、信号線２７９
を介して接続する双方向パラレルインターフェース８７
とを備えている。

【００３２】さらに、信号線２８１ａ（２８１ｂ）を介
して入力される画像データ信号ＶＤを、信号線２８３ａ
（２８３ｂ）を介して画像信号インターフェース部８５
ａ（８５ｂ）に出力するバッファ回路８９ａ（８９ｂ）
と、画像信号インターフェース部８５ａ（８５ｂ）から
信号線２８２ａ（２８２ｂ）を介して入力される画像デ
ータ信号ＶＤを、信号線２８１ａ（２８１ｂ）を介して
出力するバッファ回路９０ａ（９０ｂ）と、信号線２８
５ａ（２８５ｂ）を介して入力されるドット同期信号Ｖ
ＣＬＫを、信号線２８７ａ（２８７ｂ）を介して画像信
号インターフェース部８５ａ（８５ｂ）に出力するバッ
ファ回路９１ａ（９１ｂ）と、画像信号インターフェー
ス部８５ａ（８５ｂ）から信号線２８６ａ（２８６ｂ）
を介して入力されるドット同期信号ＶＣＬＫを、信号線
２８５ａ（２８５ｂ）を介して出力するバッファ回路９
２ａ（９２ｂ）と、信号線２８８ａ（２８８ｂ）を介し
て入力されるライン同期信号ＬＳＹＮＣを、信号線２９
０ａ（２９０ｂ）を介して画像信号インターフェース部
８５ａ（８５ｂ）に出力するバッファ回路９３ａ（９３
ｂ）と、画像信号インターフェース部８５ａ（８５ｂ）
から信号線２８９ａ（２８９ｂ）を介して入力されるラ
イン同期信号ＬＳＹＮＣを、信号線２８８ａ（２８８
ｂ）を介して出力するバッファ回路９４ａ（９４ｂ）
と、信号線２９１ａ（２９１ｂ）を介して入力されるペ
ージ同期信号ＰＳＹＮＣを、信号線２９３ａ（２９３
ｂ）を介して画像信号インターフェース部８５ａ（８５
ｂ）に出力するバッファ回路９５ａ（９５ｂ）と、画像
信号インターフェース部８５ａ（８５ｂ）から信号線２
９２ａ（２９２ｂ）を介して入力されるページ同期信号
ＰＳＹＮＣを、信号線２９１ａ（２９１ｂ）を介して出
力するバッファ回路９６ａ（９６ｂ）とを備えている。

【００３３】バッファ回路８９ａ（８９ｂ）、９１ａ
（９１ｂ）、９３ａ（９３ｂ）、９５ａ（９５ｂ）は、
画像信号インターフェース部８５ａ（８５ｂ）と共に選
択決定手段としての機能を有し、画像信号インターフェ
ース部８５ａ（８５ｂ）から信号線２９４ａ（２９４
ｂ）を介して出力されるイネーブル信号Ｅ₅ によって各
信号を入出力状態を制御する。また、バッファ回路９０
ａ（９０ｂ）、９２ａ（９２ｂ）、９４ａ（９４ｂ）、
９６ａ（９６ｂ）は、画像信号インターフェース部８５
ａ（８５ｂ）と共に選択決定手段としての機能を有し、
画像信号インターフェース部８５ａ（８５ｂ）から信号
線２９５ａ（２９５ｂ）を介して出力されるイネーブル
信号Ｅ₆ によって各信号を入出力状態を制御する。すな
わち、ホストインターフェース部６は、通信部５と同様
に、画像信号および同期信号の入力および出力を行うこ
とから、入出力を２種類のイネーブル信号によって制御
する必要があるためである。

【００３４】ページメモリ８６は、信号線２７７ａ（２
７７ｂ）を介して画像信号インターフェース部８５ａ
（８５ｂ）との間で画像信号のやりとりを行い、１ペー
ジ分の画像データを格納する。また、双方向パラレルイ
ンターフェース８７は、信号線２８０を介して、ホスト
装置となるパーソナルコンピュータ（以下、パソコン）
８８と接続するためのインターフェースであり、この双
方向パラレルインターフェース８７によって、パソコン
８８との間で画像信号の入出力を行うものである。これ
によって、ホストインターフェース部６は、制御部２か
ら入力される制御信号に基づいて、パソコン８８との間
で画像データの入出力を行う。

【００３５】以上の構成において、各サブモジュール内
の画像信号インターフェース部２５ａ（２５ｂ）、４５
ａ（４５ｂ）、６５ａ（６５ｂ）、８５ａ（８５ｂ）に
は、それぞれ、ページ同期信号用信号線、ライン同期信
号用信号線、ドット同期信号用信号線、画像データ用信
号線の４本の信号線が接続され、これらの４本の信号線
によって信号線７が形成されている。

【００３６】図６は、アイドル時における、ページ同期
信号、ライン同期信号、ドット同期信号、画像データ信
号の波形を示すためのものであり、図７は、動作時にお
ける、ページ同期信号、ライン同期信号、ドット同期信
号、画像データ信号の波形を示すためのものである。な
お、図６および図７中、（ａ）はページ同期信号ＰＳＹ
ＮＣ、（ｂ）はライン同期信号ＬＳＹＮＣ、（ｃ）はド
ット同期信号ＶＣＬＫ、（ｄ）は画像データ信号ＶＤを
示す。

【００３７】アイドル時には、図６に示すように、ペー
ジ同期信号用信号線、ライン同期信号用信号線、ドット
同期信号用信号線の各信号線電位は、非活性状態の
“Ｌ”に固定する。このため、プルダウン抵抗８には、
数百Ω〜数ｋΩの抵抗値を有する抵抗を用い、非活性状
態における同期信号線の電位レベルを一定に保ってい
る。また、画像データ用信号線は、ハイインピーダンス
（以下、“Ｚ”）とする。

【００３８】一方、動作時には、制御部２によって画像
出力を行う所定のサブモジュール（この場合、画像読取
部２、通信部４、ホストインターフェース部５のいずれ
か）と、画像入力を行う所定のサブモジュール（この場
合、画像記録部３、通信部４、ホストインターフェース
部５のいずれか）とを活性状態とし、画像データ信号Ｖ
Ｄの入力を求めるサブモジュールから画像データ信号Ｖ
Ｄを出力するサブモジュールに対して、図７に示すよう
な、ページ同期信号ＰＳＹＮＣ、ライン同期信号ＬＳＹ
ＮＣ、ドット同期信号ＶＣＬＫを信号線７に出力する。
すると、画像データ信号ＶＤを出力するサブモジュール
側では、入力されるページ同期信号ＰＳＹＮＣ、ライン
同期信号ＬＳＹＮＣ、ドット同期信号ＶＣＬＫに同期し
て、画像データ信号ＶＤを信号線７に出力する。

【００３９】このとき、画像データ信号ＶＤを出力すべ
きサブモジュール、および、画像データ信号ＶＤを入力
すべきサブモジュール以外のサブモジュールは、アイド
ル状態となっているため、信号線７とは電気的に遮断さ
れた状態となっている。すなわち、選択された２つのサ
ブモジュール間だけを、ページ同期信号用信号線、ライ
ン同期信号用信号線、ドット同期信号用信号線、画像デ
ータ用信号線によって接続したものと等価な状態とな
る。なお、各信号は、原稿または記録紙サイズ、読み取
りまたは記録解像度によって異なった時間周期となる。

【００４０】図８は、画像データの入出力を行うサブモ
ジュールの動作可能な組み合わせを例示するものであ
る。画像出力側となるサブモジュールは、画像読取部
２、通信部４、ホストインターフェース部５のいずれか
であり、一方、画像入力側となるサブモジュールは、画
像記録部３、通信部４、ホストインターフェース部５の
いずれかである。そして、各サブモジュール同士の組み
合わせによって、図８に示すように、「コピー」（０１
Ｈ）、「送信蓄積」（０２Ｈ）、「ローカルスキャン」
（０３Ｈ）、「受信プリント」（０４Ｈ）、「ＰＣファ
ックス受信」（０５Ｈ）、「ＰＣプリント」（０６
Ｈ）、「ＰＣファックス送信」（０７Ｈ）の７つの動作
モードを実現している。そして、各動作モードには、
“０１Ｈ”〜“０７Ｈ”の番号が振られている。

【００４１】本実施例の画像処理装置１は、動作時にお
いて、活性状態となる画像出力側および画像入力側のサ
ブモジュールはそれぞれ２つあり、図９〜図１１に示す
ように、各サブモジュールの組み合わせによって、一度
に２つまでの動作を並列して行うことができるようにな
っている。図１２に現在の動作状態からデュアル動作可
能な次の動作の一覧を示す。このように、アイドル中の
サブモジュールから動作要求があった場合、ＲＡＭ１３
内のキューレジスタ１３ａ、１３ｂに対して、その要求
がキューイングされる。キューレジスタ１３ａ、１３ｂ
は、前述したように、ＲＡＭ１３内の所定領域に設けら
れ、ＣＰＵ１１によって管理されている。また、本実施
例では、２つのサブモジュールが動作中に、残り２つの
サブモジュールから動作要求が発生する可能性があるた
め、図１３に示すように、３段のキューレジスタを用意
している。

【００４２】図１３は、動作要求に伴うキューレジスタ
内部値の変化を説明するためのものである。電源投入直
後のキューレジスタ１３ａ、１３ｂは、１段目から３段
目まで共に“００Ｈ”を格納している（図１３中、Ａ参
照）。ここで、画像読取部２から「送信蓄積」の動作要
求があると、キューレジスタ１３ａの１段目に“０２
Ｈ”を書き込み、「送信蓄積」動作を実行する（図１３
中、Ｂ参照）。そして、「送信蓄積」動作の最中にホス
トインターフェース部５から「ＰＣプリント」の動作要
求があると、現在「送信蓄積」動作を実行中であるた
め、キューレジスタ１３ｂの１段目に“０６Ｈ”を書き
込む（図１３中、Ｃ参照）。

【００４３】そして、「ＰＣプリント」動作が終了する
と、キューレジスタ１３ｂの１段目の内容に“００Ｈ”
を書き込む。さらに、「送信蓄積」動作の最中にホスト
インターフェース部５から「ＰＣファックス送信」の動
作要求があると、「ＰＣファックス送信」動作は、図１
２に示すように、「送信蓄積」動作とデュアル動作がで
きないため、キューレジスタ１３ａの２段目に“０７
Ｈ”を書き込み、「ＰＣファックス送信」動作は待機状
態となる（図１３中、Ｃ参照）。

【００４４】次に、上述の実施例における画像処理装置
１の動作例を図１４〜図２３に基づいて説明する。

【００４５】図１４は、画像処理装置の電源投入後の処
理手順を示すものである。画像処理装置１に電源が投入
されると、ＣＰＵ１１は、ＲＡＭ１３内のキューレジス
タに対して“００Ｈ”を書き込み、キューレジスタを初
期化する（ステップＳ１０１）。そして、各サブモジュ
ール内は、画像信号インターフェース部２５ａ（２５
ｂ）、４５ａ（４５ｂ）、６５ａ（６５ｂ）、８５ａ
（８５ｂ）から出力するイネーブル信号Ｅ₁ 〜Ｅ₆ をそ
れぞれ“Ｈ”とする。これによって、ページ同期信号用
信号線、ライン同期信号用信号線、ドット同期信号用信
号線の各信号線電位を非活性状態の“Ｌ”に固定し、ア
イドル状態とする（ステップＳ１０２）。次いで、その
他の初期化処理を実行する（ステップＳ１０３）。

【００４６】図１５〜図１７は、本実施例の画像処理装
置でファクシミリ送信を行う場合の処理手順を示すもの
である。オペレータによって操作パネル１４から「送信
蓄積」の指示入力があると（ステップＳ２０１）、ＣＰ
Ｕ１１は、キューレジスタ１３ａ（１３ｂ）の１段目の
内容を読み出し、その内容が“００Ｈ”であり、現在の
動作状態がアイドル状態であることを確認する（ステッ
プＳ２０２）。そして、ＣＰＵ１１は、キューレジスタ
１３ａの１段目に“０２Ｈ”を書き込み、動作モードと
して「送信蓄積」を選択する（ステップＳ２０３）。続
いて、ＣＰＵ１１は、ＳＩＯ部１５から信号線１０１を
介して画像読取部３に対して原稿の読み取りを指示し
（ステップＳ２０４）、画像読取部３がレディ状態であ
るか否かを判断する（ステップＳ２０５）。

【００４７】ステップＳ２０５の判断処理において、画
像読取部３からレディステータス信号の返答がない場合
には、画像読取部３はまだレディ状態ではないものと判
断し（ステップＳ２０５；Ｎ）、レディステータス信号
を受信するまで待機する。一方、ステップＳ２０５の判
断処理において、画像読取部３からレディステータス信
号の返答があった場合には、画像読取部３がレディ状態
であるものと判断する（ステップＳ２０５；Ｙ）。レデ
ィ状態となった画像読取部３は、画像信号インターフェ
ース部２５ａ（２５ｂ）から出力するイネーブル信号Ｅ
₁ を“Ｌ”として、ページ同期信号用信号線、ライン同
期信号用信号線、ドット同期信号用信号線を動作状態と
するとともに、センサ２９によって原稿サイズを検出
し、検出した原稿サイズの情報をＳＩＯ部４４からＣＰ
Ｕ１１に通知する（ステップＳ２０６）。

【００４８】次に、ＣＰＵ１１は、ＳＩＯ部１７から信
号線１０３を介して通信部５に対して送信を指示すると
ともに、原稿サイズ、送信モード、相手先電話番号等の
必要な情報も伝達する（ステップＳ２０７）。ＣＰＵ１
１からの送信指示を受けた通信部５は、画像信号インタ
ーフェース部６５ａ（６５ｂ）から出力するイネーブル
信号Ｅ₃ を“Ｌ”として、ページ同期信号用信号線、ラ
イン同期信号用信号線、ドット同期信号用信号線の動作
状態とし、ページ同期信号ＰＳＹＮＣ、ライン同期信号
ＬＳＹＮＣ、ドット同期信号ＶＣＬＫの各同期信号を送
出可能な状態とする（ステップＳ２０８）。

【００４９】次いで、通信部５は、原稿サイズに応じた
所定のページ同期信号ＰＳＹＮＣ、ライン同期信号ＬＳ
ＹＮＣ、ドット同期信号ＶＣＬＫの各同期信号を信号線
７に出力し、信号線７を介して画像読取部３は、これら
の同期信号を入力する（ステップＳ２０９）。これによ
って、画像読取部３は、信号線７に画像データ信号ＶＤ
を出力し、信号線７を介して通信部５は、画像データ信
号ＶＤを入力する。さらに、通信部５は、圧縮・伸長部
６６によって画像データ信号ＶＤの圧縮を行い、圧縮し
た画像データをＲＡＭ６３に蓄積する（ステップＳ２１
０）。

【００５０】そして、通信部５は、１ページ分の「送信
蓄積」が終了すると、ページ終了の情報をＳＩＯ部６４
からＣＰＵ１１に通知する（ステップＳ２１１）。する
と、ＣＰＵ１１は、ＳＩＯ部１５から信号線１０１を介
して画像読取部３に対して原稿の残りがあるか否かを確
認し（ステップＳ２１２）、画像読取部３に原稿がまだ
あるか否かを判断する（ステップＳ２１３）。ステップ
Ｓ２１３の判断処理において、画像読取部３に原稿がま
だある場合（ステップＳ２１３；Ｙ）、ＣＰＵ１１は、
ＳＩＯ部１７から信号線１０３を介して通信部５に対し
て次原稿の入力を指示し（ステップＳ２１４）、ステッ
プＳ２０９からの処理を実行する。一方、ステップＳ２
１３の判断処理において、画像読取部３に原稿がもうな
い場合（ステップＳ２１３；Ｎ）、ＣＰＵ１１は、ＳＩ
Ｏ部１５から信号線１０１を介して画像読取部３に対し
て「送信蓄積」動作の終了を通知する（ステップＳ２１
５）。

【００５１】「送信蓄積」動作の終了通知を受けた画像
読取部３は、画像信号インターフェース部２５ａ（２５
ｂ）から出力するイネーブル信号Ｅ₁ を“Ｈ”として、
ページ同期信号用信号線、ライン同期信号用信号線、ド
ット同期信号用信号線をアイドル状態とする（ステップ
Ｓ２１６）。続いて、ＣＰＵ１１は、ＳＩＯ部１７から
信号線１０３を介して通信部５に対して「送信蓄積」動
作の終了を通知する（ステップＳ２１７）。「送信蓄
積」動作の終了通知を受けた通信部５は、画像信号イン
ターフェース部６５から出力するイネーブル信号Ｅ₃ を
“Ｈ”として、ページ同期信号用信号線、ライン同期信
号用信号線、ドット同期信号用信号線をアイドル状態と
する（ステップＳ２１８）。次いで、ＣＰＵ６１は、Ｒ
ＡＭ６３内に蓄積された圧縮画像データをモデム６７で
変調した後、回線インターフェース６８を介して通信相
手先に送信する（ステップＳ２１９）。そして、ＣＰＵ
１１は、キューレジスタの１段目に“００Ｈ”を書き込
み、「送信蓄積」の終了を設定する（ステップＳ２２
０）。

【００５２】図１８〜図２０は、本実施例の画像処理装
置でファクシミリ送信を行っている最中に、並列処理可
能な他の動作要求があった場合の処理手順を示すもので
ある。なお、本例では、他の動作要求として、ホストイ
ンターフェース部６に接続されているパソコン８８から
「ＰＣプリント」動作要求があった場合についての説明
となっている。他の動作要求の組み合わせは、図９〜図
１２に示す組み合わせパターン内であれば、該当箇所の
変更だけで同様の処理手順となる。

【００５３】ホストインターフェース部６に接続された
パソコン８８から双方向パラレルインターフェース８７
を介してプリント要求の入力があると（ステップＳ３０
１）、ホストインターフェース部６は、パソコン８８か
ら送られてくる印字データをページメモリ８６内に格納
する（ステップＳ３０２）。そして、ページメモリ８６
内に１ページ分の印字データが格納された時点で、ホス
トインターフェース部６は、ＳＩＯ部８４から信号線１
０４を介してＣＰＵ１１にプリント要求がある旨を通知
する（ステップＳ３０３）。このとき、記録紙サイズ等
の情報も一緒に通知する。

【００５４】ホストインターフェース部６からの通知を
受け取ったＣＰＵ１１は、キューレジスタ１３ａの１段
目の内容を読み出し、内容をチェックする（ステップＳ
３０４）。この場合、キューレジスタ１３ａの１段目の
内容は、図１３中、Ｂに示すように「送信蓄積」を表す
“０２Ｈ”となっているため、現在の動作状態が「送信
蓄積」状態であることを確認する。続いて、ＣＰＵ１１
は、キューレジスタ１３ｂの１段目の内容を読み出し、
その内容が“００Ｈ”であることを確認すると、ここに
“０６Ｈ”を書き込み、次の動作モードとして「ＰＣプ
リント」の動作要求がある旨を記録する（ステップＳ３
０５）。

【００５５】続いて、ＣＰＵ１１は、ＳＩＯ部１８から
信号線１０４を介してホストインターフェース部６に対
してプリント開始を指示する（ステップＳ３０６）。プ
リント開始の指示が与えられたホストインターフェース
部６は、画像信号インターフェース部８５ｂから出力す
るイネーブル信号Ｅ₆ を“Ｌ”として、画像信号を出力
可能状態とする（ステップＳ３０７）。そして、ＣＰＵ
１１は、ＳＩＯ部１６から信号線１０２を介して画像記
録部４に対して印字を指示し（ステップＳ３０８）、画
像記録部４がレディ状態であるか否かを判断する（ステ
ップＳ３０９）。

【００５６】ステップＳ３０９の判断処理において、画
像記録部４からレディステータス信号の返答がない場合
には、画像記録部４はまだレディ状態ではないものと判
断し（ステップＳ３０９；Ｎ）、レディステータス信号
を受信するまで待機する。一方、ステップＳ３０９の判
断処理において、画像記録部４からレディステータス信
号の返答があった場合には、画像記録部４がレディ状態
であるものと判断する（ステップＳ３０９；Ｙ）。レデ
ィ状態となった画像記録部４は、画像信号インターフェ
ース部４５ｂから出力するイネーブル信号Ｅ２を“Ｌ”
として、ページ同期信号用信号線、ライン同期信号用信
号線、ドット同期信号用信号線を動作状態とし、ページ
同期信号ＰＳＹＮＣ、ライン同期信号ＬＳＹＮＣ、ドッ
ト同期信号ＶＣＬＫの各同期信号を送出可能な状態とす
る（ステップＳ３１０）。

【００５７】次いで、画像記録部４は、原稿サイズに応
じた所定のページ同期信号ＰＳＹＮＣ、ライン同期信号
ＬＳＹＮＣ、ドット同期信号ＶＣＬＫの各同期信号を信
号線７に出力し、信号線７を介してホストインターフェ
ース部６は、これらの同期信号を入力する（ステップＳ
３１１）。これによって、ホストインターフェース部６
は、信号線９に画像データ信号ＶＤを出力し、信号線９
を介して画像記録部４は、画像データ信号ＶＤを入力す
る。

【００５８】そして、ホストインターフェース部６は、
画像記録部４に対して画像データ信号ＶＤを出力しつ
つ、パソコン８８から送られてくる次の印字データをペ
ージメモリ８６内に格納し（ステップＳ３１２）、ホス
トインターフェース部６は、１ページ分の印字データの
格納が終了すると、ページ終了の情報をＳＩＯ部８４か
らＣＰＵ１１に通知する（ステップＳ３１３）。する
と、ＣＰＵ１１は、ＳＩＯ部１８から信号線１０４を介
してホストインターフェース部６に対して印字データの
残りがあるか否かを確認し（ステップＳ３１４）、ペー
ジメモリ８６内に印字データがまだあるか否かを判断す
る（ステップＳ３１５）。ステップＳ３１５の判断処理
において、ページメモリ８６内に印字データがまだある
場合（ステップＳ３１５；Ｙ）、ステップＳ３１５から
の処理を再度実行する。

【００５９】一方、ステップＳ３１５の判断処理におい
て、ページメモリ８６内に印字データがもうない場合
（ステップＳ３１５；Ｎ）、ＣＰＵ１１は、ＳＩＯ部１
８から信号線１０４を介してホストインターフェース部
６に対して「ＰＣプリント」動作の終了を通知する（ス
テップＳ３１６）。「ＰＣプリント」動作の終了通知を
受けたホストインターフェース部６は、画像信号インタ
ーフェース部８５ｂから出力するイネーブル信号Ｅ₆ を
“Ｈ”として、ページ同期信号用信号線、ライン同期信
号用信号線、ドット同期信号用信号線をアイドル状態と
する（ステップＳ３１７）。

【００６０】続いて、ＣＰＵ１１は、ＳＩＯ部１６から
信号線１０２を介して画像記録部４に対して「ＰＣプリ
ント」動作の終了を通知する（ステップＳ３１８）。
「ＰＣプリント」動作の終了通知を受けた画像記録部４
は、画像信号インターフェース部４５ｂから出力するイ
ネーブル信号Ｅ２を“Ｈ”として、ページ同期信号用信
号線、ライン同期信号用信号線、ドット同期信号用信号
線をアイドル状態とする（ステップＳ３１９）。そし
て、ＣＰＵ１１は、キューレジスタ１３ｂの１段目に
“００Ｈ”を書き込み、「ＰＣプリント」の終了を設定
する（ステップＳ３２０）。

【００６１】図２１〜図２３は、本実施例の画像処理装
置でファクシミリ送信を行っている最中に、並列処理不
可能な他の動作要求があった場合の処理手順を示すもの
である。なお、本例では、他の動作要求として、ホスト
インターフェース部６に接続されているパソコン８８か
ら「ＰＣファックス送信」動作要求があった場合につい
ての説明となっているが、「ＰＣファックス送信」動作
要求以外の動作要求についても該当箇所の変更だけで同
様の処理手順となる。

【００６２】ホストインターフェース部６に接続された
パソコン８８から双方向パラレルインターフェース８７
を介してＰＣファックス送信要求の入力があると（ステ
ップＳ４０１）、ホストインターフェース部６は、パソ
コン８８から送られてくる送信データをページメモリ８
６内に格納する（ステップＳ４０２）。そして、ページ
メモリ８６内に１ページ分の送信データが格納された時
点で、ホストインターフェース部６は、ＳＩＯ部８４か
ら信号線１０４を介してＣＰＵ１１にプリント要求があ
る旨を通知する（ステップＳ４０３）。このとき、記録
紙サイズ等の情報も一緒に通知する。

【００６３】ホストインターフェース部６からの通知を
受け取ったＣＰＵ１１は、キューレジスタ１３ａの１段
目の内容を読み出し、内容をチェックする（ステップＳ
４０４）。この場合、キューレジスタの１段目の内容
は、図１３中、Ｃに示すように「送信蓄積」を表す“０
２Ｈ”となっているため、現在の動作状態が「送信蓄
積」状態であることを確認する。続いて、ＣＰＵ１１
は、キューレジスタ１３ａの２段目の内容を読み出し、
その内容が“００Ｈ”であることを確認すると、ここに
“０７Ｈ”を書き込み、次の動作モードとして「ＰＣフ
ァックス送信」の動作要求がある旨を記録する（ステッ
プＳ４０５）。そして、ＣＰＵ１１は、現在「送信蓄
積」動作中であるため、ＳＩＯ部１８から信号線１０４
を介してホストインターフェース部６に一時待機するこ
とを指示する（ステップＳ４０６）。以後、ＣＰＵ１１
は、一定周期でキューレジスタの内容をチェックする
（ステップＳ４０７）。

【００６４】すなわち、キューレジスタの１段目が“０
０Ｈ”となったか否かを一定周期毎に判断し（ステップ
Ｓ４０８）、“００Ｈ”となった場合（ステップＳ４０
８；Ｙ）、ＣＰＵ１１は、キューレジスタの１段目に２
段目の内容（この場合、“０７Ｈ”）をコピーするとと
もに、２段目の内容を“００Ｈ”に書き込み、キューレ
ジスタの内容を更新する（ステップＳ４０９）。続い
て、ＣＰＵ１１は、ＳＩＯ部１８から信号線１０４を介
してホストインターフェース部６に対してＰＣファック
ス送信開始を指示する（ステップＳ４１０）。

【００６５】ＰＣファックス送信開始の指示が与えられ
たホストインターフェース部６は、画像信号インターフ
ェース部８５ａから出力するイネーブル信号Ｅ₆ を
“Ｌ”として、画像信号を出力可能状態とする（ステッ
プＳ４１１）。そして、ＣＰＵ１１は、ＳＩＯ部１７か
ら信号線１０３を介して通信部５に対して送信を指示し
（ステップＳ４１２）、通信部５がレディ状態であるか
否かを判断する（ステップＳ４１３）。

【００６６】ステップＳ４１３の判断処理において、通
信部５からレディステータス信号の返答がない場合に
は、通信部５はまだレディ状態ではないものと判断し
（ステップＳ４１３；Ｎ）、レディステータス信号を受
信するまで待機する。一方、ステップＳ４１３の判断処
理において、通信部５からレディステータス信号の返答
があった場合には、通信部５がレディ状態であるものと
判断する（ステップＳ４１３；Ｙ）。レディ状態となっ
た通信部５は、画像信号インターフェース部６５ａから
出力するイネーブル信号Ｅ２を“Ｌ”として、ページ同
期信号用信号線、ライン同期信号用信号線、ドット同期
信号用信号線を動作状態とし、ページ同期信号ＰＳＹＮ
Ｃ、ライン同期信号ＬＳＹＮＣ、ドット同期信号ＶＣＬ
Ｋの各同期信号を送出可能な状態とする（ステップＳ４
１４）。

【００６７】次いで、送信部３は、送信データに応じた
所定のページ同期信号ＰＳＹＮＣ、ライン同期信号ＬＳ
ＹＮＣ、ドット同期信号ＶＣＬＫの各同期信号を信号線
７に出力し、信号線７を介してホストインターフェース
部６は、これらの同期信号を入力する（ステップＳ４１
５）。これによって、ホストインターフェース部６は、
信号線７に画像データ信号ＶＤを出力し、信号線７を介
して送信部３は、画像データ信号ＶＤを入力する。そし
て、ホストインターフェース部６は、画像記録部４に対
して画像データ信号ＶＤを出力しつつ、パソコン８８か
ら送られてくる次の送信データをページメモリ８６内に
格納し（ステップＳ４１６）、ホストインターフェース
部６は、１ページ分の送信データの格納が終了すると、
ページ終了の情報をＳＩＯ部８４からＣＰＵ１１に通知
する（ステップＳ４１７）。

【００６８】すると、ＣＰＵ１１は、ＳＩＯ部１８から
信号線１０４を介してホストインターフェース部６に対
して印字データの残りがあるか否かを確認し（ステップ
Ｓ４１８）、ページメモリ８６内に送信データがまだあ
るか否かを判断する（ステップＳ４１９）。ステップＳ
４１９の判断処理において、ページメモリ８６内に印字
データがまだある場合（ステップＳ４１９；Ｙ）、ステ
ップＳ４１５からの処理を再度実行する。一方、ステッ
プＳ４１９の判断処理において、ページメモリ８６内に
送信データがもうない場合（ステップＳ４１９；Ｎ）、
ＣＰＵ１１は、ＳＩＯ部１８から信号線１０４を介して
ホストインターフェース部６に対して「ＰＣファックス
送信」動作の終了を通知する（ステップＳ４２０）。

【００６９】「ＰＣファックス送信」動作の終了通知を
受けたホストインターフェース部６は、画像信号インタ
ーフェース部８５ａから出力するイネーブル信号Ｅ₆ を
“Ｈ”として、ページ同期信号用信号線、ライン同期信
号用信号線、ドット同期信号用信号線をアイドル状態と
する（ステップＳ４２１）。続いて、ＣＰＵ１１は、Ｓ
ＩＯ部１６から信号線１０２を介して通信部５に対して
「ＰＣファックス送信」動作の終了を通知する（ステッ
プＳ４２２）。「ＰＣファックス送信」動作の終了通知
を受けた通信部５は、画像信号インターフェース部６５
ａから出力するイネーブル信号Ｅ２を“Ｈ”として、ペ
ージ同期信号用信号線、ライン同期信号用信号線、ドッ
ト同期信号用信号線をアイドル状態とする（ステップＳ
４２３）。そして、ＣＰＵ１１は、キューレジスタ１３
ａの１段目に“００Ｈ”を書き込み、「ＰＣファックス
送信」の終了を設定する（ステップＳ４２４）。

【００７０】以上説明したように、本実施例では、各サ
ブモジュール間で、画像データ用信号線、ページ同期信
号用信号線、ライン同期信号用信号線、ドット同期信号
用信号線の４つの信号線を共通の信号線として使用する
ことで、信号線数を増やすことなく、後からサブモジュ
ールを増設することが容易に行え、システムの拡張性に
優れている。また、この共通の信号線を複数備えること
により、異なるサブモジュールの組み合わせによる並列
動作が可能となる。

【００７１】第１の実施例における第１の変形例

【００７２】前述した実施例でのファクシミリ送信は、
通信部５内のＲＡＭ６３に送信すべき画像データを蓄積
した後に行うようにしているが、すべての画像データを
蓄積してから送信するのではなく、通信部５に入力され
る画像データを、入力された時点で順次送信するように
してもよい。また、前述の実施例では、サブモジュール
の一例として、画像読取部３、画像記録部４、通信部
５、ホストインターフェース部６の４つを挙げている
が、他にも画像データの入力あるいは出力を行う機能を
有するものであれば、どのようなものをサブモジュール
として接続しても構わない。

【００７３】第２の実施例

【００７４】図２４は、本発明の第２の実施例における
画像処理装置の要部構成を示すものである。同図に示す
ように、本実施例での画像処理装置１′は、第１の実施
例と同様に、画像処理装置１′における処理の全体制御
を行う制御部（制御手段、検索手段）２′と、制御部
２′から信号線１０１を介して出力される制御信号に基
づき所望の画像データを読み取る画像読取部（画像処理
手段）３′と、制御部２′から信号線１０２を介して出
力される制御信号に基づき画像データを記録する画像記
録部（画像処理手段）４′と、制御部２′から信号線１
０３を介して出力される制御信号に基づき外部装置との
間で通信によるデータの送受信を行う通信部（画像処理
手段）５′と、制御部２′から信号線１０４を介して出
力される制御信号に基づいて、図示しないパソコン等の
ホスト装置との入出力インターフェースとなるホストイ
ンターフェース部（画像処理手段）６′とを備えてい
る。また、画像読取部３、画像記録部４、通信部５、ホ
ストインターフェース部６は、図２〜図５に示す画像信
号インターフェース部２５ｂ、４５ｂ、６５ｂ、８５ｂ
と、これら画像信号インターフェース部２５ｂ、４５
ｂ、６５ｂ、８５ｂに接続するバッファ回路を除いたも
のとなっている。

【００７５】前述の第１実施例では、図７（ｃ）に示す
ように、各ドット同期信号用信号線から入力される基準
クロック信号となるドット同期信号によって、その動作
タイミングを決定していたが、本実施例では、この基準
クロック信号の２倍の周波数の倍クロック信号ＸＶＣＬ
Ｋを生成する倍クロック生成手段（図示せず）を新たに
設け、この倍クロック生成手段によって生成される倍ク
ロック信号ＸＶＣＬＫを、信号線９′を介して各サブモ
ジュールに入力する。

【００７６】そして、各サブモジュールの画像信号イン
ターフェース部２５ａ、４５ａ、６５ａ、８５ａは、図
２５に示すように、倍クロック信号ＸＶＣＬＫのパルス
立ち下がりタイミングをサンプリング点として時分割利
用することで、第一転送タイミングと第二転送タイミン
グとの２つの転送タイミングを作り出し、１本の共通接
続された信号線７で同時に２組の画像データ転送を可能
としている。

【００７７】図２５は、第２の実施例の動作時におけ
る、ページ同期信号、ライン同期信号、ドット同期信
号、画像データ信号の各波形を示すものである。同図
中、（ａ）は基本クロック信号となるドット同期信号Ｖ
ＣＬＫ、（ｂ）は倍クロック信号ＸＶＣＬＫ、（ｃ）は
第一転送タイミングにおけるページ同期信号ＰＳＹＮ
Ｃ、（ｄ）は第一転送タイミングにおけるライン同期信
号ＬＳＹＮＣ、（ｅ）は第一転送タイミングにおける画
像データ信号ＶＤ、（ｆ）は第二転送タイミングにおけ
るページ同期信号ＰＳＹＮＣ、（ｇ）は第二転送タイミ
ングにおけるライン同期信号ＬＳＹＮＣ、（ｈ）は第二
転送タイミングにおける画像データ信号ＶＤを示す。

【００７８】このように本実施例では、通常使用するド
ット同期信号の２倍の周波数のクロック信号を用いて、
時分割処理を行うことにより、１本の共通伝送路によっ
て異なるサブモジュールの組み合わせによる並列動作が
可能となる。したがって、本実施例では、伝送路数の増
加に伴う信号線数の増加を最小限に抑えることができ
る。

【００７９】第２の実施例における第１の変形例

【００８０】前述した第２の実施例では、基準クロック
信号となるドット同期信号の２倍の周波数を有する倍ク
ロック信号ＸＶＣＬＫを別に生成していたが、各サブモ
ジュール内にドット同期信号を取り込み、その内部にお
いて、クロック周波数を２倍にするように構成してもよ
い。また、動作周波数は、ドット同期信号の２倍に限ら
ず、ｎ（ｎは２以上の整数）倍とすることで、同時にｎ
組のサブモジュールの並列動作を可能とするように構成
することもできる。

【００８１】

【発明の効果】以上説明したように、請求項１記載の発
明では、画像処理手段間を共通接続する信号伝送路を２
組以上設けて、各信号伝送路毎に並列動作可能な画像処
理手段を割り当てることで、信号線数を抑えつつ、複数
組の画像処理装置間で画像データの並列転送処理を行う
ことができる。

【００８２】請求項２記載の発明では、画像処理手段間
を共通接続する信号伝送路を利用する時間間隔を複数に
分割し、分割された時間毎に並列動作可能な画像処理手
段を割り当てることにより、信号線数を抑えつつ、複数
組の画像処理装置間で画像データの並列転送処理を行う
ことができる。

【００８３】請求項３記載の発明では、請求項１または
２に記載する発明に加えて、画像データ伝送のために外
部から同期信号を供給することなく、選択された画像処
理手段間だけで正しく画像データのやりとりを行うこと
ができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例における画像処理装置
の要部構成を示す図である。

【図２】 図１における画像読取部の要部構成を示すブ
ロック図である。

【図３】 図１における画像記録部の要部構成を示すブ
ロック図である。

【図４】 図１における通信部の要部構成を示すブロッ
ク図である。

【図５】 図１におけるホストインターフェース部の要
部構成を示すブロック図である。

【図６】 アイドル時における、ページ同期信号、ライ
ン同期信号、ドット同期信号、画像データ信号の波形を
示す図である。

【図７】 動作時における、ページ同期信号、ライン同
期信号、ドット同期信号、画像データ信号の波形を示す
図である。

【図８】 画像データの入出力を行うサブモジュールの
動作可能な組み合わせを示す図である。

【図９】 並列動作が可能な組み合わせ例を示す図であ
る。

【図１０】 並列動作が可能な組み合わせ例を示す図で
ある。

【図１１】 並列動作が可能な組み合わせ例を示す図で
ある。

【図１２】 現在の動作状態からデュアル動作可能な次
の動作の一覧を示す図である。

【図１３】 動作要求に伴うキューレジスタ内部値の変
化を説明するための図である。

【図１４】 画像処理装置の電源投入後の処理手順を示
す図である。

【図１５】 本実施例の画像処理装置でファクシミリ送
信を行う場合の処理手順を示す図である。

【図１６】 図１５に続く、本実施例の画像処理装置で
ファクシミリ送信を行う場合の処理手順を示す図であ
る。

【図１７】 図１６に続く、本実施例の画像処理装置で
ファクシミリ送信を行う場合の処理手順を示す図であ
る。

【図１８】 本実施例の画像処理装置でのある動作中に
並列動作可能な他の動作要求があった場合の処理手順を
示す図である。

【図１９】 図１８に続く、本実施例の画像処理装置で
のある動作中に並列動作可能な他の動作要求があった場
合の処理手順を示す図である。

【図２０】 図１９に続く、本実施例の画像処理装置で
のある動作中に並列動作可能な他の動作要求があった場
合の処理手順を示す図である。

【図２１】 本実施例の画像処理装置でのある動作中に
並列動作が不可能な他の動作要求があった場合の処理手
順を示す図である。

【図２２】 図２１に続く、本実施例の画像処理装置で
のある動作中に並列動作が不可能な他の動作要求があっ
た場合の処理手順を示す図である。

【図２３】 図２２に続く、本実施例の画像処理装置で
のある動作中に並列動作が不可能な他の動作要求があっ
た場合の処理手順を示す図である。

【図２４】 本発明の第２の実施例における画像処理装
置の要部構成を示す図である。

【図２５】 第２の実施例の動作時における、ページ同
期信号、ライン同期信号、ドット同期信号、画像データ
信号の各波形を示す図である。

【符号の説明】

１、１′…画像処理装置、２、２′…制御部（制御手
段）、３、３′…画像読取部（画像処理手段）、４、
４′…画像記録部（画像処理手段）、５、５′…通信部
（画像処理手段）、６、６′…ホストインターフェース
部（画像処理手段）、７、９…信号線（信号伝送路）、
８、１０…プルダウン抵抗、１１…ＣＰＵ、１２…ＲＯ
Ｍ、１３…ＲＡＭ、１４…操作パネル、１５〜１８…Ｓ
ＩＯ部、１００…システムバス、１０１〜１１２…信号
線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 外部から入力される画像同期信号に基づ
   いて所望の画像データ信号を出力する画像出力部と、任
   意の画像出力部に対して画像同期信号を出力し、当該画
   像出力部より出力される画像データ信号を入力する画像
   入力部とを２以上ずつ備える画像処理手段と、 画像同期信号および画像データ信号を伝送する信号線に
   よって、すべての画像処理手段を共通接続する少なくと
   も２組の信号伝送路と、 外部から入力される制御信号に基づいて、任意の画像出
   力部および画像入力部と信号伝送路との間を電気的に接
   続、あるいは、遮断する接続切替手段と、 画像出力部および画像入力部の組み合わせの中から、並
   列動作が可能な組み合わせパターンを検索する検索手段
   と、 任意の画像出力部および画像入力部の組み合わせを選択
   する際、検索手段によって検索された組み合わせパター
   ンに合致する画像出力部および画像入力部の組み合わせ
   毎に前記信号伝送路を割り当てるとともに、割り当てら
   れた画像出力部および画像入力部と信号伝送路とを接続
   状態とする制御信号を前記接続切替手段に出力制御する
   制御手段とを具備することを特徴とする画像処理手段。
2. 【請求項２】 外部から入力される基準クロック信号の
   パルス立ち上がりまたはパルス立ち下がりタイミングに
   応じて所望の画像データの入力あるいは出力を行う複数
   の画像処理手段と、 画像同期信号および画像データ信号を伝送する信号線に
   よって、すべての画像処理手段を共通接続する信号伝送
   路と、 外部から入力される制御信号に基づいて、任意の画像出
   力部および画像入力部と信号伝送路との間を電気的に接
   続、あるいは、遮断する接続切替手段と、 これらの画像処理手段における、画像データの入力を行
   う画像処理手段および画像データの出力を行う画像処理
   手段の組み合わせの中から、並列動作が可能な複数組の
   組み合わせパターンを検索する検索手段と、 基準クロック信号のｎ（ｎは２以上の整数）倍となる周
   波数の倍クロック信号を生成する倍クロック生成手段
   と、 画像データの入力を行う画像処理手段および画像データ
   の出力を行う画像処理手段の中から任意の画像処理手段
   の組み合わせを選択する際、検索手段によって検索され
   た組み合わせパターンに合致する一対の画像処理手段毎
   に、基準クロック信号のパルス立ち上がりまたはパルス
   立ち下がりタイミングから１／ｎずつずれた前記倍クロ
   ック生成手段により生成される倍クロック信号のパルス
   周期時間を割り当て、この一対の画像処理手段と信号伝
   送路とを、割り当てられた時間だけ接続状態とする制御
   信号を前記接続切替手段に出力制御する制御手段とを具
   備することを特徴とする画像処理手段。
3. 【請求項３】 前記信号伝送路は、画像データを伝送す
   るための画像データ用信号線と、画像処理手段間におけ
   るページ同期およびライン同期をとるための同期信号用
   信号線とを有し、 画像データの転送対象となる画像処理手段は、画像デー
   タの入力側から出力側に対して前記同期信号用信号線を
   介して同期信号を出力するとともに、画像データの出力
   側から入力側に対して前記画像データ用信号線を介して
   画像データ信号を出力することを特徴とする請求項１ま
   たは２記載の画像処理装置。