JP2938711B2 - 並列計算機 - Google Patents
並列計算機Info
- Publication number
- JP2938711B2 JP2938711B2 JP5108029A JP10802993A JP2938711B2 JP 2938711 B2 JP2938711 B2 JP 2938711B2 JP 5108029 A JP5108029 A JP 5108029A JP 10802993 A JP10802993 A JP 10802993A JP 2938711 B2 JP2938711 B2 JP 2938711B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- array
- data transfer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は並列計算機に関するもの
である。
である。
【０００２】
【従来の技術】近年、電子計算機の構成方式において複
数の処理装置を同時に動作させて高い処理能力を実現す
る並列計算機が注目されている。その中でも各プロセッ
サエレメント毎に命令メモリおよびデータメモリを持
つ、分散メモリ型並列計算機が実用化されつつあり、そ
のためのプログラミング言語としてＨｉｇｈ Ｐｅｒｆ
ｏｒｍａｎｃｅ Ｆｏｒｔｒａｎ（Ｈｉｇｈ Ｐｅｒｆ
ｏｒｍａｎｃｅ Ｆｏｒｔｒａｎ Ｆｏｒｕｍ編「ＤＲ
ＡＦＴ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｆｏｒｔ
ｒａｎ Ｌａｎｇｕａｇｅ Ｓｐｅｃｉｆｉｃａｔｉｏ
ｎ」）やＡＤＥＴＲＡＮ（野木達夫著「Ｐａｒａｌｌｅ
ｌ Ｐｒｏｇｒａｍｍｉｎｇ Ｌａｎｇｕａｇｅ ＡＤ
ＥＴＲＡＮ」京都大学紀要 第５１巻 第４号）等が提
案されている。
数の処理装置を同時に動作させて高い処理能力を実現す
る並列計算機が注目されている。その中でも各プロセッ
サエレメント毎に命令メモリおよびデータメモリを持
つ、分散メモリ型並列計算機が実用化されつつあり、そ
のためのプログラミング言語としてＨｉｇｈ Ｐｅｒｆ
ｏｒｍａｎｃｅ Ｆｏｒｔｒａｎ（Ｈｉｇｈ Ｐｅｒｆ
ｏｒｍａｎｃｅ Ｆｏｒｔｒａｎ Ｆｏｒｕｍ編「ＤＲ
ＡＦＴ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｆｏｒｔ
ｒａｎ Ｌａｎｇｕａｇｅ Ｓｐｅｃｉｆｉｃａｔｉｏ
ｎ」）やＡＤＥＴＲＡＮ（野木達夫著「Ｐａｒａｌｌｅ
ｌ Ｐｒｏｇｒａｍｍｉｎｇ Ｌａｎｇｕａｇｅ ＡＤ
ＥＴＲＡＮ」京都大学紀要 第５１巻 第４号）等が提
案されている。
【０００３】以下図５、図２、図６を参照しながら、従
来の分散メモリ型並列計算機のデータ転送の手順と、デ
ータ転送によってプロセッサエレメントへの同一の配列
の分散方法を変更する場合のデータメモリの使用状態に
ついて説明する。
来の分散メモリ型並列計算機のデータ転送の手順と、デ
ータ転送によってプロセッサエレメントへの同一の配列
の分散方法を変更する場合のデータメモリの使用状態に
ついて説明する。
【０００４】図５は従来の分散メモリ型並列計算機の構
成図である。図５において、５ａ,５ｂはプロセッサエ
レメント、３は各プロセッサエレメント間を相互結合し
ているネットワーク、１ａ,１ｂはデータメモリ、２ａ,
２ｂはデータメモリ１ａ,１ｂに格納されているデータ
の中で指定されたデータをネットワーク３を通じて他の
プロセッサエレメントに送信し同時に他のプロセッサエ
レメントからデータを受信するデータ転送手段、４ａ,
４ｂはデータメモリ１ａ,１ｂに格納されているデータ
を演算するプロセッサ、６ａ,６ｂはデータメモリ１ａ,
１ｂに対して読み出しおよび書き込みを行なう際にデー
タのアドレス信号をやりとりするアドレスバス、７ａ,
７ｂはその際にデータ信号をやりとりするデータバスで
ある。
成図である。図５において、５ａ,５ｂはプロセッサエ
レメント、３は各プロセッサエレメント間を相互結合し
ているネットワーク、１ａ,１ｂはデータメモリ、２ａ,
２ｂはデータメモリ１ａ,１ｂに格納されているデータ
の中で指定されたデータをネットワーク３を通じて他の
プロセッサエレメントに送信し同時に他のプロセッサエ
レメントからデータを受信するデータ転送手段、４ａ,
４ｂはデータメモリ１ａ,１ｂに格納されているデータ
を演算するプロセッサ、６ａ,６ｂはデータメモリ１ａ,
１ｂに対して読み出しおよび書き込みを行なう際にデー
タのアドレス信号をやりとりするアドレスバス、７ａ,
７ｂはその際にデータ信号をやりとりするデータバスで
ある。
【０００５】図２はＡＤＥＴＲＡＮにおける配列の分散
方法とその分散方法の変更を示すプログラム図である。
方法とその分散方法の変更を示すプログラム図である。
【０００６】図２において、２１,２２は分散する前の
２次元配列、２３,２４は元の２次元配列２１,２２を第
１の添え字について分散した配列、２５,２６は元の２
次元配列２１,２２を第２の添え字について分散した配
列、２７,２８は第１の添え字について分散している配
列２３,２４を第２の添え字について分散している配列
２５,２６に分散の方法を変更するＰＡＳＳ文を示す。
２次元配列、２３,２４は元の２次元配列２１,２２を第
１の添え字について分散した配列、２５,２６は元の２
次元配列２１,２２を第２の添え字について分散した配
列、２７,２８は第１の添え字について分散している配
列２３,２４を第２の添え字について分散している配列
２５,２６に分散の方法を変更するＰＡＳＳ文を示す。
【０００７】図６は図２で分散された配列２３,２４,２
５,２６が、データメモリ１ａ,１ｂ内でどのように領域
を割り当てられているかを表すメモリマップ図である。
５,２６が、データメモリ１ａ,１ｂ内でどのように領域
を割り当てられているかを表すメモリマップ図である。
【０００８】図６において、５１ａ,５１ｂは図２の配
列２３のうちプロセッサエレメント５ａ,５ｂに分散さ
れたデータを格納するデータメモリ１ａ,１ｂ内の領
域、５２ａ,５２ｂは図２の配列２４のうちプロセッサ
エレメント５ａ,５ｂに分散されたデータを格納するデ
ータメモリ１ａ,１ｂ内の領域、５３ａ,５３ｂは図２の
配列２５のうちプロセッサエレメント５ａ,５ｂに分散
されたデータを格納するデータメモリ１ａ,１ｂ内の領
域、５４ａ,５４ｂは図２の配列２６のうちプロセッサ
エレメント５ａ,５ｂに分散されたデータを格納するデ
ータメモリ１ａ,１ｂ内の領域である。
列２３のうちプロセッサエレメント５ａ,５ｂに分散さ
れたデータを格納するデータメモリ１ａ,１ｂ内の領
域、５２ａ,５２ｂは図２の配列２４のうちプロセッサ
エレメント５ａ,５ｂに分散されたデータを格納するデ
ータメモリ１ａ,１ｂ内の領域、５３ａ,５３ｂは図２の
配列２５のうちプロセッサエレメント５ａ,５ｂに分散
されたデータを格納するデータメモリ１ａ,１ｂ内の領
域、５４ａ,５４ｂは図２の配列２６のうちプロセッサ
エレメント５ａ,５ｂに分散されたデータを格納するデ
ータメモリ１ａ,１ｂ内の領域である。
【０００９】以上のように構成された従来の分散メモリ
型並列計算機について、以下、データ転送の手順と、デ
ータ転送によって同一の配列のプロセッサエレメントへ
の分散方法を変更する場合のデータメモリの使用状態に
ついて説明する。
型並列計算機について、以下、データ転送の手順と、デ
ータ転送によって同一の配列のプロセッサエレメントへ
の分散方法を変更する場合のデータメモリの使用状態に
ついて説明する。
【００１０】図５のプロセッサエレメント５ａからプロ
セッサエレメント５ｂにデータを送信する場合、データ
転送手段２ａが送信データのアドレスをアドレスバス６
ａに出力し、送信データをデータメモリ１ａからデータ
バス７ａを介して読み出し、ネットワーク３に送り出
す。受信データを受け取ったデータ転送手段２ｂは、受
信データの格納先のアドレスをアドレスバス６ｂに出力
し、受信データをデータバス７ｂを介してデータメモリ
１ｂに書き込む。
セッサエレメント５ｂにデータを送信する場合、データ
転送手段２ａが送信データのアドレスをアドレスバス６
ａに出力し、送信データをデータメモリ１ａからデータ
バス７ａを介して読み出し、ネットワーク３に送り出
す。受信データを受け取ったデータ転送手段２ｂは、受
信データの格納先のアドレスをアドレスバス６ｂに出力
し、受信データをデータバス７ｂを介してデータメモリ
１ｂに書き込む。
【００１１】図２のＰＡＳＳ文２７,２８で、配列２３
は配列２５に、配列２４は配列２６に分散方法が変更さ
れる。このとき、プロセッサエレメント５ａは図６の領
域５１ａ,５２ａのデータを送信し同時に領域５３ａ,５
４ａのデータを受信する。プロセッサエレメント５ｂは
領域５１ｂ,５２ｂのデータを送信し同時に領域５３ｂ,
５４ｂのデータを受信する。全てのプロセッサエレメン
トが同時に送信と受信を行なうためには、データメモリ
上で送信前のデータを受信済みデータで上書きしてはな
らないので、５１ａと５３ａ、５２ａと５４ａ、５１ｂ
と５２ｂ、５２ｂと５４ｂの領域をデータメモリ１ａ、
１ｂに別々に用意する必要がある。
は配列２５に、配列２４は配列２６に分散方法が変更さ
れる。このとき、プロセッサエレメント５ａは図６の領
域５１ａ,５２ａのデータを送信し同時に領域５３ａ,５
４ａのデータを受信する。プロセッサエレメント５ｂは
領域５１ｂ,５２ｂのデータを送信し同時に領域５３ｂ,
５４ｂのデータを受信する。全てのプロセッサエレメン
トが同時に送信と受信を行なうためには、データメモリ
上で送信前のデータを受信済みデータで上書きしてはな
らないので、５１ａと５３ａ、５２ａと５４ａ、５１ｂ
と５２ｂ、５２ｂと５４ｂの領域をデータメモリ１ａ、
１ｂに別々に用意する必要がある。
【００１２】
【発明が解決しようとする課題】しかし上記の従来の構
成では、各プロセッサエレメントに分散されている配列
の分散方法を別の分散方法に変更する際に、送信データ
と受信データを別の領域としてデータメモリ上に用意し
なければならないため、同じ変数名の配列に対して分散
方法の数だけのメモリ領域が必要になるという課題を有
していた。
成では、各プロセッサエレメントに分散されている配列
の分散方法を別の分散方法に変更する際に、送信データ
と受信データを別の領域としてデータメモリ上に用意し
なければならないため、同じ変数名の配列に対して分散
方法の数だけのメモリ領域が必要になるという課題を有
していた。
【００１３】本発明は上記課題を解決するもので、同じ
変数名で異なる分散方法を持つ配列がある場合に、その
配列の占めるメモリ領域を配列１個分にする手段を有し
た並列計算機を提供することを目的とする。
変数名で異なる分散方法を持つ配列がある場合に、その
配列の占めるメモリ領域を配列１個分にする手段を有し
た並列計算機を提供することを目的とする。
【００１４】上記課題を解決するために本発明の並列計
算機は、データメモリのアドレスと変数名の組を１項目
とする対応表を持ち変数名をキー入力としてデータメモ
リのアドレスを出力するアドレス変換手段と、前記アド
レス変換手段の対応表のデータメモリのアドレスを書き
換えるアドレス対応変更手段と、前記データ転送手段か
ら前記アドレス対応変更手段へデータ転送の終了を通知
するデータ転送終了通知手段とを備え、これらのプロセ
ッサエレメント複数個が、ネットワークを介して結合さ
れている並列計算機であって、前記プロセッサエレメン
ト間のデータ転送に際して、データ転送の終了時点で前
記データ転送終了通知手段の通知を受けた前記アドレス
対応変更手段が、アドレス変換手段の対応表の空き領域
に対応するアドレスを送信したデータを格納していたメ
モリ領域のアドレスに変更し、アドレス変換手段の対応
表の受信した変数に対応アドレスを受信したデータを格
納しているメモリ領域のアドレスに変更するものであ
る。
算機は、データメモリのアドレスと変数名の組を１項目
とする対応表を持ち変数名をキー入力としてデータメモ
リのアドレスを出力するアドレス変換手段と、前記アド
レス変換手段の対応表のデータメモリのアドレスを書き
換えるアドレス対応変更手段と、前記データ転送手段か
ら前記アドレス対応変更手段へデータ転送の終了を通知
するデータ転送終了通知手段とを備え、これらのプロセ
ッサエレメント複数個が、ネットワークを介して結合さ
れている並列計算機であって、前記プロセッサエレメン
ト間のデータ転送に際して、データ転送の終了時点で前
記データ転送終了通知手段の通知を受けた前記アドレス
対応変更手段が、アドレス変換手段の対応表の空き領域
に対応するアドレスを送信したデータを格納していたメ
モリ領域のアドレスに変更し、アドレス変換手段の対応
表の受信した変数に対応アドレスを受信したデータを格
納しているメモリ領域のアドレスに変更するものであ
る。
【００１５】
【作用】この構成により、データメモリに分散された配
列１個分の空き領域を用意しておけば、データ転送の際
にデータの受信はこの空き領域に対して行ない、配列１
個分のデータ転送が終了すると、データ転送終了通知手
段の出力がアドレス対応変更手段に送られ、これを受け
てアドレス対応変更手段はアドレス変換手段の対応表の
項目の内、転送された配列に対応するアドレスを受信デ
ータが格納された空き領域のアドレスに書き換え、さら
に空き領域のアドレスを送信データの配列に対応してい
たアドレスに書き換える。新たに空き領域になった領域
は、他の配列のデータ転送の際に、同様にして使用でき
る。
列１個分の空き領域を用意しておけば、データ転送の際
にデータの受信はこの空き領域に対して行ない、配列１
個分のデータ転送が終了すると、データ転送終了通知手
段の出力がアドレス対応変更手段に送られ、これを受け
てアドレス対応変更手段はアドレス変換手段の対応表の
項目の内、転送された配列に対応するアドレスを受信デ
ータが格納された空き領域のアドレスに書き換え、さら
に空き領域のアドレスを送信データの配列に対応してい
たアドレスに書き換える。新たに空き領域になった領域
は、他の配列のデータ転送の際に、同様にして使用でき
る。
【００１６】これにより、同じ変数名で異なる分散方法
を持つ配列がある場合にも配列１個分の領域しか使用せ
ず、かつそのような配列が複数個あってもデータメモリ
全体では配列１個分の空き領域だけで済む。
を持つ配列がある場合にも配列１個分の領域しか使用せ
ず、かつそのような配列が複数個あってもデータメモリ
全体では配列１個分の空き領域だけで済む。
【００１７】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１８】図１は本発明の実施例の並列計算機の構成
を示すものである。図１において、５ａ,５ｂはプロセ
ッサエレメント、３は各プロセッサエレメント間を相互
結合しているネットワーク、１ａ,１ｂはデータメモ
リ、２ａ,２ｂはデータメモリ１ａ,１ｂに格納されてい
るデータの中で指定されたデータをネットワーク３を通
じて他のプロセッサエレメントに送信し同時に他のプロ
セッサエレメントからデータを受信するデータ転送手
段、４ａ,４ｂはデータメモリ１ａ,１ｂに格納されてい
るデータを演算するプロセッサ、８ａ,８ｂはプロセッ
サ４ａ,４ｂ及びデータ転送手段２ａ,２ｂがデータメモ
リ１ａ,１ｂに対し読み出し及び書き込みする際に変数
名が入力されからデータメモリ１ａ,１ｂのアドレスを
出力するアドレス変換手段、６ａ,６ｂはアドレス変換
手段８ａ,８ｂから出力されたアドレスをデータメモリ
１ａ,１ｂに伝えるアドレスバス、１１ａ,１１ｂはプロ
セッサ４ａ,４ｂ及びデータ転送手段２ａ,２ｂがデータ
メモリ１ａ,１ｂに対して読み出しおよび書き込みを行
なう際に変数名の信号をやりとりする変数名バス、１２
ａ,１２ｂはアドレス変換手段８ａ,８ｂに内蔵されてお
り変数名とデータメモリ１ａ,１ｂのアドレスとを項目
として持つ対応表、９ａ,９ｂは対応表１２ａ,１２ｂの
アドレスを書き換えるアドレス対応変更手段、１０ａ,
１０ｂは９ａ,９ｂのアドレス対応変更手段に２ａ,２ｂ
で行なったデータ転送が終了したことを通知するデータ
転送終了通知手段、７ａ,７ｂはデータ信号をやりとり
するデータバスである。
を示すものである。図１において、５ａ,５ｂはプロセ
ッサエレメント、３は各プロセッサエレメント間を相互
結合しているネットワーク、１ａ,１ｂはデータメモ
リ、２ａ,２ｂはデータメモリ１ａ,１ｂに格納されてい
るデータの中で指定されたデータをネットワーク３を通
じて他のプロセッサエレメントに送信し同時に他のプロ
セッサエレメントからデータを受信するデータ転送手
段、４ａ,４ｂはデータメモリ１ａ,１ｂに格納されてい
るデータを演算するプロセッサ、８ａ,８ｂはプロセッ
サ４ａ,４ｂ及びデータ転送手段２ａ,２ｂがデータメモ
リ１ａ,１ｂに対し読み出し及び書き込みする際に変数
名が入力されからデータメモリ１ａ,１ｂのアドレスを
出力するアドレス変換手段、６ａ,６ｂはアドレス変換
手段８ａ,８ｂから出力されたアドレスをデータメモリ
１ａ,１ｂに伝えるアドレスバス、１１ａ,１１ｂはプロ
セッサ４ａ,４ｂ及びデータ転送手段２ａ,２ｂがデータ
メモリ１ａ,１ｂに対して読み出しおよび書き込みを行
なう際に変数名の信号をやりとりする変数名バス、１２
ａ,１２ｂはアドレス変換手段８ａ,８ｂに内蔵されてお
り変数名とデータメモリ１ａ,１ｂのアドレスとを項目
として持つ対応表、９ａ,９ｂは対応表１２ａ,１２ｂの
アドレスを書き換えるアドレス対応変更手段、１０ａ,
１０ｂは９ａ,９ｂのアドレス対応変更手段に２ａ,２ｂ
で行なったデータ転送が終了したことを通知するデータ
転送終了通知手段、７ａ,７ｂはデータ信号をやりとり
するデータバスである。
【００１９】以上のように構成された本実施例の並列計
算機について、以下図１、図２、図３、図４を用いてそ
の動作を説明する。
算機について、以下図１、図２、図３、図４を用いてそ
の動作を説明する。
【００２０】図３は図２で分散された配列２３、２４、
２５、２６が、本実施例のプロセッサエレメント５ａの
データメモリ１ａ内で、データ転送前と、配列２２から
２３へのデータ転送中と、配列２２から２３へのデータ
転送後と、配列２４から２５へのデータ転送中と、配列
２４から２５へのデータ転送後とで、どのように領域を
割り当てられているかを表すメモリマップ図である。
２５、２６が、本実施例のプロセッサエレメント５ａの
データメモリ１ａ内で、データ転送前と、配列２２から
２３へのデータ転送中と、配列２２から２３へのデータ
転送後と、配列２４から２５へのデータ転送中と、配列
２４から２５へのデータ転送後とで、どのように領域を
割り当てられているかを表すメモリマップ図である。
【００２１】図３において、３１は図２の配列２３のう
ちプロセッサエレメント５ａに割り当てられたデータを
格納しているデータメモリ１ａ内の領域、３２は配列２
４のうちプロセッサエレメント５ａに割り当てられたデ
ータを格納しているデータメモリ１ａ内の領域、３３は
データメモリ１ａ上にあらかじめ用意してある分散され
た配列１個分の空き領域、３４は配列２３から配列２５
へのデータ転送の受信データを領域３３に格納している
データメモリ１ａ内の領域、３５は配列２３から配列２
５へのデータ転送が終了しアドレス変換手段８ａに内蔵
されている対応表１２ａが書き換えられ領域３４が配列
２５のうちプロセッサエレメント５ａに割り当てられた
データを格納している領域になったデータメモリ１ａ内
の領域、３６は配列２３から配列２５へのデータ転送が
終了しアドレス変換手段８ａに内蔵されている対応表１
２ａが書き換えられ領域３１が空き領域になったデータ
メモリ１ａ内の領域、３７は配列２４から配列２６への
データ転送の受信データを領域３６に格納しているデー
タメモリ１ａ内の領域、３８は配列２４から配列２６へ
のデータ転送が終了しアドレス変換手段８ａに内蔵され
ている対応表１２ａが書き換えられ領域３６が配列２６
のうちプロセッサエレメント５ａに割り当てられたデー
タを格納している領域になったデータメモリ１ａ内の領
域、３９は配列２４から配列２６へのデータ転送が終了
しアドレス変換手段８ａに内蔵されている対応表１２ａ
が書き換えられて領域３２が空き領域になったデータメ
モリ１ａ内の領域である。
ちプロセッサエレメント５ａに割り当てられたデータを
格納しているデータメモリ１ａ内の領域、３２は配列２
４のうちプロセッサエレメント５ａに割り当てられたデ
ータを格納しているデータメモリ１ａ内の領域、３３は
データメモリ１ａ上にあらかじめ用意してある分散され
た配列１個分の空き領域、３４は配列２３から配列２５
へのデータ転送の受信データを領域３３に格納している
データメモリ１ａ内の領域、３５は配列２３から配列２
５へのデータ転送が終了しアドレス変換手段８ａに内蔵
されている対応表１２ａが書き換えられ領域３４が配列
２５のうちプロセッサエレメント５ａに割り当てられた
データを格納している領域になったデータメモリ１ａ内
の領域、３６は配列２３から配列２５へのデータ転送が
終了しアドレス変換手段８ａに内蔵されている対応表１
２ａが書き換えられ領域３１が空き領域になったデータ
メモリ１ａ内の領域、３７は配列２４から配列２６への
データ転送の受信データを領域３６に格納しているデー
タメモリ１ａ内の領域、３８は配列２４から配列２６へ
のデータ転送が終了しアドレス変換手段８ａに内蔵され
ている対応表１２ａが書き換えられ領域３６が配列２６
のうちプロセッサエレメント５ａに割り当てられたデー
タを格納している領域になったデータメモリ１ａ内の領
域、３９は配列２４から配列２６へのデータ転送が終了
しアドレス変換手段８ａに内蔵されている対応表１２ａ
が書き換えられて領域３２が空き領域になったデータメ
モリ１ａ内の領域である。
【００２２】図４はプロセッサエレメント５ａのアドレ
ス変換手段８ａに内蔵されている対応表１２ａが、デー
タ転送前及び配列２２から２３へのデータ転送中と、配
列２２から２３へのデータ転送後及び配列２４から２５
へのデータ転送中と、配列２４から２５へのデータ転送
後とで、どのように変化しているかを示す内容図であ
る。
ス変換手段８ａに内蔵されている対応表１２ａが、デー
タ転送前及び配列２２から２３へのデータ転送中と、配
列２２から２３へのデータ転送後及び配列２４から２５
へのデータ転送中と、配列２４から２５へのデータ転送
後とで、どのように変化しているかを示す内容図であ
る。
【００２３】図４において、４１はデータ転送前及び配
列２２から２３へのデータ転送中の対応表８ａの内容、
４２は配列２２から２３へのデータ転送後及び配列２４
から２５へのデータ転送中の対応表８ａの内容、４３は
配列２４から２５へのデータ転送後の対応表８ａの内容
である。
列２２から２３へのデータ転送中の対応表８ａの内容、
４２は配列２２から２３へのデータ転送後及び配列２４
から２５へのデータ転送中の対応表８ａの内容、４３は
配列２４から２５へのデータ転送後の対応表８ａの内容
である。
【００２４】図１のプロセッサエレメント５ａからプロ
セッサエレメント５ｂにデータを送信する場合、データ
転送手段２ａが送信データの配列の変数名を変数名バス
１１ａに出力し、それを受けたアドレス変換手段８ａは
内蔵されている対応表１２ａからその変数名の配列が格
納されているデータメモリのアドレスをアドレスバス６
ａに出力し、送信データをデータメモリ１ａからデータ
バス７ａを介してデータ転送手段２ａに読み出し、ネッ
トワーク３に送り出す。受信データを受け取ったデータ
転送手段２ｂは受信データの格納先の配列の変数名を変
数名バス１１ｂに出力し、それを受けたアドレス変換手
段８ｂは内蔵されている対応表１２ｂからその変数名の
配列が格納されているデータメモリのアドレスをアドレ
スバス６ｂに出力し、受信データをデータメモリ１ｂに
データバス７ｂを介してデータ転送手段２ｂが書き込
む。
セッサエレメント５ｂにデータを送信する場合、データ
転送手段２ａが送信データの配列の変数名を変数名バス
１１ａに出力し、それを受けたアドレス変換手段８ａは
内蔵されている対応表１２ａからその変数名の配列が格
納されているデータメモリのアドレスをアドレスバス６
ａに出力し、送信データをデータメモリ１ａからデータ
バス７ａを介してデータ転送手段２ａに読み出し、ネッ
トワーク３に送り出す。受信データを受け取ったデータ
転送手段２ｂは受信データの格納先の配列の変数名を変
数名バス１１ｂに出力し、それを受けたアドレス変換手
段８ｂは内蔵されている対応表１２ｂからその変数名の
配列が格納されているデータメモリのアドレスをアドレ
スバス６ｂに出力し、受信データをデータメモリ１ｂに
データバス７ｂを介してデータ転送手段２ｂが書き込
む。
【００２５】図２のＰＡＳＳ文２７で、まず配列２３は
配列２５に分散方法が変更される。このとき、プロセッ
サエレメント５ａは領域３１にある配列２３のデータを
送信し、同時に配列２５のデータを受信し領域３４に格
納する。
配列２５に分散方法が変更される。このとき、プロセッ
サエレメント５ａは領域３１にある配列２３のデータを
送信し、同時に配列２５のデータを受信し領域３４に格
納する。
【００２６】このデータ転送が終了した時、データ転送
手段２ａはデータ転送終了通知手段１０ａを用いて、ア
ドレス対応変更手段９ａにデータ転送が終了したことを
知らせる。
手段２ａはデータ転送終了通知手段１０ａを用いて、ア
ドレス対応変更手段９ａにデータ転送が終了したことを
知らせる。
【００２７】アドレス対応変更手段９ａは、データ転送
が終了したことが通知されると、対応表１２ａの項目の
内、配列２３の変数名に対応しているアドレスを領域３
４のアドレスに書き換え、同時に空き領域に対応してい
るアドレスを領域３１のアドレスに書き換える。
が終了したことが通知されると、対応表１２ａの項目の
内、配列２３の変数名に対応しているアドレスを領域３
４のアドレスに書き換え、同時に空き領域に対応してい
るアドレスを領域３１のアドレスに書き換える。
【００２８】これにより、図４の対応表の１２ａの内容
４１が内容４２に書き換わる。その結果、配列２３と同
じ変数名を持つ配列２５のデータの格納されている領域
は領域３５になり、空き領域は領域３６になる。
４１が内容４２に書き換わる。その結果、配列２３と同
じ変数名を持つ配列２５のデータの格納されている領域
は領域３５になり、空き領域は領域３６になる。
【００２９】次に、図２のＰＡＳＳ文２８で、配列２４
は配列２６に分散方法が変更される。このとき、プロセ
ッサエレメント５ａは領域３２にある配列２４のデータ
を送信し、同時に配列２６のデータを受信し領域３７に
格納する。
は配列２６に分散方法が変更される。このとき、プロセ
ッサエレメント５ａは領域３２にある配列２４のデータ
を送信し、同時に配列２６のデータを受信し領域３７に
格納する。
【００３０】このデータ転送が終了した時、データ転送
手段２ａはデータ転送終了通知手段１０ａを用いて、ア
ドレス対応変更手段９ａにデータ転送が終了したことを
知らせる。
手段２ａはデータ転送終了通知手段１０ａを用いて、ア
ドレス対応変更手段９ａにデータ転送が終了したことを
知らせる。
【００３１】アドレス対応変更手段９ａは、データ転送
が終了したことが通知されると、対応表１２ａの項目の
内、配列２４の変数名に対応しているアドレスを領域３
７のアドレスに書き換え、同時に空き領域に対応してい
るアドレスを領域３２のアドレスに書き換える。
が終了したことが通知されると、対応表１２ａの項目の
内、配列２４の変数名に対応しているアドレスを領域３
７のアドレスに書き換え、同時に空き領域に対応してい
るアドレスを領域３２のアドレスに書き換える。
【００３２】これにより、図４の対応表の１２ａの内容
４２が内容４３に書き換わる。その結果、配列２４と同
じ変数名を持つ配列２６のデータの格納されている領域
は領域３８になり、空き領域は領域３９になる。
４２が内容４３に書き換わる。その結果、配列２４と同
じ変数名を持つ配列２６のデータの格納されている領域
は領域３８になり、空き領域は領域３９になる。
【００３３】以上のように本実施例によれば、データメ
モリのアドレスと変数名の組を１項目とする対応表を持
ち変数名をキー入力としてデータメモリのアドレスを出
力するアドレス変換手段８と、アドレス変換手段の対応
表のデータメモリのアドレスを書き換えるアドレス対応
変更手段９と、データ転送手段からアドレス対応変更手
段へデータ転送の終了を通知しアドレス対応変換手段に
対応表の書き換えを促すデータ転送終了通知手段１０を
設けることにより、同じ変数名で異なる分散方法を持つ
配列がある場合にも配列１個分の領域しか使用せず、か
つそのような配列が複数個あってもデータメモリ全体で
は配列１個分の空き領域だけで済む。
モリのアドレスと変数名の組を１項目とする対応表を持
ち変数名をキー入力としてデータメモリのアドレスを出
力するアドレス変換手段８と、アドレス変換手段の対応
表のデータメモリのアドレスを書き換えるアドレス対応
変更手段９と、データ転送手段からアドレス対応変更手
段へデータ転送の終了を通知しアドレス対応変換手段に
対応表の書き換えを促すデータ転送終了通知手段１０を
設けることにより、同じ変数名で異なる分散方法を持つ
配列がある場合にも配列１個分の領域しか使用せず、か
つそのような配列が複数個あってもデータメモリ全体で
は配列１個分の空き領域だけで済む。
【００３４】
【発明の効果】以上のように本発明は、データメモリの
アドレスと変数名の組を１項目とする対応表を持ち変数
名をキー入力としてデータメモリのアドレスを出力する
アドレス変換手段と、アドレス変換手段の対応表のデー
タメモリのアドレスを書き換えるアドレス対応変更手段
と、データ転送手段から前記アドレス対応変更手段へデ
ータ転送の終了を通知するデータ転送終了通知手段を備
えることにより、同じ変数名で異なる分散方法を持つ配
列がある場合にも配列１個分の領域しか使用せず、かつ
そのような配列が複数個あってもデータメモリ全体では
配列１個分の空き領域だけで済む。
アドレスと変数名の組を１項目とする対応表を持ち変数
名をキー入力としてデータメモリのアドレスを出力する
アドレス変換手段と、アドレス変換手段の対応表のデー
タメモリのアドレスを書き換えるアドレス対応変更手段
と、データ転送手段から前記アドレス対応変更手段へデ
ータ転送の終了を通知するデータ転送終了通知手段を備
えることにより、同じ変数名で異なる分散方法を持つ配
列がある場合にも配列１個分の領域しか使用せず、かつ
そのような配列が複数個あってもデータメモリ全体では
配列１個分の空き領域だけで済む。
【図１】本発明の実施例における並列計算機の構成図
【図２】同実施例における動作説明のためのＡＤＥＴＲ
ＡＮのプログラム図
ＡＮのプログラム図
【図３】同実施例における動作説明のためのデータメモ
リのメモリマップ図
リのメモリマップ図
【図４】同実施例における動作説明のための変換表の内
容図
容図
【図５】従来例の並列計算機の構成図
【図６】従来例の動作説明のためのデータメモリのメモ
リマップ図
リマップ図
１ａ、１ｂ データ用メモリ ２ａ、２ｂ データ転送手段 ８ａ、８ｂ アドレス変換手段 ９ａ、９ｂ アドレス対応変更手段 １０ａ、１０ｂ データ転送終了通知手段 １２ａ、１２ｂ 対応表
Claims (1)
- 【請求項１】各々のプロセッサエレメントが、 データメモリと、 プロセッサと、 データ転送手段と、 前記データメモリのアドレスと変数名の組を１項目とす
る対応表を持ち変数名をキー入力としてデータメモリの
アドレスを出力するアドレス変換手段と、 前記アドレス変換手段の対応表のデータメモリのアドレ
スを書き換えるアドレス対応変更手段と、 前記データ転送手段から前記アドレス対応変更手段へデ
ータ転送の終了を通知するデータ転送終了通知手段とを
備え、 これらのプロセッサエレメント複数個が、ネットワーク
を介して結合されている並列計算機であって、 前記プロセッサエレメント間のデータ転送に際して、デ
ータ転送の終了時点で前記データ転送終了通知手段の通
知を受けた前記アドレス対応変更手段が、アドレス変換
手段の対応表の空き領域に対応するアドレスを送信した
データを格納していたメモリ領域のアドレスに変更し、
アドレス変換手段の対応表の受信した変数に対応アドレ
スを受信したデータを格納しているメモリ領域のアドレ
スに変更することを特徴とする並列計算機 。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5108029A JP2938711B2 (ja) | 1993-05-10 | 1993-05-10 | 並列計算機 |
| US08/239,763 US5644749A (en) | 1993-05-10 | 1994-05-09 | Parallel computer and processor element utilizing less memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5108029A JP2938711B2 (ja) | 1993-05-10 | 1993-05-10 | 並列計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06325001A JPH06325001A (ja) | 1994-11-25 |
| JP2938711B2 true JP2938711B2 (ja) | 1999-08-25 |
Family
ID=14474160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5108029A Expired - Fee Related JP2938711B2 (ja) | 1993-05-10 | 1993-05-10 | 並列計算機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5644749A (ja) |
| JP (1) | JP2938711B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0981532A (ja) * | 1995-09-08 | 1997-03-28 | Fujitsu Ltd | 分散記憶型並列計算機 |
| US5930827A (en) * | 1996-12-02 | 1999-07-27 | Intel Corporation | Method and apparatus for dynamic memory management by association of free memory blocks using a binary tree organized in an address and size dependent manner |
| JP3464621B2 (ja) * | 1999-04-01 | 2003-11-10 | フーリエ有限会社 | バンク可変メモリ |
| US6631428B1 (en) * | 2000-05-01 | 2003-10-07 | Hewlett-Packard Development Company, L.P. | Apparatus and method for completing transactions in all flow control classes |
| US7062767B1 (en) * | 2000-09-05 | 2006-06-13 | Raza Microelectronics, Inc. | Method for coordinating information flow between components |
| US6643749B2 (en) | 2000-11-06 | 2003-11-04 | Matsushita Electric Industrial Co., Ltd. | Interface for multi-processor |
| US7725679B1 (en) * | 2004-09-13 | 2010-05-25 | The Mathworks, Inc. | Distributed arrays in parallel computing environments |
| JP5079988B2 (ja) * | 2005-06-13 | 2012-11-21 | オリンパス株式会社 | 分散処理システム、分散処理方法及びプログラム |
| KR101020295B1 (ko) * | 2009-03-30 | 2011-03-07 | 주식회사 하이닉스반도체 | 어드레스 변환회로 및 이를 이용한 반도체 메모리 장치 |
| US10795836B2 (en) | 2017-04-17 | 2020-10-06 | Microsoft Technology Licensing, Llc | Data processing performance enhancement for neural networks using a virtualized data iterator |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164464A (en) * | 1980-05-21 | 1981-12-17 | Tatsuo Nogi | Parallel processing computer |
| JPS59161763A (ja) * | 1983-03-04 | 1984-09-12 | Oki Electric Ind Co Ltd | 並列処理システムのネツトワ−ク方式 |
| US5230079A (en) * | 1986-09-18 | 1993-07-20 | Digital Equipment Corporation | Massively parallel array processing system with processors selectively accessing memory module locations using address in microword or in address register |
| US4873626A (en) * | 1986-12-17 | 1989-10-10 | Massachusetts Institute Of Technology | Parallel processing system with processor array having memory system included in system memory |
| JP2644780B2 (ja) * | 1987-11-18 | 1997-08-25 | 株式会社日立製作所 | 処理依頼機能を持つ並列計算機 |
| JPH0546576A (ja) * | 1991-08-09 | 1993-02-26 | Fujitsu Ltd | 並列計算機の通信制御方法及び装置 |
| JPH0554007A (ja) * | 1991-08-28 | 1993-03-05 | Hitachi Ltd | 並列計算機の負荷分散装置 |
| JPH0792790B2 (ja) * | 1992-11-18 | 1995-10-09 | 野木 達夫 | ベクトル並列計算機 |
-
1993
- 1993-05-10 JP JP5108029A patent/JP2938711B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-09 US US08/239,763 patent/US5644749A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06325001A (ja) | 1994-11-25 |
| US5644749A (en) | 1997-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3687990B2 (ja) | メモリアクセス機構 | |
| EP0113612B1 (en) | Address conversion unit for multiprocessor system | |
| JP3641675B2 (ja) | 分割バッファアーキテクチュア | |
| US5574862A (en) | Multiprocessing system with distributed input/output management | |
| US5261077A (en) | Configurable data path arrangement for resolving data type incompatibility | |
| CN106354656A (zh) | 用于存储管理的方法和系统 | |
| JP2938711B2 (ja) | 並列計算機 | |
| US7035956B2 (en) | Transmission control circuit, reception control circuit, communications control circuit, and communications control unit | |
| KR20020064285A (ko) | 병렬 컴퓨터의 구조 및 그 구조를 이용한 정보처리유닛 | |
| US6363458B1 (en) | Adaptive granularity method for integration of fine and coarse communication in the distributed shared memory system | |
| EP0910014B1 (en) | Program loading method and apparatus | |
| KR100306548B1 (ko) | 컴퓨터시스템메모리콘트롤러및버스트데이터순서변환방법 | |
| CN1171577A (zh) | 可编程读/写访问信号及其方法 | |
| EP0377022A1 (en) | Computing machine with hybrid communication architecture | |
| US6675239B1 (en) | Method and apparatus for providing commands to a command memory | |
| JPH11238034A (ja) | データ転送システム | |
| JP2550868B2 (ja) | 通信制御ｌｓｉ | |
| EP0295186B1 (en) | Boundary-free semiconductor memory device having a plurality of slide access memories | |
| US5875299A (en) | disk access apparatus for performing a stride processing of data | |
| JP2005285042A (ja) | データ一括転送方法および装置 | |
| JPH0323026B2 (ja) | ||
| JP3548948B2 (ja) | クロスバスイッチ | |
| JPH01500306A (ja) | マルチプロセッサコンピュータ用メモリアーキテクチャ | |
| CN112181862A (zh) | 内存空间管理方法、装置、计算机设备和存储介质 | |
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |