JPH10209198A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10209198A
JPH10209198A JP9008058A JP805897A JPH10209198A JP H10209198 A JPH10209198 A JP H10209198A JP 9008058 A JP9008058 A JP 9008058A JP 805897 A JP805897 A JP 805897A JP H10209198 A JPH10209198 A JP H10209198A
Authority
JP
Japan
Prior art keywords
terminals
semiconductor device
terminal
terminal group
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9008058A
Other languages
English (en)
Inventor
Yoshifumi Tatebayashi
美史 舘林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9008058A priority Critical patent/JPH10209198A/ja
Publication of JPH10209198A publication Critical patent/JPH10209198A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 隣接する金属線の接触不良が発生することの
ない構造を持つ樹脂封止型の半導体装置を提供する。 【解決手段】 半導体チップ１６の端子は外周側に位置
する外側端子群２２ａとその内側に位置する内側端子群
２２ｂで構成され、これら端子群の複数の端子１７ａ、
１７ｂ、…が千鳥状に配置されている。隣り合うインナ
ーリードは、その先端が半導体チップ１６から遠くかつ
低い位置にある外側インナーリード１９ａと、その先端
が半導体チップ１６に近くかつ高い位置にある内側イン
ナーリード１９ｂとなっている。そして、外側端子群２
２ａの端子１７ａと外側インナーリード１９ａ、および
内側端子群２２ｂの端子１７ｂと内側インナーリード１
９ｂが対向配置され、これらが金属線２０ａ、２０ｂで
接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に樹脂封止型パッケージを有する半導体装置に関
するものである。
【０００２】
【従来の技術】従来、半導体装置の多ピン化を図る場
合、例えばリードフレームの各リード間のピッチをでき
る限り小さくするなどして対応してきた。しかしなが
ら、リードフレームのリードピッチの縮小化にも限界が
あり、この手段で多ピン化を進めるのが難しい状況とな
ってきた。
【０００３】そこで、多ピン化を目的とした半導体装置
の構造がいくつか提案されている。例えば、図２
（ａ）、（ｂ）に示す半導体装置（以下、従来例１とい
う）では、アイランド１上に半導体チップ２が搭載さ
れ、半導体チップ２の端子３とインナーリード４、５が
金属線６により電気的に接続されている。このインナー
リードは上部インナーリード４と下部インナーリード５
からなり、これらインナーリード４、５間は絶縁材７に
よって電気的に絶縁されている。そして、これら半導体
チップ２、インナーリード４、５等が樹脂８により封止
されている。この半導体装置の場合、高さの異なる２段
のインナーリードを用いることによって、リードピッチ
を見かけ上小さくすることができ、多ピン化を図ること
ができる。
【０００４】それに対して、図３（ａ）、（ｂ）に示す
半導体装置（以下、従来例２という）の場合、インナー
リードは同一平面上にあるが、隣り合うインナーリード
９ａ、９ｂの長さが互い違いに異なっている。また、半
導体チップ１０上の端子１１ａ、１１ｂが外縁部とその
内側にそれぞれ列をなすように配置されている。そこ
で、チップ外側の端子１１ａと長いインナーリード９ａ
が金属線１３ａにより接続されるとともに、チップ内側
の端子１１ｂと短いインナーリード９ｂが金属線１３ｂ
により接続されている。そして、これら半導体チップ１
０、インナーリード９ａ、９ｂ等が樹脂１４により封止
されている。このように、隣り合う金属線の両端、端子
側とインナーリード側の位置が異なるため、リードピッ
チが実質的に狭くならず、多ピン化を図ることができ
る。
【０００５】
【発明が解決しようとする課題】従来の樹脂封止型の半
導体装置においては、半導体チップとインナーリードを
金属線で接続した後、全体を樹脂で封止する際に、樹脂
の圧力により金属線が変形して隣接する金属線同士が接
触する、という品質上の問題があった。例えば、上記従
来例１の半導体装置の場合、上部、下部インナーリード
を有していてもインナーリードの近傍では隣接する金属
線が接近しており、金属線の変形による接触の恐れが充
分にあった。また、従来例２の半導体装置の場合、イン
ナーリードが同一平面上にあるため、樹脂の流れ込みに
より金属線が水平方向に変形した場合に接触する恐れが
充分にあった。
【０００６】本発明は、上記の課題を解決するためにな
されたものであって、樹脂封止型の半導体装置において
隣接する金属線の接触不良が発生することのない構造を
持つ半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、半導体チップの外縁部に
外側端子群が形成されるとともに、外側端子群よりも内
側に内側端子群が形成されることにより、これら端子群
の複数の端子が千鳥状に配置され、隣り合うインナーリ
ードが、その先端が半導体チップから遠くかつ低い位置
にある外側インナーリードと、その先端が外側インナー
リードの先端よりも半導体チップに近くかつ高い位置に
ある内側インナーリードからなり、外側端子群の端子と
外側インナーリード、および内側端子群の端子と内側イ
ンナーリードがそれぞれ金属線で接続されたことを特徴
とするものである。またこの場合、外側端子群の端子と
外側インナーリード、および内側端子群の端子と内側イ
ンナーリードをそれぞれ対向するように配置することが
望ましい。
【０００８】
【発明の実施の形態】以下、本発明の一実施の形態を図
１を参照して説明する。図１（ａ）は本実施の形態の半
導体装置を示す側断面図、図１（ｂ）は樹脂封止前の半
導体装置を示す平面図である。図中符号１６は半導体チ
ップ、１７ａ、１７ｂは端子、１８はアイランド、１９
ａ、１９ｂはインナーリード、２０ａ、２０ｂは金属
線、２１は樹脂、である。
【０００９】図１（ａ）に示すように、アイランド１８
上に半導体チップ１６が搭載され、半導体チップ１６の
端子１７ａ、１７ｂとインナーリード１９ａ、１９ｂが
金属線２０ａ、２０ｂにより電気的に接続されている。
図１（ｂ）に示すように、半導体チップ１６の外縁部に
は複数の端子１７ａ、１７ｂ、…が形成されているが、
これら端子１７ａ、１７ｂ、…は外周側に位置する外側
端子群２２ａとその内側に位置する内側端子群２２ｂで
構成され、これら端子群２２ａ、２２ｂにおける複数の
端子１７ａ、１７ｂ、…が千鳥状に配置されている。
【００１０】また、図１（ａ）に示すように、隣り合う
２本のインナーリード１９ａ、１９ｂは、その先端が半
導体チップ１６から遠くかつ低い位置にある外側インナ
ーリード１９ａと、その先端が外側インナーリード１９
ａの先端よりも半導体チップ１６に近くかつ高い位置に
ある内側インナーリード１９ｂとなっている。そして、
図１（ｂ）に示すように、外側端子群２２ａの端子１７
ａと外側インナーリード１９ａ、および内側端子群２２
ｂの端子１７ｂと内側インナーリード１９ｂがそれぞれ
対向するように配置され、これら対向する端子とインナ
ーリードが金属線２０ａ、２０ｂで接続されている。そ
して、全体が樹脂２１によって封止されている。
【００１１】本実施の形態の半導体装置においては、隣
り合う外側インナーリード１９ａと内側インナーリード
１９ｂの先端がインナーリードの長さ方向においても高
さ方向においても異なる位置にあり、半導体チップ１６
の端子１７ａ、１７ｂ側も千鳥状に配置されている。そ
のため、隣り合う金属線２０ａ、２０ｂの位置がインナ
ーリードの長さ方向にも高さ方向にもずれた状態とな
る。しかも、外側端子群２２ａの端子１７ａと外側イン
ナーリード１９ａ、および内側端子群２２ｂの端子１７
ｂと内側インナーリード１９ｂが対向配置されているの
で、図１（ｂ）に示すように、隣り合う金属線２０ａ、
２０ｂは平面視したときにほぼ平行となっている。した
がって、樹脂封止の際に樹脂２１の圧力により金属線２
０ａ、２０ｂが多少変形したとしても、金属線２０ａ、
２０ｂ同士が接触することがない。
【００１２】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。
【００１３】
【発明の効果】以上、詳細に説明したように、本発明の
半導体装置によれば、隣り合う金属線の位置がインナー
リードの長さ方向にも高さ方向にもずれた状態となるた
め、樹脂封止の際に樹脂の圧力により金属線が多少変形
しても、隣接する金属線同士が接触することがない。ま
た、半導体装置のピン数を従来の２倍にしても隣接する
金属線の間隔は従来と同じになるため、品質不良が生じ
ることなく多ピン化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態である半導体装置を示
す、（ａ）側断面図、（ｂ）樹脂封止前の状態を示す平
面図、である。
【図２】 従来例１の半導体装置を示す、（ａ）側断面
図、（ｂ）樹脂封止前の状態を示す平面図、である。
【図３】 従来例２の半導体装置を示す、（ａ）側断面
図、（ｂ）樹脂封止前の状態を示す平面図、である。
【符号の説明】
１６ 半導体チップ １７ａ，１７ｂ 端子 １８ アイランド １９ａ 外側インナーリード １９ｂ 内側インナーリード ２０ａ，２０ｂ 金属線 ２１ 樹脂 ２２ａ 外側端子群 ２２ｂ 内側端子群

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上の端子とインナーリード
    が金属線で電気的に接続され、これらが樹脂によって封
    止された半導体装置において、 半導体チップの外縁部に外側端子群が形成されるととも
    に、この外側端子群よりも内側に内側端子群が形成され
    ることにより、これら端子群の複数の端子が千鳥状に配
    置され、 隣り合うインナーリードが、その先端が半導体チップか
    ら遠くかつ低い位置にある外側インナーリードと、その
    先端が前記外側インナーリードの先端よりも半導体チッ
    プに近くかつ高い位置にある内側インナーリードからな
    り、 前記外側端子群の端子と前記外側インナーリード、およ
    び前記内側端子群の端子と前記内側インナーリードがそ
    れぞれ金属線で接続されたことを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記外側端子群の端子と前記外側インナーリード、およ
    び前記内側端子群の端子と前記内側インナーリードがそ
    れぞれ対向するように配置されたことを特徴とする半導
    体装置。
JP9008058A 1997-01-20 1997-01-20 半導体装置 Pending JPH10209198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9008058A JPH10209198A (ja) 1997-01-20 1997-01-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9008058A JPH10209198A (ja) 1997-01-20 1997-01-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH10209198A true JPH10209198A (ja) 1998-08-07

Family

ID=11682743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9008058A Pending JPH10209198A (ja) 1997-01-20 1997-01-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH10209198A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036072A (ja) * 2005-07-29 2007-02-08 Oki Electric Ind Co Ltd 半導体装置及びその実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036072A (ja) * 2005-07-29 2007-02-08 Oki Electric Ind Co Ltd 半導体装置及びその実装方法
JP4580304B2 (ja) * 2005-07-29 2010-11-10 Ｏｋｉセミコンダクタ株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US6229205B1 (en) Semiconductor device package having twice-bent tie bar and small die pad
US7084490B2 (en) Leads under chip IC package
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
JP2509422B2 (ja) 半導体装置及びその製造方法
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
KR100285535B1 (ko) 와이어본딩방법
JPH10209198A (ja) 半導体装置
JPS61147555A (ja) 半導体装置
JPS6010651A (ja) 半導体装置
JP3034517B1 (ja) 半導体装置およびその製造方法
JPH0547954A (ja) 樹脂封止型半導体装置
JPH0864748A (ja) 半導体装置及びその製造方法
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JPH07193180A (ja) 樹脂封止型半導体装置
JPS621239A (ja) 半導体装置
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPS61212050A (ja) 半導体装置
JPH02211643A (ja) 半導体装置
JP2698452B2 (ja) 樹脂封止型半導体装置及びその組立方法
JPH02278857A (ja) 樹脂封止型半導体装置
JPH1050750A (ja) 半導体装置およびその製造方法
US20010050420A1 (en) Leadframe having joined internal lead
JP3082561U (ja) マルチーチップパッケージ
JP3082562U (ja) マルチーチップパッケージ
JPH10150066A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990406